CN1825561A - 半导体装置中形成金属线的方法 - Google Patents
半导体装置中形成金属线的方法 Download PDFInfo
- Publication number
- CN1825561A CN1825561A CNA2005100820459A CN200510082045A CN1825561A CN 1825561 A CN1825561 A CN 1825561A CN A2005100820459 A CNA2005100820459 A CN A2005100820459A CN 200510082045 A CN200510082045 A CN 200510082045A CN 1825561 A CN1825561 A CN 1825561A
- Authority
- CN
- China
- Prior art keywords
- metal film
- barrier metal
- groove
- forms
- watts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 123
- 239000002184 metal Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 103
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005240 physical vapour deposition Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052718 tin Inorganic materials 0.000 claims description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- 239000004568 cement Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012071 phase Substances 0.000 claims 6
- 238000000231 atomic layer deposition Methods 0.000 claims 3
- 239000007792 gaseous phase Substances 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 3
- 238000003475 lamination Methods 0.000 claims 1
- 239000003292 glue Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- CCEKAJIANROZEO-UHFFFAOYSA-N sulfluramid Chemical group CCNS(=O)(=O)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F CCEKAJIANROZEO-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000002360 explosive Substances 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种在半导体装置中形成线的方法，其包括如下步骤：在形成有预定结构的半导体衬底上形成层间绝缘膜；在该层间绝缘膜中形成沟槽，经由该沟槽暴露该半导体衬底的预定区域；在包括该沟槽在内的整个表面上相继形成胶合层及第一阻挡金属膜；在该沟槽的底部形成第二阻挡金属膜；及在该沟槽内形成线。
Description
技术领域
本发明涉及一种在半导体装置中形成金属线的方法。更具体地讲，本发明涉及一种形成半导体装置的金属线的方法，其中可减小该线的线电阻，且可改良线埋设(burial)特性及电特性。
背景技术
随着半导体装置的线宽的小型化及其集成度的增加，已无法藉由使用现有的反应性离子蚀刻(RIE)方法的线形成方法来实现所要的线宽。最近，已藉由金属镶嵌(damascene)方法来形成线。
不同于RIE方法，在使用金属镶嵌方法的线形成方法情况下，必须在以沟槽形式形成的图案区域中沉积/埋设金属线材料。
与非(NAND)闪存装置的源极接触是此沟槽图案的一种类型，其具有不同于接触结构的三维结构。因此，难以沉积并埋设金属线材料。
一般地，在半导体装置中，将使用化学气相沉积(下文称为″CVD″)方法的钨(W)用作主要金属线材料。在沉积钨(W)之前，先形成用于电欧姆接触的TiSix及用于改良黏着的胶合层。该胶合层一般使用Ti膜。
当CVD钨(W)为主要金属线材料时，使用WF6作为沉积气体。WF6的氟(F)自沟槽的底部渗入半导体衬底中，因此增大了线电阻。在更坏的状况下，会产生短缺(short)问题(下文称为″F-侵蚀(F-attack)″)。还会发生WF6的钨(W)与作为胶合层的Ti膜以爆炸性方式彼此反应的问题(下文称为″W火山″)。因此，需要使用诸如TiN、TaN或TiW的材料形成具有预定厚度的阻挡金属层，该材料的电阻相对高于主要金属线材料的电阻。在70nm等级的闪存装置的情况下，将阻挡金属膜形成为约100或更大的厚度。
最近，一般使用藉由CVD方法沉积的具有良好的阶梯覆盖的TiN膜作为阻挡金属膜。由于其良好的阶梯覆盖，所以不管是沟槽的顶部、中间及底部部分，CVD TiN膜均形成为恒定厚度。形成于沟槽侧壁上的TiN膜会导致将埋设随后的主要金属线材料的部分体积减小。沟槽的入口朝向沟槽顶部变窄，因此导致裂缝或空隙。此裂缝或空隙进一步减小主要金属线材料的体积，且因此导致增大的线电阻。
更具体地，金属镶嵌结构的金属线是不同于RIE方法的三维结构，且因此很大程度上取决于胶合层及阻挡金属膜的结构。此外，当小型化线结构时，此现象影响更大，且因此导致主要金属线材料沉积及埋设失败。它导致线体积减小及线内空隙的形成，因此增大了电阻。它对电特性也有不良影响。
用于改良主要金属线材料的埋设特性及电特性的最简单且最可靠的方法是减小阻挡金属膜的厚度且因此增加主要金属线材料所占据的重要性。然而，若阻挡金属膜的厚度小于一预定厚度，则存在以下问题：因为阻挡金属膜原始目标(original object)损耗，所以半导体衬底的电阻因WF6气体而增大；或F侵蚀问题，其中使该线及该半导体衬底缩短；W火山问题，其中阻挡金属膜下方的胶合层(Ti)与WF6以爆炸性方式彼此反应；及类似问题。
发明内容
因此，鉴于以上问题产生了本发明，且本发明的目的是提供一种在半导体装置中形成线的方法，其中在沟槽内充分地确保了由主要金属线材料占据的体积，且可防止F侵蚀及W火山问题。
本发明的另一目的是提供一种形成半导体装置的线的方法，其中可防止在形成主要金属线时产生空隙或裂缝。
本发明的再一目的是提供一种形成半导体装置的线的方法，其中可最小化该线的线电阻。
为了达成以上目的，根据本发明，提供一种在半导体装置内形成线的方法，其包括以下步骤：在形成有预定结构的半导体衬底上形成层间绝缘膜；在该层间绝缘膜中形成沟槽，经由该沟槽暴露该半导体衬底的预定区域；在包括该沟槽在内的整个表面上相继形成胶合层及第一阻挡金属膜；在该沟槽底部形成第二阻挡金属膜；及在该沟槽内形成线。
在实施例中，第一阻挡金属膜可藉由CVD方法形成。
在实施例中，第一阻挡金属膜可形成为20至50的厚度。
在实施例中，第一阻挡金属膜可藉由ALD方法形成。
在实施例中，第一阻挡金属膜可形成为薄于20的厚度。
在实施例中，第二阻挡金属膜可使用TiN、WN及TaN之一形成。
在该沟槽底部形成第二阻挡金属膜的步骤可包括：在该沟槽底部及除了该沟槽之外的第一阻挡金属膜上形成第二阻挡金属膜，沉积一线材料以掩埋该沟槽，然后抛光该表面以暴露该层间绝缘膜，由此在沟槽内形成该线。
在实施例中，第二阻挡金属膜可形成为50至100的厚度。
在实施例中，该线可使用W、Ti、TiN、W合金、Al合金及Cu之一形成。
在实施例中，第二阻挡金属膜可藉由PVD方法形成。
在实施例中，第二阻挡金属膜可藉由准直型(collimate)PVD或离子化PVD方法形成。
在藉由准直型PVD方法形成第二阻挡金属膜的情况下，该第二阻挡金属膜可在压力为10至50mTorr、DC功率为1000至5000瓦、且RF功率为500至5000瓦的条件下形成。
在藉由离子化PVD方法形成第二阻挡金属膜的情况下，该第二阻挡金属膜可在压力为10至50mTorr、DC功率为1000至5000瓦、RF功率为500至5000瓦、且AC功率为100至500瓦的条件下形成。
附图说明
图1A至图1E为展示根据本发明实施例在半导体装置中形成金属线的工艺步骤的横截面图。
主要组件符号说明
10 半导体衬底
10a 隧穿氧化膜
10b 浮置栅极
10c 栅极间绝缘膜
10d 控制栅极
10e 间隔体
11 层间绝缘膜
12 沟槽
13 胶合层
14 第一阻挡金属膜
15 第二阻挡金属膜
具体实施方式
下文将参考附图描述根据本发明的实施例。因为提供这些实施例是为了使本领域的技术人员能够理解本发明，所以其可以多种方式修正，且本发明的范围不受本文所描述的实施例的限制。
图1A至图1E为展示根据本发明实施例在半导体装置中形成金属线的工艺步骤的横截面图。
首先参看图1A，在形成有预定结构的半导体衬底10上形成层间绝缘膜11。蚀刻层间绝缘膜11以暴露半导体衬底10的所需部分，藉此形成沟槽12。
在此种状况下，沟槽12优选使其侧面具有几乎垂直的轮廓。
预定结构可视装置而定具有各种形状。图中所示的实施例为闪存装置。预定结构包括：堆体栅极，其中隧穿氧化膜10a、浮置栅极10b、栅极间绝缘膜10c及控制栅极10d相继层压于半导体衬底上；以及位于该堆体栅极侧面上的间隔体10e。
其后，如图1B所示，在包括沟槽12在内的整个表面上形成具有良好阶梯覆盖的胶合层13及第一阻挡金属膜14。
胶合层13可藉由沉积Ti膜而形成。第一阻挡金属膜14可藉由如下方法形成：采用具有良好阶梯覆盖的CVD方法将TiN膜沉积至20至50的厚度，或使用允许控制膜沉积的原子层沉积(ALD)方法将TiN膜沉积至小于20的薄厚度。
在现有技术中，由于F侵蚀问题、W火山问题等问题，所以将阻挡金属膜厚厚地形成为约100的厚度，以使得阻挡金属膜的厚度不会小于一预定厚度。然而，在本发明中，优选将阻挡金属膜形成为尽可能薄的最小厚度，以使第一阻挡金属膜14的厚度可最小化。
第一阻挡金属膜14的材料可使用WN或TaN以及TiN。
接着参看图1C，为了解决当第一阻挡金属膜14厚度减小至预定厚度以下时所导致的F侵蚀问题、W火山问题等问题，藉由具有强平直度(strongstraightness)的沉积方法在除了沟槽12的侧壁之外的部分上，即，在沟槽12的底部及沟槽12之外的第一阻挡金属膜14上，形成第二阻挡金属膜15。
第二阻挡金属膜15可使用TiN、WN及TaN之一形成为50至100的厚度。
此外，第二阻挡金属膜15的沉积方法包括物理气相沉积(下文称为″PVD″)方法。然而，优选使用PVD方法中的准直型PVD或离子化PVD方法。更具体地，最优选使用具有优良平直度的离子化PVD方法。
在使用准直型PVD方法的情况下，该工艺在压力为10至50mTorr、DC功率为1000至5000瓦、且RF功率为500至5000瓦的条件下执行。在使用离子化PVD方法的情况下，该工艺在压力为10至50mTorr、DC功率为1000至5000瓦、RF功率为500至5000瓦、且AC功率为100至500瓦的条件下执行。
藉由使用具有强平直度的沉积方法，第二阻挡金属膜15未形成于沟槽12的侧壁上，而仅形成于沟槽12的底部及沟槽12之外的平坦表面上。
结果，因为在沟槽12的底部形成有第一及第二阻挡金属膜14及15，所以用作阻挡层的层厚较厚。此外，因为在沟槽12的侧壁上仅形成有第一阻挡金属膜14，所以用作阻挡层的层厚较薄。因此，当使用WF6气体埋设主要金属线材料时，可防止F侵蚀问题及W火山问题，且可充分确保形成线的空间。
如前所述，PVD方法的工艺时间短于CVD方法的工艺时间。在本发明中，可藉由引入经由PVD方法所形成的第二阻挡金属膜15，而不是藉由减小经由CVD方法所形成的第一阻挡金属膜14的厚度，来缩短工艺时间。
接着参看图1D，使用主要线材料在包括沟槽12在内的整个表面上沉积钨膜16，以完全掩埋沟槽12。
在此种状况下，除了钨(W)之外，主要线材料还可包括Ti、TiN、W合金、Al合金及Cu中之任一种材料。沉积方法可包括CVD或ALD方法。
参看图1E，藉由化学机械抛光(下文称为″CMP″)来抛光钨膜16、第二阻挡金属膜15、第一阻挡金属膜14及胶合层13，以暴露层间绝缘膜11，藉此在沟槽12内形成线16a。
这样就完成了根据本发明实施例的半导体装置的线的制造。
如上所述，本发明具有以下效果。
第一，因为减小了沟槽侧壁上的阻挡金属膜的厚度，所以可充分地确保线的体积。因此，可最小化线的线电阻。
第二，因为可减小沟槽侧壁上的阻挡金属膜的厚度，所以可防止在沉积线材料时产生空隙或裂缝。因此，可防止线电阻因空隙或裂缝的产生而增大的现象。
第三，减小了藉由具有相对长工艺时间的CVD方法所形成的阻挡金属膜的厚度，且藉由具有相对短工艺时间的PVD方法形成了阻挡金属膜。因此，可缩短周转时间(TAT)。
第四，因为可防止诸如空隙及裂缝的缺陷因素，所以可改良装置的良品率。
尽管已参照以上实施例进行了前述描述，但应了解，本领域的技术人员可在不背离本发明及权利要求的精神及范围的情况下进行本发明的改变及修正。
Claims (39)
1.一种在半导体装置中形成线的方法，该方法包含：
在形成有预定结构的半导体衬底上形成层间绝缘膜；
在该层间绝缘膜中形成沟槽，经由该沟槽暴露该半导体衬底的预定区域；
在包括该沟槽在内的整个表面上相继形成胶合层及第一阻挡金属膜；
在该沟槽的底部形成第二阻挡金属膜；及
在该沟槽内形成线。
2.如权利要求1所述的方法，其中所述第一阻挡金属膜藉由化学气相沉积方法形成。
3.如权利要求2所述的方法，其中所述第一阻挡金属膜形成为20至50的厚度。
4.如权利要求1所述的方法，其中所述第一阻挡金属膜藉由原子层沉积方法形成。
5.如权利要求4所述的方法，其中所述第一阻挡金属膜形成为薄于20的厚度。
6.如权利要求1所述的方法，其中所述第二阻挡金属膜使用TiN、WN及TaN之一形成。
7.如权利要求1所述的方法，其中在该沟槽的底部形成该第二阻挡金属膜的步骤包括：在除了该沟槽的侧壁之外的该沟槽的底部及该第一阻挡金属膜上形成该第二阻挡金属膜，沉积线材料以掩埋该沟槽，然后抛光该表面以暴露该层间绝缘膜，由此于该沟槽内形成该线。
8.如权利要求1所述的方法，其中所述第二阻挡金属膜形成为50至100的厚度。
9.如权利要求1所述的方法，其中该线使用W、Ti、TiN、W合金、Al合金及Cu之一形成。
10.如权利要求1所述的方法，其中所述第二阻挡金属膜藉由物理气相沉积方法形成。
11.如权利要求10所述的方法，其中所述第二阻挡金属膜藉由准直型物理气相沉积或离子化物理气相沉积方法形成。
12.如权利要求11所述的方法，其中若所述第二阻挡金属膜藉由准直型物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、且RF功率为500至5000瓦的条件下形成。
13.如权利要求11所述的方法，其中若所述第二阻挡金属膜藉由离子化物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、RF功率为500至5000瓦、且AC功率为100至500瓦的条件下形成。
14.一种在半导体装置中形成线的方法，该方法包含：
在形成有预定结构的半导体衬底上形成层间绝缘膜；
在该层间绝缘膜中形成沟槽，经由该沟槽暴露该半导体衬底的预定区域；
在包括该沟槽在内的整个表面上相继形成胶合层及第一阻挡金属膜；
在该沟槽的底部及在该沟槽之外的该第一阻挡金属膜上形成第二阻挡金属膜；
沉积线材料以掩埋该沟槽；及
抛光该表面以暴露该层间绝缘膜，由此于该沟槽内形成线。
15.如权利要求14所述的方法，其中所述第一阻挡金属膜藉由化学气相沉积方法形成。
16.如权利要求15所述的方法，其中所述第一阻挡金属膜形成为20至50的厚度。
17.如权利要求14所述的方法，其中所述第一阻挡金属膜藉由原子层沉积方法形成。
18.如权利要求17所述的方法，其中所述第一阻挡金属膜形成为薄于20的厚度。
19.如权利要求14所述的方法，其中所述第二阻挡金属膜使用TiN、WN及TaN之一形成。
20.如权利要求14所述的方法，其中所述第二阻挡金属膜形成为50至100的厚度。
21.如权利要求14所述的方法，其中所述线使用W、Ti、TiN、W合金、Al合金及Cu之一形成。
22.如权利要求14所述的方法，其中所述第二阻挡金属膜藉由物理气相沉积方法形成。
23.如权利要求22所述的方法，其中所述第二阻挡金属膜藉由准直型物理气相沉积或离子化物理气相沉积方法形成。
24.如权利要求23所述的方法，其中若所述第二阻挡金属膜藉由准直型物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、且RF功率为500至5000瓦的条件下形成。
25.如权利要求23所述的方法，其中若所述第二阻挡金属膜藉由离子化物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、RF功率为500至5000瓦、且AC功率为100至500瓦的条件下形成。
26.一种在闪存装置中形成线的方法，该方法包含：
在形成有堆体栅极及间隔体的半导体衬底上形成层间绝缘膜；
在该层间绝缘膜中形成沟槽，经由该沟槽暴露该半导体衬底的预定区域；
在包括该沟槽在内的整个表面上相继形成胶合层及第一阻挡金属膜；
在该沟槽的底部形成第二阻挡金属膜；及
在该沟槽内形成线。
27.如权利要求26所述的方法，其中所述堆体栅极藉由相继层压隧穿氧化膜、浮置栅极、栅极间绝缘膜及控制栅极形成。
28.如权利要求26所述的方法，其中所述第一阻挡金属膜藉由化学气相沉积方法形成。
29.如权利要求28所述的方法，其中所述第一阻挡金属膜形成为20至50的厚度。
30.如权利要求26所述的方法，其中所述第一阻挡金属膜藉由原子层沉积方法形成。
31.如权利要求30所述的方法，其中所述第一阻挡金属膜形成为薄于20的厚度。
32.如权利要求26所述的方法，其中所述第二阻挡金属膜使用TiN、WN及TaN之一形成。
33.如权利要求26所述的方法，其中在该沟槽的底部形成该第二阻挡金属膜的该步骤包括：在除了该沟槽的侧壁之外的该沟槽的底部及该第一阻挡金属膜上形成该第二阻挡金属膜，沉积线材料以掩埋该沟槽，然后抛光该表面以暴露该层间绝缘膜，由此在该沟槽内形成该线。
34.如权利要求26所述的方法，其中所述第二阻挡金属膜形成为50至100的厚度。
35.如权利要求26所述的方法，其中所述线使用W、Ti、TiN、W合金、Al合金及Cu之一形成。
36.如权利要求26所述的方法，其中所述第二阻挡金属膜藉由物理气相沉积方法形成。
37.如权利要求36所述的方法，其中所述第二阻挡金属膜藉由准直型物理气相沉积或离子化物理气相沉积方法形成。
38.如权利要求37所述的方法，其中若所述第二阻挡金属膜藉由准直型物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、且RF功率为500至5000瓦的条件下形成。
39.如权利要求37所述的方法，其中若所述第二阻挡金属膜藉由离子化物理气相沉积方法形成，则该第二阻挡金属膜在压力为10至50mTorr、DC功率为1000至5000瓦、RF功率为500至5000瓦、且AC功率为100至500瓦的条件下形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR14954/05 | 2005-02-23 | ||
| KR1020050014954A KR100645207B1 (ko) | 2005-02-23 | 2005-02-23 | 반도체 소자의 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1825561A true CN1825561A (zh) | 2006-08-30 |
| CN100576493C CN100576493C (zh) | 2009-12-30 |
Family
ID=36794249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510082045A Expired - Fee Related CN100576493C (zh) | 2005-02-23 | 2005-07-05 | 半导体装置中形成金属线的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7160803B2 (zh) |
| JP (1) | JP2006237549A (zh) |
| KR (1) | KR100645207B1 (zh) |
| CN (1) | CN100576493C (zh) |
| DE (1) | DE102005028644A1 (zh) |
| TW (1) | TWI262584B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993933A (zh) * | 2011-07-28 | 2018-05-04 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5211503B2 (ja) * | 2007-02-16 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| DE102007020266B3 (de) * | 2007-04-30 | 2008-11-13 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung |
| KR102432280B1 (ko) | 2015-07-31 | 2022-08-12 | 삼성전자주식회사 | 반도체 소자 |
| US10347531B2 (en) | 2017-02-22 | 2019-07-09 | Globalfoundries Inc. | Middle of the line (MOL) contact formation method and structure |
| US10453747B2 (en) | 2017-08-28 | 2019-10-22 | Globalfoundries Inc. | Double barrier layer sets for contacts in semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758062A (ja) * | 1993-08-13 | 1995-03-03 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH07302771A (ja) * | 1994-05-06 | 1995-11-14 | Sony Corp | バリアメタルの形成方法及び配線接続構造の形成方法 |
| JPH11176767A (ja) * | 1997-12-11 | 1999-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11307474A (ja) | 1998-04-17 | 1999-11-05 | Sony Corp | 半導体装置およびその製造方法 |
| TW413884B (en) * | 1999-04-07 | 2000-12-01 | United Microelectronics Corp | Metal plug or metal via structure and manufacturing method thereof |
| US6436819B1 (en) * | 2000-02-01 | 2002-08-20 | Applied Materials, Inc. | Nitrogen treatment of a metal nitride/metal stack |
| US6562715B1 (en) * | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
| US6727592B1 (en) * | 2002-02-22 | 2004-04-27 | Advanced Micro Devices, Inc. | Copper interconnect with improved barrier layer |
| JP3977246B2 (ja) * | 2002-12-27 | 2007-09-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100543458B1 (ko) * | 2003-06-03 | 2006-01-20 | 삼성전자주식회사 | 반도체 장치의 도전성 구조체 형성 방법 |
-
2005
- 2005-02-23 KR KR1020050014954A patent/KR100645207B1/ko not_active IP Right Cessation
- 2005-06-02 JP JP2005162453A patent/JP2006237549A/ja active Pending
- 2005-06-20 DE DE102005028644A patent/DE102005028644A1/de not_active Ceased
- 2005-06-21 TW TW094120681A patent/TWI262584B/zh not_active IP Right Cessation
- 2005-06-23 US US11/159,227 patent/US7160803B2/en not_active Expired - Fee Related
- 2005-07-05 CN CN200510082045A patent/CN100576493C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993933A (zh) * | 2011-07-28 | 2018-05-04 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006237549A (ja) | 2006-09-07 |
| CN100576493C (zh) | 2009-12-30 |
| DE102005028644A1 (de) | 2006-08-31 |
| TWI262584B (en) | 2006-09-21 |
| US7160803B2 (en) | 2007-01-09 |
| TW200631149A (en) | 2006-09-01 |
| KR100645207B1 (ko) | 2006-11-10 |
| KR20060093854A (ko) | 2006-08-28 |
| US20060189130A1 (en) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
| CN1122306C (zh) | 制造半导体器件电容器的方法 | |
| CN1707787A (zh) | 半导体装置 | |
| CN101060108A (zh) | 锚接金属镶嵌结构 | |
| CN1434509A (zh) | 双镶嵌金属内连线结构及其制作方法 | |
| CN1783476A (zh) | 集成电路的内连线结构 | |
| CN1674251A (zh) | 半导体器件的制造方法及由此制造的半导体器件 | |
| CN1828884A (zh) | 半导体装置及其制造方法 | |
| CN1825561A (zh) | 半导体装置中形成金属线的方法 | |
| CN101064296A (zh) | 半导体装置及其制造方法 | |
| CN1881558A (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| CN1324677C (zh) | 改善蚀刻中止层与金属导线间的粘着性的工艺与结构 | |
| CN101079393A (zh) | 使用改进自动校准接触工艺在半导体中形成电接触的方法 | |
| CN1134835C (zh) | 半导体器件及其制造方法 | |
| CN1763959A (zh) | 半导体器件及其制造方法 | |
| CN1870231A (zh) | 制造具有钨栅电极的半导体器件的方法 | |
| CN1267969C (zh) | 半导体装置及其制造方法 | |
| CN1236481C (zh) | 改善阻障层的覆盖均匀性的方法及具有该阻障层的内连线 | |
| KR100808601B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| CN1574283A (zh) | 掩埋布线的形成方法及半导体器件 | |
| CN1161837C (zh) | 半导体器件及其制造方法 | |
| CN1945810A (zh) | 用于制造非易失性存储器单元阵列的方法 | |
| CN1897280A (zh) | 半导体结构及其形成方法 | |
| US7781318B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20130705 |