JP3977246B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3977246B2 JP3977246B2 JP2002379569A JP2002379569A JP3977246B2 JP 3977246 B2 JP3977246 B2 JP 3977246B2 JP 2002379569 A JP2002379569 A JP 2002379569A JP 2002379569 A JP2002379569 A JP 2002379569A JP 3977246 B2 JP3977246 B2 JP 3977246B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- extending
- insulating film
- gate electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 239000010410 layer Substances 0.000 description 52
- 239000011229 interlayer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- -1 boron ions Chemical class 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、ダマシン配線に接続されるコンタクトを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の大規模高集積化に伴い、配線の設計ルールも世代と共に縮小化されている。従来、配線層は、配線材料を堆積した後、リソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、世代が進むにつれて技術的な限界が生じ始めている。このため、従来の配線層の形成プロセスに代わる新たな形成プロセスとして、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されつつある。
【０００３】
ダマシンプロセスは、ドライエッチングが困難な銅などの材料を用いた金属配線層の形成のみならず、シリコン基板やゲート配線に接続される局所配線など、微細な配線層の形成にも適用されている。例えば、特許文献１に記載の半導体装置では、ＳＲＡＭセル内の局所配線としてダマシン配線が適用されている。
【０００４】
【特許文献１】
特開２００２−２１７３１６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ダマシン配線層上に上層の配線層をコンタクトする場合、コンタクト抵抗の増加や断線などのコンタクト不良が生じることがあった。
【０００６】
本発明の目的は、ダマシン配線に接続するコンタクトの接続不良を防止しうる半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【０００８】
また、本発明の他の観点によれば、半導体基板上に形成され、第１の方向に延在するゲート電極と、前記ゲート電極が形成された前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記第１の方向と交差する第２の方向に延在し、前記ゲート電極に接し且つ前記ゲート電極を跨ぐように形成された主配線部と、前記主配線部の端部に設けられ、前記第１の方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【０００９】
また、本発明の更に他の観点によれば、半導体基板上にゲート電極を形成する工程と、前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に配線溝を形成する工程と、前記配線溝に、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する配線層を埋め込む工程と、前記配線層が埋め込まれた前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記配線層の端部に達するコンタクトホールを形成する工程とを有する半導体装置の製造方法であって、前記配線溝を形成する工程では、前記配線層を形成するための主配線パターンの端部に、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部を設けたパターンを用い、前記配線溝を形成することを特徴とする半導体装置の製造方法が提供される。
また、本発明の更に他の観点によれば、半導体基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋め込まれ、前記ゲート電極の延在方向に対して垂直方向の一辺の長さが前記ゲート電極の幅よりも長く、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の延在方向と平行方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【００１０】
【発明の実施の形態】
［本発明の原理］
上述のように、ダマシン配線の端部上に接続されるコンタクトを形成する場合、ダマシン配線と上層配線との間でコンタクト不良が生じることがあった。
【００１１】
この原因について本願発明者が鋭意検討を行ったところ、ダマシン配線を埋め込むための配線溝を形成する際のリソグラフィー工程における近接効果が原因していることが判明した。フォトレジスト膜に抜きパターンを形成する場合、残しパターンを形成する場合と比較してパターン端部における近接効果の影響が顕著に現れる。そして、配線溝を形成する際に用いるような溝状の抜きパターンを形成すると、近接効果によってパターン端部の位置が設計パターンの位置よりも後退する。このため、設計パターン上でパターン端部に重なるようにコンタクト領域を配置すると、形成されるパターンの端部がコンタクト領域側に後退し、コンタクト領域が減少する。最悪の場合には、コンタクトが取れなくなることもある。
【００１２】
露光時におけるパターンの後退の影響を防止するための手法として、例えば図１（ａ）に示すように、設計パターン上において、コンタクト領域１０２よりも外側に配線パターン１００を延伸して延伸部１０４を設けることが考えられる。適切な長さの延伸部１０４を設けることにより、例えば図１（ｂ）に示すように、出来上がりの配線パターン１００′の端部が露光時の近接効果に起因して後退した場合でも、パターン端部がコンタクト領域１０２′内に達してコンタクト面積が減少することはない。これにより、コンタクト抵抗の増加やコンタクト不良の発生を防止することができる。なお、例えば９０ｎｍ世代では、例えば幅０．１２μｍの局所配線がＡｒＦ露光技術で形成される。この場合、十分なコンタクト面積を確保するためには、ほぼ幅程度の長さの延伸部を設ける必要がある。
【００１３】
しかしながら、例えば図１（ｃ）に示すように、ゲート配線１０６に交差するように配置された配線パターン１００を形成する場合、延伸部１０４を設けた配線パターン１００を隣接して配置すると、延伸部１０４の分だけゲート配線１０６の間隔を広げてデザインせざるを得ない。この結果、素子の集積度が低下する。
【００１４】
そこで、本発明では、図２（ａ）に示すように、配線パターン１００の延在する方向に対して垂直な方向に延伸部１０４を設ける。配線パターンの延在方向に対して垂直な方向に設けることによっても、露光時の近接効果によるパターン端の後退を補償する効果がある。
【００１５】
このような設計パターンを用いて形成した配線パターン１００′は、例えば図２（ｂ）に示すように、配線パターン１００′の端部領域の平面形状が、配線パターン１００′の延在方向に垂直な一方向に膨らんだ形状となる。
【００１６】
このようにして配線パターンをデザインすることにより、例えば図２（ｃ）に示すように、ゲート配線１０６上を跨ぐ配線パターン１００を形成するような場合であっても、ゲート配線１０６の間隔を広げて配置する必要はない。したがって、素子の集積度を犠牲にすることなくコンタクト不良を防止することができる。
【００１７】
延伸部は、図２（ａ）に示すように一方向に延在するように形成してもよいし、図３（ａ）に示すように二方向に延在するように形成してもよい。図３（ａ）に示すパターンを適用する場合によっても、配線パターン１００の端部における後退を補償することができる。なお、図３（ａ）に示すような配線パターン１００を用いて形成した配線パターン１００′は、例えば図３（ｂ）に示すように、配線パターン１００′の端部の形状が、配線パターン１００′の延在方向に垂直な二方向に膨らんだ形状となる。
【００１８】
また、延伸部１０４の幅は、配線パターン１００の幅と同程度であることが望ましい。延伸部１０４の幅を太くしすぎると、隣接する配線層との間の耐圧劣化を生じる虞があるからである。なお、延伸部１０４の幅を配線パターン１００の幅とほぼ等しくした場合、配線パターン１００′の端部領域の膨らみ部分の長さは、配線パターン１００′の幅以下となる。
【００１９】
図４乃至図６は、ダマシン配線に接続するコンタクトが１０００個直列接続されてなるコンタクトチェーンの抵抗値の測定結果を累積度数分布に表したグラフである。図４は延伸部をダマシン配線の延在方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｉ字形」と呼ぶ。）、図５は延伸部をダマシン配線の延在する方向に対して垂直な一方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｌ字形」と呼ぶ。）、図６は延伸部をダマシン配線の延在する方向に対して垂直な二方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｔ字形」と呼ぶ。）である。なお、ダマシン配線の幅は０．１２μｍである。
【００２０】
図４において、○印は延伸部の長さを０．１１μｍとした場合、□印は延伸部の長さを０．０６μｍとした場合、◇印は延伸部を設けない場合である。
【００２１】
図示するように、端部に延伸部を設けることにより抵抗値が減少していることが判る。これは、延伸部を設けることによりパターン端部の後退が補償されていることを意味している。また、延伸部を長くするほどに抵抗値が減少しており、延伸部の増加に伴ってコンタクト面積が増加していることが判る。
【００２２】
図５において、□印は延伸部の長さを０．０２μｍとした場合、◇印は延伸部の長さを０．０４μｍとした場合、×印は延伸部の長さを０．０６μｍとした場合である。なお、○印は伸部をダマシン配線の延在方向に０．１１μｍ延伸して設けた場合であり、図４の○印に相当する。
【００２３】
図示するように、Ｌ字形に０．０２μｍの延伸部を設けることにより、延伸部を設けない場合（図４の◇印）と比較して、抵抗値を僅かに減少することができる。また、Ｌ字形に０．０４μｍの延伸部を設けることにより抵抗値は更に減少し、Ｉ字形に０．１１μｍの延伸部を設けた場合とほぼ同等の抵抗値を得ることができる。また、Ｌ字形に０．０６μｍの延伸部を設けることにより、抵抗値を更に減少することができる。このように、Ｌ字形に延伸部を設ける効果は、Ｉ字形に延伸部を設ける効果よりも大きい。
【００２４】
図６において、□印は延伸部の長さを両側それぞれ０．０２μｍとした場合、◇印は延伸部の長さを両側それぞれ０．０４μｍとした場合、×印は延伸部の長さを両側それぞれ０．０６μｍとした場合である。なお、○印は伸部をダマシン配線の延在方向に０．１１μｍ延伸して設けた場合であり、図４の○印に相当する。
【００２５】
図示するように、Ｔ字形の延伸部を設けた場合にもＬ字形の延伸部を設けた場合と同様に、０．０２μｍ以上の延伸部を設けることにより、延伸部を設けない場合（図４の◇印）と比較して、抵抗値を減少することができる。
【００２６】
上記測定結果から、延伸部の長さは、少なくとも配線幅の約１／６程度以上、より好ましくは約１／３程度以上の長さに設定することが望ましい。延伸部の長さの上限は、配線幅の約１／２程度の長さに設定することが望ましい。延伸部が長すぎると配線の密配置を妨げる虞があるからである。但し、延伸部の長さの上限は、隣接パターンとの間隔に応じて適宜設定することができる。
【００２７】
また、Ｌ字形の延伸部を設けるかＴ字形の延伸部を設けるかについても、隣接するパターンとの関係に応じて適宜選択することができる。例えば、Ｔ字形の延伸部を設けた配線パターン１００を図７（ａ）に示すように隣接して設けた場合、配線パターン１００の最小間隔が非常に狭くなり（図の点線部）、耐圧マージンが低下することがある。このような場合、図７（ｂ）に示すようにＬ字形の延伸部を設けた配線パターン１００とすれば、配線パターン１００間のピッチを変えることなくパターン間隙を広げることができる。
【００２８】
このように、延伸部を配線パターンの延在する方向に対して垂直な方向に延伸することにより、配線パターンの延在方向に延伸する場合よりも短い延伸部で同等のコンタクト抵抗を実現することができる。したがって、素子の集積度劣化を抑制しつつ、コンタクト不良を防止することができる。
【００２９】
［実施形態］
本発明の一実施形態による半導体装置及びその製造方法について図８乃至図１３を用いて説明する。
【００３０】
図８は本実施形態による半導体装置の構造を示す平面図、図９は本実施形態による半導体装置の構造を示す概略断面図、図１０乃至図１３は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３１】
はじめに、本実施形態による半導体装置の構造について図８及び図９を用いて説明する。なお、図８は、設計デザイン上における半導体装置の平面パターンである。また、図９は、図８のＡ−Ａ′線に沿った概略断面図である。
【００３２】
シリコン基板１０上には、素子分離膜１２が形成されている。これにより、Ｎ型トランジスタの形成領域である素子領域１４ｎと、Ｐ型トランジスタの形成領域である素子領域１４ｐとが画定されている。
【００３３】
素子領域１４ｎ，１４ｐ上には、ゲート絶縁膜２０を介してゲート電極２２が形成されている。素子領域１４ｎ，１４ｐ上には、それぞれ２つゲート電極２２が形成されている。そして、素子領域１４ｎ上に形成されたゲート電極２２と素子領域１４ｐ上に形成されたゲート電極２２とは、連続する一のパターンにより形成されている。また、ゲート電極２２の両側のシリコン基板１０には、ソース／ドレイン領域がそれぞれ形成されている。こうして、素子領域１４ｎ上に形成された２つのＮ型トランジスタと、素子領域１４ｐ上に形成された２つのＰ型トランジスタが構成されている。
【００３４】
トランジスタが形成されたシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜には、素子領域１４ｎ，１４ｐに達するコンタクトホール３２と、ゲート電極２２に接続される局所配線を埋め込むための配線溝３４とが形成されている。コンタクトホール３２内には、素子領域１４ｎ又は素子領域１４ｐに接続されたコンタクトプラグ３６が埋め込まれている。配線溝３４内には、ゲート電極２２に電気的に接続された局所配線３８が埋め込まれている。
【００３５】
コンタクトプラグ３６及び局所配線３８が埋め込まれた層間絶縁膜３０上には、層間絶縁膜４０が形成されている。層間絶縁膜４０には、コンタクトホール４２が形成されている。コンタクトホール４２内には、コンタクトプラグ３６又は局所配線３８に電気的に接続されたコンタクトプラグ４４が埋め込まれている。
【００３６】
コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上には、層間絶縁膜４６が形成されている。層間絶縁膜４６には、配線溝４８が形成されている。配線溝４８には、銅を主体とする導電層よりなる配線層５４が埋め込まれている。
【００３７】
こうして、配線層５４ａ，５４ｂを２つの入力端子、配線層５４ｃを出力端子、配線層５４ｄ，５４ｅを電源端子、配線層５４ｆをアース端子とする２入力ＮＡＮＤ回路が構成されている。
【００３８】
ここで、本実施形態による半導体装置は、図８に示すように、局所配線の設計デザイン上におけるパターン端部に、局所配線の延在方向に垂直な方向に延伸する延伸部が設けられていることに特徴がある。このようにして設計パターンに延伸部を設けることにより、露光時の近接効果によるパターン端部の後退を補償することができ、局所配線と配線層との間のコンタクト信頼性を向上することができる。また、局所配線に交差するゲート配線と並行に延伸部を設けるので、ゲート配線の間隔を広げることなく所期の目的を達成することができる。
【００３９】
次に、本実施形態による半導体装置の製造方法について図１０乃至図１３を用いて説明する。なお、図１０及び図１１は図８のＡ−Ａ′線に沿った工程断面図であり、図１２及び図１３は図８のＢ−Ｂ′線に沿った工程断面図である。
【００４０】
まず、Ｐ型シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。例えば、フォトリソグラフィー及びドライエッチングにより、シリコン基板１０に深さ３００ｎｍのトレンチを形成する。次いで、ＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積する。次いで、例えばＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）法によりこのシリコン酸化膜を研磨し、このシリコン酸化膜をトレンチ内に選択的に残存させることにより、トレンチに埋め込まれたシリコン酸化膜よりなる素子分離膜１２を形成する。
【００４１】
これにより、素子分離膜１２によってＮ型トランジスタの形成領域である素子領域１４ｎと、Ｐ型トランジスタの形成領域である素子領域１４ｐとが画定される。
【００４２】
次いで、素子領域１４ｎを含むＰウェル形成領域を露出するフォトレジスト膜を形成した後、このフォトレジスト膜をマスクとして、例えばボロンイオン（Ｂ＋）を、加速エネルギー３００ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件でイオン注入する。また、素子領域１４ｐを含むＮウェル形成領域を露出するフォトレジスト膜を形成した後、このフォトレジスト膜をマスクとして、例えばリンイオン（Ｐ＋）を、加速エネルギー６００ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎを含む領域にＰウェル（図示せず）を形成し、素子領域１４ｐを含む領域にＮウェル１８を形成する（図１０（ａ）、図１２（ａ））。
【００４３】
次いで、熱酸化により、素子領域１４ｎ，１４ｐのシリコン基板１０上に、例えば膜厚４ｎｍのシリコン酸化膜を形成する。こうして、シリコン酸化膜よりなるゲート絶縁膜２０を形成する。
【００４４】
次いで、ゲート絶縁膜２０上に、例えば膜厚１８０ｎｍのポリシリコン膜を堆積する。
【００４５】
次いで、フォトリソグラフィー及びドライエッチングによりこのポリシリコン膜をパターニングし、ポリシリコン膜よりなるゲート電極２２を形成する。ゲート電極２２は、図８に示すように、素子領域１４ｎ，１４ｐ上を連続して延在する直線状のパターンを有し、２つのゲート電極２２が並行に配置される。
【００４６】
次いで、素子領域１４ｎを露出するフォトレジスト膜を形成した後、このフォトレジスト膜及びゲート電極２２をマスクとして、例えば砒素イオン（Ａｓ＋）を、加速エネルギー５ｋｅＶ、ドーズ量８×１０１４ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎ内のシリコン基板１０中に、Ｎ型トランジスタのＬＤＤ領域を形成する。
【００４７】
次いで、素子領域１４ｐを露出するフォトレジスト膜を形成した後、このフォトレジスト膜及びゲート電極２２をマスクとして、例えばボロンイオンを、加速エネルギー０．５ｋｅＶ、ドーズ量８×１０１４ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｐ内のシリコン基板１０中に、Ｐ型トランジスタのＬＤＤ領域を形成する。
【００４８】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのシリコン酸化膜と、例えば膜厚１００ｎｍのシリコン窒化膜を形成する。
【００４９】
次いで、このシリコン窒化膜及びシリコン酸化膜をエッチバックし、ゲート電極２２の側壁部分にシリコン酸化膜及びシリコン窒化膜よりなる側壁絶縁膜２４を形成する。
【００５０】
次いで、素子領域１４ｎを露出するフォトレジスト膜を形成した後、このフォトレジスト膜、ゲート電極２２及び側壁絶縁膜２４をマスクとして、例えばリンイオンを、加速エネルギー１５ｋｅＶ、ドーズ量１×１０１５ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎ内のシリコン基板１０中に、Ｎ型トランジスタのソース／ドレイン領域（図示せず）を形成する。
【００５１】
次いで、素子領域１４ｐを露出するフォトレジスト膜を形成した後、このフォトレジスト膜、ゲート電極２２及び側壁絶縁膜２４をマスクとして、例えばボロンイオンを、加速エネルギー５ｋｅＶ、ドーズ量１×１０ １５ ｃｍ −２ の条件でイオン注入する。こうして、素子領域１４ｐ内のシリコン基板１０中に、Ｐ型トランジスタのソース／ドレイン領域２６を形成する。
【００５２】
次いで、窒素雰囲気中で、例えば１０００℃１０秒間の熱処理を行い、注入した不純物を活性化し、Ｎ型トランジスタ及びＰ型トランジスタを完成する。
【００５３】
次いで、サリサイドプロセスにより、素子領域１４ｎ，１４ｐ及びゲート電極２２のシリコン露出面に、コバルトシリサイド膜２８を選択的に形成する（図１０（ｂ）、図１２（ｂ））。例えば、全面に、例えば膜厚１０ｎｍのコバルト膜を堆積し、熱処理を行いシリコン露出面において局所的にシリサイド化を行い、未反応のコバルト膜を除去することにより、コバルトシリサイド膜２８を選択的に形成する。
【００５４】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１０００ｎｍのシリコン酸化膜を堆積する。
【００５５】
次いで、例えばＣＭＰ法により、このシリコン酸化膜を平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜３０を形成する。
【００５６】
次いで、リソグラフィー及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２８等に接続されるコンタクトプラグ３６を形成するためのコンタクトホール３２及びゲート電極２２に接続される局所配線３８を形成するための配線溝３４を形成する。配線溝３４の幅は、例えば１２０ｎｍとする。
【００５７】
配線溝３４を形成する際には、図８に示すように、配線の長手方向に対して垂直方向に延在する延伸部を有する設計パターンを用いる。延伸部の長さは、例えば配線幅の１／３である４０ｎｍとする。延伸部をゲート電極２２と並行に配置することにより、ゲート電極２２間の間隔を広げることなく延伸部を設けることができる。また、延伸部を設けることにより、パターン端部の後退を補償することができる。
【００５８】
なお、設計デザインにおいて十分な端点余裕を確保できる領域では、延在部は必ずしも配線の長手方向に対して垂直方向に延在させる必要はなく、配線の長手方向に沿って延在部を設けるようにしてもよい。また、Ｔ字形の延伸部を設けるようにしてもよい。
【００５９】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）膜と、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜と、例えば膜厚３００ｎｍのタングステン（Ｗ）膜とを堆積する。
【００６０】
次いで、例えばＣＭＰ法により、タングステン膜、窒化チタン膜及びチタン膜を、層間絶縁膜３０の表面が露出するまで平坦に除去する。こうして、コンタクトホール３２に埋め込まれたコンタクトプラグ３６及び配線溝３４に埋め込まれた局所配線３８を形成する（図１０（ｃ）、図１２（ｃ））。
【００６１】
次いで、配線層３８及びコンタクトプラグ３６が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜を形成し、シリコン酸化膜よりなる層間絶縁膜４０を形成する。
【００６２】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜４０に、コンタクトプラグ３６及び局所配線３８に達するコンタクトホール４２を形成する。コンタクトホール４２は、図８に示すように、設計デザイン上において、その幅を配線層３８の幅よりも広い１４０ｎｍとし、配線層３８の端部が覆われる形状とする。
【００６３】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）膜と、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜と、例えば膜厚３００ｎｍのタングステン（Ｗ）膜とを堆積する。
【００６４】
次いで、例えばＣＭＰ法により、タングステン膜、窒化チタン膜及びチタン膜を、層間絶縁膜４０の表面が露出するまで平坦に除去する。こうして、コンタクトホール４２に埋め込まれたコンタクトプラグ４４を形成する（図１１（ａ）、図１３（ａ））。
【００６５】
次いで、コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜を形成し、シリコン酸化膜よりなる層間絶縁膜４６を形成する。
【００６６】
次いで、リソグラフィー及びドライエッチングにより、層間絶縁膜４６に、配線溝４８を形成する。
【００６７】
次いで、例えばＣＶＤ法により、例えば膜厚５０ｎｍの窒化タンタル（ＴａＮ）膜を形成し、窒化タンタル膜よりなるバリアメタル５０を形成する。
【００６８】
次いで、バリアメタル５０上に、例えばメッキ法により、例えば膜厚１０００ｎｍの銅（Ｃｕ）膜５２を形成する。
【００６９】
次いで、例えばＣＭＰ法により、層間絶縁膜４６の表面が露出するまで銅膜５２及びバリアメタル５０を平坦に除去し、配線溝４８に埋め込まれた配線層５４を形成する（図１１（ｂ）、図１３（ｂ））。
【００７０】
このように、本実施形態によれば、ゲート電極に接続される局所配線の形成に際し、局所配線が埋め込まれる配線溝を、配線パターンの端部にその延在方向に対して垂直方向に延伸する延伸部を設けた設計パターンを用いて形成するので、露光時の近接効果によるパターン端部の後退を効果的に抑制しつつ配線溝を形成することができる。これにより、局所配線の端部に接続される上層配線層との間のコンタクト信頼性を向上することができる。
【００７１】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００７２】
例えば、上記実施形態では、２入力ＮＡＮＤ回路を有する半導体装置に本発明を適用した例を示したが、本発明を適用しうるデバイスはこれに限定されるものではない。本発明は、ダマシン配線層に接続されるコンタクトを有する半導体装置に広く適用することができる。
【００７３】
また、上記実施形態では、ゲート配線に接続される局所配線に本発明を適用した場合を説明したが、本発明はこのような局所配線に限定されるものではなく、ダマシン配線に広く適用することができる。例えば、ゲート電極と絶縁された局所配線の形成過程に本発明を適用してもよい。また、ゲート電極をダマシン法により形成したダマシントランジスタにおいて、ゲート電極の形成過程に本発明を適用するようにしてもよい。或いは、上層の金属配線をダマシン配線により形成する場合に適用するようにしてもよい。
【００７４】
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
【００７５】
（付記１） 半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、主配線部と、前記主配線部の端部に設けられ、前記主配線部の延在方向に対して垂直方向に延伸する延伸部とを有する配線層と、
前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【００７６】
（付記２） 付記１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な一方向に延伸して設けられている
ことを特徴とする半導体装置。
【００７７】
（付記３） 付記１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な両方向に延伸して設けられている
ことを特徴とする半導体装置。
【００７８】
（付記４） 付記１乃至３のいずれか１項に記載の半導体装置において、
前記延伸部の幅は、前記主配線部の幅以下である
ことを特徴とする半導体装置。
【００７９】
（付記５） 付記１乃至４のいずれか１項に記載の半導体装置において、
前記コンタクトホールの最小幅は、前記配線層の最小幅よりも広い
ことを特徴とする半導体装置。
【００８０】
（付記６） 半導体基板上に形成され、第１の方向に延在する第１の配線層と、
前記第１の配線層が形成された前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記第１の方向と交差する第２の方向に延在し、前記第１の配線層を跨ぐように形成された主配線部と、前記主配線部の端部に設けられ、前記第１の方向に延伸する延伸部とを有する第２の配線層と、
前記第１の絶縁膜上に形成され、前記第２の配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【００８１】
（付記７） 付記６記載の半導体装置において、
前記第２の配線層は、前記第１の配線層に電気的に接続されている
ことを特徴とする半導体装置。
【００８２】
（付記８） 付記６記載の半導体装置において、
前記第２の配線層は、前記第１の配線層と絶縁されている
ことを特徴とする半導体装置。
【００８３】
（付記９） 第１の絶縁膜に配線溝を形成する工程と、
前記配線溝に配線層を埋め込む工程と、
前記配線層が埋め込まれた前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記配線層の端部に達するコンタクトホールを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝を形成する工程では、前記配線層を形成するための主配線パターンの端部に、前記主配線パターンの延在方向に対して垂直方向に延伸する延伸部を設けたパターンを用い、前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８４】
（付記１０） 付記９記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な一方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８５】
（付記１１） 付記９記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な両方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８６】
（付記１２） 付記９乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記延伸部の長さを、前記主配線パターンの幅の１／６〜１／２とする
ことを特徴とする半導体装置の製造方法。
【００８７】
（付記１３） 付記９乃至１２のいずれか１項に記載の半導体装置の製造方法において、
前記延伸部の幅は、前記主配線パターンの幅とほぼ等しい
ことを特徴とする半導体装置の製造方法。
【００８８】
（付記１４） 付記９乃至１３のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクトホールの最小幅は、前記主配線パターンの最小幅よりも広い
ことを特徴とする半導体装置の製造方法。
【００８９】
【発明の効果】
以上の通り、本発明によれば、絶縁膜に埋め込まれた配線層の形成に際し、配線層が埋め込まれる配線溝を、配線パターンの端部にその延在方向に対して垂直方向に延伸する延伸部を設けた設計パターンを用いて形成するので、露光時の近接効果によるパターン端部の後退を効果的に抑制しつつ配線溝を形成することができる。これにより、局所配線の端部に接続される上層配線層との間のコンタクト信頼性を向上することができる。
【図面の簡単な説明】
【図１】配線パターンの延在方向に延伸する延伸部を設ける効果及び課題を説明する図である。
【図２】配線パターンの延在方向に垂直な一方向に延伸する延伸部を設ける効果を説明する図である。
【図３】配線パターンの延在方向に垂直な二方向に延伸する延伸部を設ける効果を説明する図である。
【図４】配線パターンの延在方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図５】配線パターンの延在方向に垂直な一方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図６】配線パターンの延在方向に垂直な二方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図７】延伸部の配置方法の違いによるパターン間隔への影響の一例を示す図である。
【図８】本発明の一実施形態による半導体装置の構造を示す平面図である。
【図９】本発明の一実施形態による半導体装置の構造を示す概略断面図である。
【図１０】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…素子領域
１８…Ｐウェル
２０…ゲート絶縁膜
２２…ゲート電極
２４…側壁絶縁膜
２６…ソース／ドレイン領域
２８…コバルトシリサイド膜
３０，４０，４６…層間絶縁膜
３２，４２，４８…コンタクトホール
３４…配線溝
３６，４４…コンタクトプラグ
３８…局所配線
５０…バリアメタル
５２…銅膜
５４…配線層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、ダマシン配線に接続されるコンタクトを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の大規模高集積化に伴い、配線の設計ルールも世代と共に縮小化されている。従来、配線層は、配線材料を堆積した後、リソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、世代が進むにつれて技術的な限界が生じ始めている。このため、従来の配線層の形成プロセスに代わる新たな形成プロセスとして、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されつつある。
【０００３】
ダマシンプロセスは、ドライエッチングが困難な銅などの材料を用いた金属配線層の形成のみならず、シリコン基板やゲート配線に接続される局所配線など、微細な配線層の形成にも適用されている。例えば、特許文献１に記載の半導体装置では、ＳＲＡＭセル内の局所配線としてダマシン配線が適用されている。
【０００４】
【特許文献１】
特開２００２−２１７３１６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ダマシン配線層上に上層の配線層をコンタクトする場合、コンタクト抵抗の増加や断線などのコンタクト不良が生じることがあった。
【０００６】
本発明の目的は、ダマシン配線に接続するコンタクトの接続不良を防止しうる半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【０００８】
また、本発明の他の観点によれば、半導体基板上に形成され、第１の方向に延在するゲート電極と、前記ゲート電極が形成された前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記第１の方向と交差する第２の方向に延在し、前記ゲート電極に接し且つ前記ゲート電極を跨ぐように形成された主配線部と、前記主配線部の端部に設けられ、前記第１の方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【０００９】
また、本発明の更に他の観点によれば、半導体基板上にゲート電極を形成する工程と、前記半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に配線溝を形成する工程と、前記配線溝に、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する配線層を埋め込む工程と、前記配線層が埋め込まれた前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記配線層の端部に達するコンタクトホールを形成する工程とを有する半導体装置の製造方法であって、前記配線溝を形成する工程では、前記配線層を形成するための主配線パターンの端部に、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部を設けたパターンを用い、前記配線溝を形成することを特徴とする半導体装置の製造方法が提供される。
また、本発明の更に他の観点によれば、半導体基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜の少なくとも表面側に埋め込まれ、前記ゲート電極の延在方向に対して垂直方向の一辺の長さが前記ゲート電極の幅よりも長く、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の延在方向と平行方向に延伸する延伸部とを有する配線層と、前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜とを有することを特徴とする半導体装置が提供される。
【００１０】
【発明の実施の形態】
［本発明の原理］
上述のように、ダマシン配線の端部上に接続されるコンタクトを形成する場合、ダマシン配線と上層配線との間でコンタクト不良が生じることがあった。
【００１１】
この原因について本願発明者が鋭意検討を行ったところ、ダマシン配線を埋め込むための配線溝を形成する際のリソグラフィー工程における近接効果が原因していることが判明した。フォトレジスト膜に抜きパターンを形成する場合、残しパターンを形成する場合と比較してパターン端部における近接効果の影響が顕著に現れる。そして、配線溝を形成する際に用いるような溝状の抜きパターンを形成すると、近接効果によってパターン端部の位置が設計パターンの位置よりも後退する。このため、設計パターン上でパターン端部に重なるようにコンタクト領域を配置すると、形成されるパターンの端部がコンタクト領域側に後退し、コンタクト領域が減少する。最悪の場合には、コンタクトが取れなくなることもある。
【００１２】
露光時におけるパターンの後退の影響を防止するための手法として、例えば図１（ａ）に示すように、設計パターン上において、コンタクト領域１０２よりも外側に配線パターン１００を延伸して延伸部１０４を設けることが考えられる。適切な長さの延伸部１０４を設けることにより、例えば図１（ｂ）に示すように、出来上がりの配線パターン１００′の端部が露光時の近接効果に起因して後退した場合でも、パターン端部がコンタクト領域１０２′内に達してコンタクト面積が減少することはない。これにより、コンタクト抵抗の増加やコンタクト不良の発生を防止することができる。なお、例えば９０ｎｍ世代では、例えば幅０．１２μｍの局所配線がＡｒＦ露光技術で形成される。この場合、十分なコンタクト面積を確保するためには、ほぼ幅程度の長さの延伸部を設ける必要がある。
【００１３】
しかしながら、例えば図１（ｃ）に示すように、ゲート配線１０６に交差するように配置された配線パターン１００を形成する場合、延伸部１０４を設けた配線パターン１００を隣接して配置すると、延伸部１０４の分だけゲート配線１０６の間隔を広げてデザインせざるを得ない。この結果、素子の集積度が低下する。
【００１４】
そこで、本発明では、図２（ａ）に示すように、配線パターン１００の延在する方向に対して垂直な方向に延伸部１０４を設ける。配線パターンの延在方向に対して垂直な方向に設けることによっても、露光時の近接効果によるパターン端の後退を補償する効果がある。
【００１５】
このような設計パターンを用いて形成した配線パターン１００′は、例えば図２（ｂ）に示すように、配線パターン１００′の端部領域の平面形状が、配線パターン１００′の延在方向に垂直な一方向に膨らんだ形状となる。
【００１６】
このようにして配線パターンをデザインすることにより、例えば図２（ｃ）に示すように、ゲート配線１０６上を跨ぐ配線パターン１００を形成するような場合であっても、ゲート配線１０６の間隔を広げて配置する必要はない。したがって、素子の集積度を犠牲にすることなくコンタクト不良を防止することができる。
【００１７】
延伸部は、図２（ａ）に示すように一方向に延在するように形成してもよいし、図３（ａ）に示すように二方向に延在するように形成してもよい。図３（ａ）に示すパターンを適用する場合によっても、配線パターン１００の端部における後退を補償することができる。なお、図３（ａ）に示すような配線パターン１００を用いて形成した配線パターン１００′は、例えば図３（ｂ）に示すように、配線パターン１００′の端部の形状が、配線パターン１００′の延在方向に垂直な二方向に膨らんだ形状となる。
【００１８】
また、延伸部１０４の幅は、配線パターン１００の幅と同程度であることが望ましい。延伸部１０４の幅を太くしすぎると、隣接する配線層との間の耐圧劣化を生じる虞があるからである。なお、延伸部１０４の幅を配線パターン１００の幅とほぼ等しくした場合、配線パターン１００′の端部領域の膨らみ部分の長さは、配線パターン１００′の幅以下となる。
【００１９】
図４乃至図６は、ダマシン配線に接続するコンタクトが１０００個直列接続されてなるコンタクトチェーンの抵抗値の測定結果を累積度数分布に表したグラフである。図４は延伸部をダマシン配線の延在方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｉ字形」と呼ぶ。）、図５は延伸部をダマシン配線の延在する方向に対して垂直な一方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｌ字形」と呼ぶ。）、図６は延伸部をダマシン配線の延在する方向に対して垂直な二方向に延伸して設けた場合（以下、このような延伸部を設けた形状を「Ｔ字形」と呼ぶ。）である。なお、ダマシン配線の幅は０．１２μｍである。
【００２０】
図４において、○印は延伸部の長さを０．１１μｍとした場合、□印は延伸部の長さを０．０６μｍとした場合、◇印は延伸部を設けない場合である。
【００２１】
図示するように、端部に延伸部を設けることにより抵抗値が減少していることが判る。これは、延伸部を設けることによりパターン端部の後退が補償されていることを意味している。また、延伸部を長くするほどに抵抗値が減少しており、延伸部の増加に伴ってコンタクト面積が増加していることが判る。
【００２２】
図５において、□印は延伸部の長さを０．０２μｍとした場合、◇印は延伸部の長さを０．０４μｍとした場合、×印は延伸部の長さを０．０６μｍとした場合である。なお、○印は伸部をダマシン配線の延在方向に０．１１μｍ延伸して設けた場合であり、図４の○印に相当する。
【００２３】
図示するように、Ｌ字形に０．０２μｍの延伸部を設けることにより、延伸部を設けない場合（図４の◇印）と比較して、抵抗値を僅かに減少することができる。また、Ｌ字形に０．０４μｍの延伸部を設けることにより抵抗値は更に減少し、Ｉ字形に０．１１μｍの延伸部を設けた場合とほぼ同等の抵抗値を得ることができる。また、Ｌ字形に０．０６μｍの延伸部を設けることにより、抵抗値を更に減少することができる。このように、Ｌ字形に延伸部を設ける効果は、Ｉ字形に延伸部を設ける効果よりも大きい。
【００２４】
図６において、□印は延伸部の長さを両側それぞれ０．０２μｍとした場合、◇印は延伸部の長さを両側それぞれ０．０４μｍとした場合、×印は延伸部の長さを両側それぞれ０．０６μｍとした場合である。なお、○印は伸部をダマシン配線の延在方向に０．１１μｍ延伸して設けた場合であり、図４の○印に相当する。
【００２５】
図示するように、Ｔ字形の延伸部を設けた場合にもＬ字形の延伸部を設けた場合と同様に、０．０２μｍ以上の延伸部を設けることにより、延伸部を設けない場合（図４の◇印）と比較して、抵抗値を減少することができる。
【００２６】
上記測定結果から、延伸部の長さは、少なくとも配線幅の約１／６程度以上、より好ましくは約１／３程度以上の長さに設定することが望ましい。延伸部の長さの上限は、配線幅の約１／２程度の長さに設定することが望ましい。延伸部が長すぎると配線の密配置を妨げる虞があるからである。但し、延伸部の長さの上限は、隣接パターンとの間隔に応じて適宜設定することができる。
【００２７】
また、Ｌ字形の延伸部を設けるかＴ字形の延伸部を設けるかについても、隣接するパターンとの関係に応じて適宜選択することができる。例えば、Ｔ字形の延伸部を設けた配線パターン１００を図７（ａ）に示すように隣接して設けた場合、配線パターン１００の最小間隔が非常に狭くなり（図の点線部）、耐圧マージンが低下することがある。このような場合、図７（ｂ）に示すようにＬ字形の延伸部を設けた配線パターン１００とすれば、配線パターン１００間のピッチを変えることなくパターン間隙を広げることができる。
【００２８】
このように、延伸部を配線パターンの延在する方向に対して垂直な方向に延伸することにより、配線パターンの延在方向に延伸する場合よりも短い延伸部で同等のコンタクト抵抗を実現することができる。したがって、素子の集積度劣化を抑制しつつ、コンタクト不良を防止することができる。
【００２９】
［実施形態］
本発明の一実施形態による半導体装置及びその製造方法について図８乃至図１３を用いて説明する。
【００３０】
図８は本実施形態による半導体装置の構造を示す平面図、図９は本実施形態による半導体装置の構造を示す概略断面図、図１０乃至図１３は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３１】
はじめに、本実施形態による半導体装置の構造について図８及び図９を用いて説明する。なお、図８は、設計デザイン上における半導体装置の平面パターンである。また、図９は、図８のＡ−Ａ′線に沿った概略断面図である。
【００３２】
シリコン基板１０上には、素子分離膜１２が形成されている。これにより、Ｎ型トランジスタの形成領域である素子領域１４ｎと、Ｐ型トランジスタの形成領域である素子領域１４ｐとが画定されている。
【００３３】
素子領域１４ｎ，１４ｐ上には、ゲート絶縁膜２０を介してゲート電極２２が形成されている。素子領域１４ｎ，１４ｐ上には、それぞれ２つゲート電極２２が形成されている。そして、素子領域１４ｎ上に形成されたゲート電極２２と素子領域１４ｐ上に形成されたゲート電極２２とは、連続する一のパターンにより形成されている。また、ゲート電極２２の両側のシリコン基板１０には、ソース／ドレイン領域がそれぞれ形成されている。こうして、素子領域１４ｎ上に形成された２つのＮ型トランジスタと、素子領域１４ｐ上に形成された２つのＰ型トランジスタが構成されている。
【００３４】
トランジスタが形成されたシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜には、素子領域１４ｎ，１４ｐに達するコンタクトホール３２と、ゲート電極２２に接続される局所配線を埋め込むための配線溝３４とが形成されている。コンタクトホール３２内には、素子領域１４ｎ又は素子領域１４ｐに接続されたコンタクトプラグ３６が埋め込まれている。配線溝３４内には、ゲート電極２２に電気的に接続された局所配線３８が埋め込まれている。
【００３５】
コンタクトプラグ３６及び局所配線３８が埋め込まれた層間絶縁膜３０上には、層間絶縁膜４０が形成されている。層間絶縁膜４０には、コンタクトホール４２が形成されている。コンタクトホール４２内には、コンタクトプラグ３６又は局所配線３８に電気的に接続されたコンタクトプラグ４４が埋め込まれている。
【００３６】
コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上には、層間絶縁膜４６が形成されている。層間絶縁膜４６には、配線溝４８が形成されている。配線溝４８には、銅を主体とする導電層よりなる配線層５４が埋め込まれている。
【００３７】
こうして、配線層５４ａ，５４ｂを２つの入力端子、配線層５４ｃを出力端子、配線層５４ｄ，５４ｅを電源端子、配線層５４ｆをアース端子とする２入力ＮＡＮＤ回路が構成されている。
【００３８】
ここで、本実施形態による半導体装置は、図８に示すように、局所配線の設計デザイン上におけるパターン端部に、局所配線の延在方向に垂直な方向に延伸する延伸部が設けられていることに特徴がある。このようにして設計パターンに延伸部を設けることにより、露光時の近接効果によるパターン端部の後退を補償することができ、局所配線と配線層との間のコンタクト信頼性を向上することができる。また、局所配線に交差するゲート配線と並行に延伸部を設けるので、ゲート配線の間隔を広げることなく所期の目的を達成することができる。
【００３９】
次に、本実施形態による半導体装置の製造方法について図１０乃至図１３を用いて説明する。なお、図１０及び図１１は図８のＡ−Ａ′線に沿った工程断面図であり、図１２及び図１３は図８のＢ−Ｂ′線に沿った工程断面図である。
【００４０】
まず、Ｐ型シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。例えば、フォトリソグラフィー及びドライエッチングにより、シリコン基板１０に深さ３００ｎｍのトレンチを形成する。次いで、ＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積する。次いで、例えばＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）法によりこのシリコン酸化膜を研磨し、このシリコン酸化膜をトレンチ内に選択的に残存させることにより、トレンチに埋め込まれたシリコン酸化膜よりなる素子分離膜１２を形成する。
【００４１】
これにより、素子分離膜１２によってＮ型トランジスタの形成領域である素子領域１４ｎと、Ｐ型トランジスタの形成領域である素子領域１４ｐとが画定される。
【００４２】
次いで、素子領域１４ｎを含むＰウェル形成領域を露出するフォトレジスト膜を形成した後、このフォトレジスト膜をマスクとして、例えばボロンイオン（Ｂ＋）を、加速エネルギー３００ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件でイオン注入する。また、素子領域１４ｐを含むＮウェル形成領域を露出するフォトレジスト膜を形成した後、このフォトレジスト膜をマスクとして、例えばリンイオン（Ｐ＋）を、加速エネルギー６００ｋｅＶ、ドーズ量３×１０１３ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎを含む領域にＰウェル（図示せず）を形成し、素子領域１４ｐを含む領域にＮウェル１８を形成する（図１０（ａ）、図１２（ａ））。
【００４３】
次いで、熱酸化により、素子領域１４ｎ，１４ｐのシリコン基板１０上に、例えば膜厚４ｎｍのシリコン酸化膜を形成する。こうして、シリコン酸化膜よりなるゲート絶縁膜２０を形成する。
【００４４】
次いで、ゲート絶縁膜２０上に、例えば膜厚１８０ｎｍのポリシリコン膜を堆積する。
【００４５】
次いで、フォトリソグラフィー及びドライエッチングによりこのポリシリコン膜をパターニングし、ポリシリコン膜よりなるゲート電極２２を形成する。ゲート電極２２は、図８に示すように、素子領域１４ｎ，１４ｐ上を連続して延在する直線状のパターンを有し、２つのゲート電極２２が並行に配置される。
【００４６】
次いで、素子領域１４ｎを露出するフォトレジスト膜を形成した後、このフォトレジスト膜及びゲート電極２２をマスクとして、例えば砒素イオン（Ａｓ＋）を、加速エネルギー５ｋｅＶ、ドーズ量８×１０１４ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎ内のシリコン基板１０中に、Ｎ型トランジスタのＬＤＤ領域を形成する。
【００４７】
次いで、素子領域１４ｐを露出するフォトレジスト膜を形成した後、このフォトレジスト膜及びゲート電極２２をマスクとして、例えばボロンイオンを、加速エネルギー０．５ｋｅＶ、ドーズ量８×１０１４ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｐ内のシリコン基板１０中に、Ｐ型トランジスタのＬＤＤ領域を形成する。
【００４８】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのシリコン酸化膜と、例えば膜厚１００ｎｍのシリコン窒化膜を形成する。
【００４９】
次いで、このシリコン窒化膜及びシリコン酸化膜をエッチバックし、ゲート電極２２の側壁部分にシリコン酸化膜及びシリコン窒化膜よりなる側壁絶縁膜２４を形成する。
【００５０】
次いで、素子領域１４ｎを露出するフォトレジスト膜を形成した後、このフォトレジスト膜、ゲート電極２２及び側壁絶縁膜２４をマスクとして、例えばリンイオンを、加速エネルギー１５ｋｅＶ、ドーズ量１×１０１５ｃｍ−２の条件でイオン注入する。こうして、素子領域１４ｎ内のシリコン基板１０中に、Ｎ型トランジスタのソース／ドレイン領域（図示せず）を形成する。
【００５１】
次いで、素子領域１４ｐを露出するフォトレジスト膜を形成した後、このフォトレジスト膜、ゲート電極２２及び側壁絶縁膜２４をマスクとして、例えばボロンイオンを、加速エネルギー５ｋｅＶ、ドーズ量１×１０ １５ ｃｍ −２ の条件でイオン注入する。こうして、素子領域１４ｐ内のシリコン基板１０中に、Ｐ型トランジスタのソース／ドレイン領域２６を形成する。
【００５２】
次いで、窒素雰囲気中で、例えば１０００℃１０秒間の熱処理を行い、注入した不純物を活性化し、Ｎ型トランジスタ及びＰ型トランジスタを完成する。
【００５３】
次いで、サリサイドプロセスにより、素子領域１４ｎ，１４ｐ及びゲート電極２２のシリコン露出面に、コバルトシリサイド膜２８を選択的に形成する（図１０（ｂ）、図１２（ｂ））。例えば、全面に、例えば膜厚１０ｎｍのコバルト膜を堆積し、熱処理を行いシリコン露出面において局所的にシリサイド化を行い、未反応のコバルト膜を除去することにより、コバルトシリサイド膜２８を選択的に形成する。
【００５４】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１０００ｎｍのシリコン酸化膜を堆積する。
【００５５】
次いで、例えばＣＭＰ法により、このシリコン酸化膜を平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜３０を形成する。
【００５６】
次いで、リソグラフィー及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン領域２８等に接続されるコンタクトプラグ３６を形成するためのコンタクトホール３２及びゲート電極２２に接続される局所配線３８を形成するための配線溝３４を形成する。配線溝３４の幅は、例えば１２０ｎｍとする。
【００５７】
配線溝３４を形成する際には、図８に示すように、配線の長手方向に対して垂直方向に延在する延伸部を有する設計パターンを用いる。延伸部の長さは、例えば配線幅の１／３である４０ｎｍとする。延伸部をゲート電極２２と並行に配置することにより、ゲート電極２２間の間隔を広げることなく延伸部を設けることができる。また、延伸部を設けることにより、パターン端部の後退を補償することができる。
【００５８】
なお、設計デザインにおいて十分な端点余裕を確保できる領域では、延在部は必ずしも配線の長手方向に対して垂直方向に延在させる必要はなく、配線の長手方向に沿って延在部を設けるようにしてもよい。また、Ｔ字形の延伸部を設けるようにしてもよい。
【００５９】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）膜と、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜と、例えば膜厚３００ｎｍのタングステン（Ｗ）膜とを堆積する。
【００６０】
次いで、例えばＣＭＰ法により、タングステン膜、窒化チタン膜及びチタン膜を、層間絶縁膜３０の表面が露出するまで平坦に除去する。こうして、コンタクトホール３２に埋め込まれたコンタクトプラグ３６及び配線溝３４に埋め込まれた局所配線３８を形成する（図１０（ｃ）、図１２（ｃ））。
【００６１】
次いで、配線層３８及びコンタクトプラグ３６が埋め込まれた層間絶縁膜３０上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜を形成し、シリコン酸化膜よりなる層間絶縁膜４０を形成する。
【００６２】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜４０に、コンタクトプラグ３６及び局所配線３８に達するコンタクトホール４２を形成する。コンタクトホール４２は、図８に示すように、設計デザイン上において、その幅を配線層３８の幅よりも広い１４０ｎｍとし、配線層３８の端部が覆われる形状とする。
【００６３】
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）膜と、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜と、例えば膜厚３００ｎｍのタングステン（Ｗ）膜とを堆積する。
【００６４】
次いで、例えばＣＭＰ法により、タングステン膜、窒化チタン膜及びチタン膜を、層間絶縁膜４０の表面が露出するまで平坦に除去する。こうして、コンタクトホール４２に埋め込まれたコンタクトプラグ４４を形成する（図１１（ａ）、図１３（ａ））。
【００６５】
次いで、コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化膜を形成し、シリコン酸化膜よりなる層間絶縁膜４６を形成する。
【００６６】
次いで、リソグラフィー及びドライエッチングにより、層間絶縁膜４６に、配線溝４８を形成する。
【００６７】
次いで、例えばＣＶＤ法により、例えば膜厚５０ｎｍの窒化タンタル（ＴａＮ）膜を形成し、窒化タンタル膜よりなるバリアメタル５０を形成する。
【００６８】
次いで、バリアメタル５０上に、例えばメッキ法により、例えば膜厚１０００ｎｍの銅（Ｃｕ）膜５２を形成する。
【００６９】
次いで、例えばＣＭＰ法により、層間絶縁膜４６の表面が露出するまで銅膜５２及びバリアメタル５０を平坦に除去し、配線溝４８に埋め込まれた配線層５４を形成する（図１１（ｂ）、図１３（ｂ））。
【００７０】
このように、本実施形態によれば、ゲート電極に接続される局所配線の形成に際し、局所配線が埋め込まれる配線溝を、配線パターンの端部にその延在方向に対して垂直方向に延伸する延伸部を設けた設計パターンを用いて形成するので、露光時の近接効果によるパターン端部の後退を効果的に抑制しつつ配線溝を形成することができる。これにより、局所配線の端部に接続される上層配線層との間のコンタクト信頼性を向上することができる。
【００７１】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００７２】
例えば、上記実施形態では、２入力ＮＡＮＤ回路を有する半導体装置に本発明を適用した例を示したが、本発明を適用しうるデバイスはこれに限定されるものではない。本発明は、ダマシン配線層に接続されるコンタクトを有する半導体装置に広く適用することができる。
【００７３】
また、上記実施形態では、ゲート配線に接続される局所配線に本発明を適用した場合を説明したが、本発明はこのような局所配線に限定されるものではなく、ダマシン配線に広く適用することができる。例えば、ゲート電極と絶縁された局所配線の形成過程に本発明を適用してもよい。また、ゲート電極をダマシン法により形成したダマシントランジスタにおいて、ゲート電極の形成過程に本発明を適用するようにしてもよい。或いは、上層の金属配線をダマシン配線により形成する場合に適用するようにしてもよい。
【００７４】
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
【００７５】
（付記１） 半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、主配線部と、前記主配線部の端部に設けられ、前記主配線部の延在方向に対して垂直方向に延伸する延伸部とを有する配線層と、
前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【００７６】
（付記２） 付記１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な一方向に延伸して設けられている
ことを特徴とする半導体装置。
【００７７】
（付記３） 付記１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な両方向に延伸して設けられている
ことを特徴とする半導体装置。
【００７８】
（付記４） 付記１乃至３のいずれか１項に記載の半導体装置において、
前記延伸部の幅は、前記主配線部の幅以下である
ことを特徴とする半導体装置。
【００７９】
（付記５） 付記１乃至４のいずれか１項に記載の半導体装置において、
前記コンタクトホールの最小幅は、前記配線層の最小幅よりも広い
ことを特徴とする半導体装置。
【００８０】
（付記６） 半導体基板上に形成され、第１の方向に延在する第１の配線層と、
前記第１の配線層が形成された前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記第１の方向と交差する第２の方向に延在し、前記第１の配線層を跨ぐように形成された主配線部と、前記主配線部の端部に設けられ、前記第１の方向に延伸する延伸部とを有する第２の配線層と、
前記第１の絶縁膜上に形成され、前記第２の配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【００８１】
（付記７） 付記６記載の半導体装置において、
前記第２の配線層は、前記第１の配線層に電気的に接続されている
ことを特徴とする半導体装置。
【００８２】
（付記８） 付記６記載の半導体装置において、
前記第２の配線層は、前記第１の配線層と絶縁されている
ことを特徴とする半導体装置。
【００８３】
（付記９） 第１の絶縁膜に配線溝を形成する工程と、
前記配線溝に配線層を埋め込む工程と、
前記配線層が埋め込まれた前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記配線層の端部に達するコンタクトホールを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝を形成する工程では、前記配線層を形成するための主配線パターンの端部に、前記主配線パターンの延在方向に対して垂直方向に延伸する延伸部を設けたパターンを用い、前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８４】
（付記１０） 付記９記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な一方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８５】
（付記１１） 付記９記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な両方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。
【００８６】
（付記１２） 付記９乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記延伸部の長さを、前記主配線パターンの幅の１／６〜１／２とする
ことを特徴とする半導体装置の製造方法。
【００８７】
（付記１３） 付記９乃至１２のいずれか１項に記載の半導体装置の製造方法において、
前記延伸部の幅は、前記主配線パターンの幅とほぼ等しい
ことを特徴とする半導体装置の製造方法。
【００８８】
（付記１４） 付記９乃至１３のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクトホールの最小幅は、前記主配線パターンの最小幅よりも広い
ことを特徴とする半導体装置の製造方法。
【００８９】
【発明の効果】
以上の通り、本発明によれば、絶縁膜に埋め込まれた配線層の形成に際し、配線層が埋め込まれる配線溝を、配線パターンの端部にその延在方向に対して垂直方向に延伸する延伸部を設けた設計パターンを用いて形成するので、露光時の近接効果によるパターン端部の後退を効果的に抑制しつつ配線溝を形成することができる。これにより、局所配線の端部に接続される上層配線層との間のコンタクト信頼性を向上することができる。
【図面の簡単な説明】
【図１】配線パターンの延在方向に延伸する延伸部を設ける効果及び課題を説明する図である。
【図２】配線パターンの延在方向に垂直な一方向に延伸する延伸部を設ける効果を説明する図である。
【図３】配線パターンの延在方向に垂直な二方向に延伸する延伸部を設ける効果を説明する図である。
【図４】配線パターンの延在方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図５】配線パターンの延在方向に垂直な一方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図６】配線パターンの延在方向に垂直な二方向に延伸する延伸部を設けた場合における延伸部の長さとコンタクト抵抗との関係を示すグラフである。
【図７】延伸部の配置方法の違いによるパターン間隔への影響の一例を示す図である。
【図８】本発明の一実施形態による半導体装置の構造を示す平面図である。
【図９】本発明の一実施形態による半導体装置の構造を示す概略断面図である。
【図１０】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…素子領域
１８…Ｐウェル
２０…ゲート絶縁膜
２２…ゲート電極
２４…側壁絶縁膜
２６…ソース／ドレイン領域
２８…コバルトシリサイド膜
３０，４０，４６…層間絶縁膜
３２，４２，４８…コンタクトホール
３４…配線溝
３６，４４…コンタクトプラグ
３８…局所配線
５０…バリアメタル
５２…銅膜
５４…配線層
Claims (10)
- 半導体基板上に形成されたゲート電極と、
前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部とを有する配線層と、
前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な一方向に延伸して設けられている
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記延伸部は、前記端部から、前記主配線部の前記延在方向に対して垂直な両方向に延伸して設けられている
ことを特徴とする半導体装置。 - 請求項１乃至３のいずれか１項に記載の半導体装置において、
前記延伸部の幅は、前記主配線部の幅以下である
ことを特徴とする半導体装置。 - 半導体基板上に形成され、第１の方向に延在するゲート電極と、
前記ゲート電極が形成された前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋めこまれ、前記第１の方向と交差する第２の方向に延在し、前記ゲート電極に接し且つ前記ゲート電極を跨ぐように形成された主配線部と、前記主配線部の端部に設けられ、前記第１の方向に延伸する延伸部とを有する配線層と、
前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。 - 半導体基板上にゲート電極を形成する工程と、
前記半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に配線溝を形成する工程と、
前記配線溝に、前記ゲート電極の延在方向に対して垂直方向に延在し、前記ゲート電極に接する配線層を埋め込む工程と、
前記配線層が埋め込まれた前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記配線層の端部に達するコンタクトホールを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝を形成する工程では、前記配線層を形成するための主配線パターンの端部に、前記ゲート電極の前記延在方向と平行方向に延伸する延伸部を設けたパターンを用い、前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な一方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法において、
前記配線溝を形成する工程では、前記端部から前記主配線パターンの前記延在方向に垂直な両方向に延伸する前記延伸部を有するパターンを用いて前記配線溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項６乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記延伸部の長さを、前記主配線パターンの幅の１／６〜１／２とする
ことを特徴とする半導体装置の製造方法。 - 半導体基板上に形成されたゲート電極と、
前記ゲート電極を覆うように前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜の少なくとも表面側に埋め込まれ、前記ゲート電極の延在方向に対して垂直方向の一辺の長さが前記ゲート電極の幅よりも長く、前記ゲート電極に接する主配線部と、前記主配線部の端部に設けられ、前記ゲート電極の延在方向と平行方向に延伸する延伸部とを有する配線層と、
前記第１の絶縁膜上に形成され、前記配線層の前記端部に達するコンタクトホールが形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379569A JP3977246B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置及びその製造方法 |
| TW092135702A TWI227934B (en) | 2002-12-27 | 2003-12-17 | Semiconductor device and method for fabricating the same |
| US10/743,438 US7061112B2 (en) | 2002-12-27 | 2003-12-23 | Semiconductor device including an electrical contact connected to an interconnection |
| CNB2003101235881A CN1257551C (zh) | 2002-12-27 | 2003-12-26 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379569A JP3977246B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214280A JP2004214280A (ja) | 2004-07-29 |
| JP3977246B2 true JP3977246B2 (ja) | 2007-09-19 |
Family
ID=32708394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002379569A Expired - Fee Related JP3977246B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7061112B2 (ja) |
| JP (1) | JP3977246B2 (ja) |
| CN (1) | CN1257551C (ja) |
| TW (1) | TWI227934B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645207B1 (ko) * | 2005-02-23 | 2006-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성 방법 |
| JP2008078467A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 特定用途向け半導体集積回路及びその製造方法 |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| US8198188B1 (en) * | 2008-01-28 | 2012-06-12 | Cadence Design Systems, Inc. | Self-aligned VIAS for semiconductor devices |
| JP2019165088A (ja) * | 2018-03-19 | 2019-09-26 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766152A (ja) * | 1993-08-30 | 1995-03-10 | Sony Corp | 半導体装置の製造方法 |
| FR2754391B1 (fr) * | 1996-10-08 | 1999-04-16 | Sgs Thomson Microelectronics | Structure de contact a facteur de forme eleve pour circuits integres |
| US6107189A (en) * | 1997-03-05 | 2000-08-22 | Micron Technology, Inc. | Method of making a local interconnect using spacer-masked contact etch |
| TW319906B (en) * | 1997-06-02 | 1997-11-11 | Winbond Electronics Corp | Borderless via process |
| JP4008629B2 (ja) | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| JP4858895B2 (ja) | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4471504B2 (ja) | 2001-01-16 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP2004063855A (ja) | 2002-07-30 | 2004-02-26 | Nec Micro Systems Ltd | 半導体装置およびその製造方法 |
-
2002
- 2002-12-27 JP JP2002379569A patent/JP3977246B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-17 TW TW092135702A patent/TWI227934B/zh not_active IP Right Cessation
- 2003-12-23 US US10/743,438 patent/US7061112B2/en not_active Expired - Lifetime
- 2003-12-26 CN CNB2003101235881A patent/CN1257551C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040135259A1 (en) | 2004-07-15 |
| TW200425400A (en) | 2004-11-16 |
| TWI227934B (en) | 2005-02-11 |
| CN1512576A (zh) | 2004-07-14 |
| CN1257551C (zh) | 2006-05-24 |
| US7061112B2 (en) | 2006-06-13 |
| JP2004214280A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4936699B2 (ja) | 半導体素子の製造方法 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| US6417055B2 (en) | Method for forming gate electrode for a semiconductor device | |
| CN111463215B (zh) | 存储器结构及其制造方法 | |
| JP4065985B2 (ja) | 半導体素子の形成方法 | |
| KR100236248B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR20000040447A (ko) | 반도체장치의 콘택 형성방법 | |
| JP3977246B2 (ja) | 半導体装置及びその製造方法 | |
| KR100580118B1 (ko) | 반도체 소자의 게이트 전극 패턴 형성방법 | |
| KR101603500B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3827603B2 (ja) | 半導体装置の製造方法 | |
| KR100278994B1 (ko) | 반도체장치의 콘택 형성방법 | |
| JP2002050702A (ja) | 半導体装置 | |
| JP3420161B2 (ja) | 半導体装置及びその製造方法 | |
| US7645653B2 (en) | Method for manufacturing a semiconductor device having a polymetal gate electrode structure | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| KR100811257B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
| KR20050028514A (ko) | 모스 트랜지스터의 게이트를 갖는 반도체 소자 및 그형성방법 | |
| TWI737417B (zh) | 電晶體結構及其製造方法 | |
| JP2001217396A (ja) | 半導体素子の製造方法 | |
| CN111755335B (zh) | 半导体结构及其形成方法 | |
| TWI736803B (zh) | 溝渠式電晶體結構及其製造方法 | |
| KR101119158B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100762870B1 (ko) | 반도체 소자의 제조방법 | |
| US6580175B1 (en) | Semiconductor layout structure for a conductive layer and contact hole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3977246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |