JP2008078467A - 特定用途向け半導体集積回路及びその製造方法 - Google Patents

Abstract

【課題】単位面積当りの配線本数を増加し、集積度を向上することができる特定用途向け半導体集積回路及びその製造方法を提供する。
【解決手段】特定用途向け半導体集積回路１において、第１の配線層に配置され、第１の方向に延在する配線５１及びそれに対して平行に延在する配線５２と、第２の配線層に配置され、第２の方向において配線５１上及び５２上を延在し配線５１に接続孔７１を通して接続される配線６１、配線５１上及び５２上を配線６１に対して離間し平行に延在する配線６３、及び配線６１と配線６３との間に双方に対して最小スペースにおいて離間されかつ平行に延在し配線５２に接続孔７２を通して接続される配線６２と、を備え、配線６２の一端６２０を、配線５２上からそれと配線５１との間の中央まで延在させる。
【選択図】図１

Description

本発明は、特定用途向け半導体集積回路及びその製造方法に関し、特にコンピュータを使用して回路間を結線する配線並びに接続孔を自動的に配置する自動配置配線システムを利用して製作された特定用途向け半導体集積回路及びその製造方法に関する。

特定用途向け半導体集積回路（ASIC：application specific integrated circuits）は多品種少量生産に適したデバイスである。この特定用途向け半導体集積回路において、フロアプランにより製作された論理回路、記憶回路等の回路（機能ブロック）の配置、これら回路間の結線を行う配線の配置及び上下配線間を接続する接続孔（ビヤホール）の配置にはコンピュータを使用した自動配置配線システムが使用されている。

近年、回路を構築する半導体素子の微細化並びに配線の配線幅と配線間隔との関係を意味するラインアンドスペースの微細化が進むにつれ、自動配置配線システムにおいて取り扱われるデザインルールが複雑化する傾向にある。例えば、配線のデザインルールには、配線幅に応じて隣接する配線間隔が変化するマルチスペースルールや配線幅に応じて接続孔の周囲のコンタクトフリンジのサイズを変更するコンタクトフリンジルールが新たなルールとして組み込まれる傾向にある。

デザインルールに組み込まれるこれらのルールは、自動配置配線システムに基づいて製作されたマスクデータから製造用マスクを製作し、この製造用マスクを使用して実際に特定用途向け半導体集積回路を製造する際に重要なルールである。自動配置配線システムのアルゴリズムを使用して自動配置される配線は、特定用途向け半導体集積回路の中央部分に高い密度において（「密」に）配置され、周辺部に低い密度において（「疎」に）配置される。実際の特定用途向け半導体集積回路の製造においては、配線には例えばアルミニウム合金膜が使用され、このアルミニウム合金膜は、スパッタリング法により成膜した後、フォトリソグラフィ技術により製作したフォトマスクを使用しエッチングによりパターニングされる。配線密度が異なれば、フォトマスクを製作する際の現像液の回り込み、アルミニウム合金膜をパターニングする際のエッチング液の回り込みに変化が生じる。通常、配線密度が高い部分に配置される配線の配線幅は、現像液の回り込みやエッチング液の回り込みが不十分になるので、増加する。これに対して、配線密度が低い部分に配置される配線の配線幅は、現像液の回り込みやエッチング液の回り込みが十分に行われるので、減少する。

マルチスペースルールは、このような製造上の不具合を解決するために、配線幅が大きい配線とそれに隣接する配線との間の配線間隔を増加し、配線幅が小さい配線とそれに隣接する配線との間の配線間隔を減少するルールである。一方、コンタクトフリンジルールは、隣接する配線間隔が広い場合に、特に導通不良が生じやすい配線の接続孔周囲の配線幅を増加するルールである。

なお、この種の特定用途向け半導体集積回路並びにその製造方法については、例えば下記特許文献１に開示されている。
特開２００１−８５６１４号公報

しかしながら、前述の特定用途向け半導体集積回路並びにその製造方法においては、以下の点について配慮がなされていなかった。自動配置配線システムにおいて、マルチスペースルールは配線幅及び配線間隔を固定とし、コンタクトフリンジルールは配線の接続項の周囲のコンタクトフリンジサイズを一定にする、一律のデザインルールを採用することが好ましい。ところが、どのような配線配置パターンや接続孔配置パターンにおいてもデザインルールチェック（ＤＲＣ）エラーにならないようなデザインルールを選択した場合、配線配置後の配線レイアウト面積が増大し、結果的に単位面積当りに配置できる配線本数が減少するので、特定用途向け半導体集積回路の集積度が低下する。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、単位面積当りの配線本数を増加し、集積度を向上することができる特定用途向け半導体集積回路を提供することである。

本発明の他の目的は、製造プロセス上の配線幅の増減を減少しつつ、単位面積当りの配線本数を増加することができる特定用途向け半導体集積回路の製造方法を提供することである。

本発明の実施の形態に係る第１の特徴は、特定用途向け半導体集積回路において、第１の配線層に配置され、第１の方向に延在する第１の配線及びこの第１の配線に対して平行に延在する第２の配線と、第１の配線層上の第２の配線層に配置され、第１の方向と交差する第２の方向において第１の配線上及び第２の配線上を延在し第１の配線に第１の接続孔を通して接続される第３の配線、第１の配線上及び第２の配線上を第３の配線に対して離間し平行に延在する第４の配線、及び第３の配線と第４の配線との間に双方に対して最小スペースにおいて離間されかつ平行に延在し第２の配線に第２の接続孔を通して接続される第５の配線と、を備え、第５の配線の一端を、第２の配線上からこの第２の配線と第１の配線との間の中央まで延在させる。

本発明の実施の形態に係る第２の特徴は、特定用途向け半導体集積回路の製造方法において、フロアプランを作成する工程と、自動配置配線システムを使用し、フロアプランに基づき複数の回路を配置する工程と、自動配置配線システムを使用し、コンタクトフリンジレスのデザインルールに基づき、回路間を結線する複数の配線及び上下配線間を接続する複数の接続孔を自動配置する工程と、フリンジエラーチェックを行い、配線の接続孔周囲にコンタクトフリンジの配置が必要な箇所を抽出する工程と、コンタクトフリンジの配置が必要な箇所であって、配線に最小スペースにおいて隣接する他の配線が存在するとき、他の配線の一端を配線の接続孔近傍まで延長する工程と、コンタクトフリンジの配置が必要な箇所であって、配線に最小スペースにおいて隣接する他の配線が存在しないとき、配線の接続孔の周囲にコンタクトフリンジを配置する工程とを備える。

本発明によれば、単位面積当りの配線本数を増加し、集積度を向上することができる特定用途向け半導体集積回路を提供することができる。

更に、本発明によれば、製造プロセス上の配線幅の増減を減少しつつ、単位面積当りの配線本数を増加することができる特定用途向け半導体集積回路の製造方法を提供することができる。

以下、本発明の一実施の形態について図面を参照して詳細に説明する。本実施の形態は、特定用途向け半導体集積回路及びその製造方法に本発明を適用した例を説明するものである。ここで、特定用途向け半導体集積回路とは、少なくとも配線配置及び接続孔配置がコンピュータを利用した自動配置配線システムにより自動的に行われる工程が組み込まれた製造プロセスによって製造された半導体デバイスという意味で使用されている。従って、広義には、特定用途向け半導体集積回路は少なくともマスタースライス、ゲートアレイ、スタンダードセルを含む意味において使用されている。
［特定用途向け半導体集積回路の平面レイアウト］

図２に示すように、本実施の形態に係る特定用途向け半導体集積回路１は、方形平面形状を有する半導体基板１０上の各辺に沿った周辺部分に配列された外部端子（ポインティングパッド）２と、この外部端子２に対応して配設されたインターフェイス回路３と、このインターフェイス回路３により周囲を囲まれたエリア内に配置された回路（機能ブロック）４１〜４４と、これらの回路４１〜４４間を結線する複数の配線５１、５２、５３、…、５５、５６、５７、…、６１、６２、６３、…、６５、６６、６７、…とを備えている。

半導体基板１０には、例えばシリコン単結晶基板を実用的に使用することができる。外部端子２は特定用途向け半導体集積回路１のインターフェイス回路３と特定用途向け半導体集積回路１の外部の機器との間を電気的に接続する端子である。インターフェイス回路３は、外部機器から回路４１等に入力される信号レベルや電圧レベルの調整を行い、又回路４１等から外部機器に出力される信号レベルや電圧レベルの調整を行う。

回路４１〜４４は、例えばＣＰＵ、ＭＰＵ等の論理回路、ＲＯＭ、ＲＡＭ等の記憶回路である。回路４１〜４４は、まず製造プロセスの段階において、フロアプランに基づきコンピュータを使用した自動配置配線システム上のメモリ空間において最適な位置に自動配置される。この自動配置配線システムにおいて作成された情報に基づき製造用マスクが作成され、この製造用マスクを使用して実際の製造プロセスを実行することによって、半導体基板１０上に回路４１〜４４を製作することができる。論理回路、記憶回路のそれぞれは予め最適に設計された機能ブロック（部品ツール）であり、自動配置配線システムにおいてこれらの機能ブロックを適宜使用することができる。

本実施の形態に係る特定用途向け半導体集積回路１において、外部端子２、インターフェイス回路３、回路４１〜４４のそれぞれの電気的な接続（結線）には多層配線構造が採用されている。説明を簡単にするために、ここでは２層配線構造を例にとる。なお、本発明は、２層配線構造に限定されるものではなく、３層以上の多層配線構造に適用することができる。

配線５１、５２、５３、…、５５、５６、５７、…のそれぞれは第１層目配線層に配置された第１層目の配線（下層配線）である。配線６１、６２、６３、…、６５、６６、６７、…のそれぞれは第１層目配線層の上層の第２層目配線層に配置された第２層目の配線（上層配線）である。第１層目の配線、第２層目の配線は、いずれも例えばアロイスパイクを防止するＳｉやエレクトロマイグレーションを防止するＣｕが添加されたアルミニウム合金を主体に形成されている。アルミニウム合金を主体とは、電流を流す主体がアルミニウム合金であるという意味であり、例えばバリアメタル膜、アルミニウム合金膜、反射防止膜のそれぞれを順次積層した配線構造も含む意味において使用されている。

特定用途向け半導体集積回路１においては、第１層目配線層に配置される配線５１等は、図２中、横方向（第１の方向）に延在し、縦方向（第２の方向）に最小スペース又はそれ以上のスペースを有し配列されている。例えば、配線５１等は、最小配線幅に最小スペースを加えた寸法を最小配列ピッチとして、この最小配列ピッチにおいて配列されている。実際の最小配列ピッチは、最小配線幅を有する配線の２分の１の配線幅と、最小スペースと、この最小スペースを介在して配線に隣接する最小配線幅を有する他の配線の２分の１の配線幅とを加算した寸法になる。配列ピッチは自動配線配置システム上の配線グリッド間隔に相当する。配線５１等は例えば最小配列ピッチの整数倍において配列されている。ここで、最小配線幅とは、第１層目配線層において、製造プロセス上、加工することができる最小の配線幅寸法という意味で使用されている。また、最小スペースとは、第１層目配線層において、製造プロセス上、加工することができる最小の配線間の離間間隔という意味で使用される。第２層目配線層に配置される配線６１等は、図２中、縦方向に延在し、横方向に最小スペース又はそれ以上のスペースを有し配列されている。同様に、例えば、配線６１等は最小配列ピッチの整数倍において配列されている。ここでの最小配列ピッチとは、上記の最小配列ピッチと同一意味において使用されている。

特定用途向け半導体集積回路１は自動配置配線システムのアルゴリズムを使用して最適条件になるように自動的に配線を配置しているので、特定用途向け半導体集積回路１の中央部分の配線密度は高く（「密」に）なり、周辺部分の配線密度が低く（「疎」に）なる。第１層目配線層の配線５１、５２、５３、…、第２層目配線層の配線６１、６２、６３、…は配線密度が高い領域に配置され、配線５１と５２との間、配線５２と５３との間、配線６１と６２との間、配線６２と６３との間等は最小スペースにおいて配列されている。これに対して、第２層目配線層の配線５５、５６、５７、…、第２層目配線層の配線６５、６６、６７、…は配線密度が低い領域に配置され、配線５５と５６との間、配線５６と５７との間、配線６５と６６との間、配線６６と６７との間等は最小スペースの２倍以上の整数倍のスペースを有し配列されている。

［配線の詳細な平面レイアウト］
本実施の形態に係る特定用途向け半導体集積回路１は、図１（Ａ）に示すように、配線密度が高い領域において、第１層目配線層に配置され、横方向に延在する配線（第１の配線）５１及びこの配線５１に対して平行に延在する配線（第２の配線）５２と、第２層目配線層に配置され、縦方向において配線５１上及び配線５２上を延在し配線５１に接続孔（第１の接続孔又は第１のビアホール）７１を通して接続される配線（第３の配線）６１、配線５１上及び配線５２上を配線７１に対して離間し平行に延在する配線（第４の配線）６３、及び配線６１と配線６３との間に双方に対して最小スペースにおいて離間されかつ平行に延在し配線５２に接続孔（第２の接続孔）７２を通して接続される配線（第５の配線）６２とを備えている。そして、配線６２の一端６２０は、同図においてハッチングにて表示しているように、配線５２上からこの配線５２と配線５１との間の中央まで少なくとも延在されている。

ここでは、実際の製品として製作される特定用途向け半導体集積回路１の平面を示しているが、自動配置配線システムにおいて配線が配置可能なグリッドＧＹ、ＧＸを便宜的に重ねて示す。つまり、特定用途向け半導体集積回路１の中央部分のグリッドＧＸ１上には配線５１が延在し、グリッドＧＸ２上には配線５２が延在し、グリッドＧＹ１上には配線６１が延在し、グリッドＧＹ２上には配線６２が延在し、グリッドＧＹ３上には配線６３が延在する。第１層目配線層内のグリッドＧＸ間、第２層目配線層内のグリッドＧＹ間は最小配線間隔（配線ピッチ）に相当し、グリッドＧＸ間並びにグリッドＧＹ間に配線は配置されない。

本実施の形態においては、配線６２の一端６２０は、配線５１上の中間位置まで延長されている。本来、配線６２の一端６２０が配線５１上まで延長された場合には、この重複領域において接続孔が配置されるが、ここでは接続孔は配置されていない。つまり、配線６２の延長された一端６２０は、配線６１の接続孔７１の近傍まで延長され、この配線６１に配設するべきコンタクトフリンジに相当し、製造プロセスの配線密度の疎密に起因する配線幅寸法のばらつきを抑制するダミー配線として使用されている。なお、配線６２の一端６２０は、配線５１の端面まで、或いはコンタクトフリンジが必要とされる領域まで、グリッドＧＹ２上を延在させることができる。

一方、特定用途向け半導体集積回路１は、図１（Ｂ）に示すように、配線密度が低い領域において、第１層目配線層に配置され、横方向に延在する配線５５（第６の配線）及びこの配線５５に対して平行に延在する配線（第７の配線）５６と、第２層目配線層に配置され、縦方向において配線５５上及び配線５６上を延在し配線５５に接続孔（第３の接続孔）７５を通して接続される配線（第８の配線）６５、及び配線５５上及び配線５６上を配線６５に対して最小スペース以上のスペースにおいて離間されかつ平行に延在する配線（第９の配線）６６とを備えている。そして、接続孔７５近傍において、配線６５の配線６６側には、同図においてハッチングにて表示しているように、コンタクトフリンジ６５０が配設されている。

前述と同様に、グリッドＧＸ５上には配線５５が延在し、グリッドＧＸ７上には配線５６が延在し、グリッドＧＹ５上には配線６５が延在し、グリッドＧＹ７上には配線６６が延在する。グリッドＧＸ６上、ＧＹ６上には配線が配置されていない。グリッドＧＹ５上に延在する配線６５に対して最小スペースにおいて隣接するグリッドＧＹ６上に配線が存在すると、デザインルールを満足しないので、コンタクトフリンジ６５０を配設することができない。

すなわち、本実施の形態に係る特定用途向け半導体集積回路１においては、配線密度が高い領域は、最小スペースを維持しつつ、配線６２の一端６２０を延長しコンタクトフリンジに相当するダミー配線を配設し、配線密度が低い領域は、配線間スペースに余裕があるので、コンタクトフリンジ６５０を配設する。図１（Ａ）及び図１（Ｂ）には、製造プロセスが終了し製品として完成した特定用途向け半導体集積回路１の要部の配線パターンを示しているが、このような配線パターンの製作には、自動配線配置システムが利用されている。

［特定用途向け半導体集積回路の製造方法］
次に、前述の特定用途向け半導体集積回路１の製造方法について、前述の図１（Ａ）、図１（Ｂ）及び図２を参照しつつ、図３を用いて説明する。

まず、構築する特定用途向け半導体集積回路１の全体のフロアプランが作成される（ステップＳ１。以下、単に「Ｓ１」と表記する。）。このフロアプランにおいては、搭載する論理機能や記憶機能が決定され、更に配線、電源配線等のデザインルールが決定され、最終的な物理的実現性が確認される。

このようなフロアプランに基づき、コンピュータを利用する自動配置配線システムにおいて（Ｓ２）、メモリ空間に用意された半導体基板１０上に外部端子２、インターフェイス回路３、回路４１〜４４のそれぞれを最適な位置に自動的に配置する（Ｓ２１）。

同様に、自動配置配線システムにおいて、コンタクトフリンジレスのデザインルールに従って回路４１〜４４間を結線する配線をアルゴリズムにより自動的に配置するとともに、上下配線間の接続箇所（第１層目の配線と第２層目の配線との接続箇所）に接続孔を配置する（Ｓ２２）。ここでの配線の配置には、外部端子２とインターフェイス回路３との間の結線、インターフェイス回路３内の半導体素子間の結線、回路４１〜４４内の半導体素子間の結線が含まれる。また、コンタクトフリンジレスのデザインルールとは、一律の配線幅を維持し、かつ配線の接続孔の周囲にはコンタクトフリンジを配置しないルールである。つまり、前述の図１（Ａ）及び図１（Ｂ）に示すグリッドＧＸ間、ＧＹ間の間隔は一定であり、実際の製品として完成された特定用途向け半導体集積回路１の配線間隔は最小スペースを実現することができる。

次に、フリンジエラーチェックを行い、配線の接続孔周囲にコンタクトフリンジの配置が必要な箇所を抽出する（Ｓ２３）。ここで、コンタクトフリンジの配置が必要な箇所とは、接続孔が配置された配線とそれに隣接する配線との間の離間寸法が例えば最小スペースよりも大きいスペースが存在する領域であって、製造プロセス中の配線の製造中に現像液やエッチング液の回り込みが十分に行われ、結果として配線幅寸法が減少してしまう現象を補正する必要がある領域のことを意味する。例えば、コンタクトフリンジの配置が必要な箇所は、最小スペースの２倍以上のスペース或いは２倍以上の最小配列ピッチを有する領域が対象になる。

フリンジエラーチェックにより抽出された結果に基づき、コンタクトフリンジの配置が本来必要な箇所であって、配線に最小スペースにおいて隣接する他の配線が存在するとき（特に配線密度が高い領域）、つまり前述図１（Ａ）に示すように、配線６１と配線６３との間に配線６２が存在するとき、この配線６２の一端６２０を配線６１の接続孔７１近傍まで延長する補正を行う（Ｓ２４）。この延長補正は、自動配置配線システムの配線データを修正することであり、プログラムにより自動的に行ってもよいし、手動により行ってもよい。

次に、フリンジエラーチェックにより抽出された結果に基づき、コンタクトフリンジの配置が本来必要な箇所であって、配線に最小スペースにおいて隣接する他の配線が存在しないとき（特に配線密度が低い領域）、つまり前述図１（Ｂ）に示すように、配線６５と配線６６との間に配線が存在しないとき、配線６５の接続孔７５の周囲にコンタクトフリンジ６５０を配置する補正を行う（Ｓ２５）。この配置補正は、自動配置配線システムの配線データを修正することであり、プログラムにより自動的に行ってもよいし、手動により行ってもよい。

次に、デザインルールチェック（ＤＲＣ）を行い（Ｓ２６）、デザインルールに違反しているか否かが検討される。違反している場合には、コンタクトフリンジレスのデザインルールにおいて配線の配置を再度行う。また、デザインルールに違反している箇所の延長補正若しくはコンタクトフリンジ６５０の配置補正を再度行う。

次に、このように自動配線配置システムにおいて作成された外部端子２の配置情報、インダーフェイス回路３の配置情報、回路４１〜４４の配置情報、延長補正やコンタクトフリンジ６５０の配置補正を行った配線５１等の配置情報に基づき、製造用マスクを製作する（Ｓ３）。この製造用マスクの製作とは、マスクブランクスに電子線描画装置を用いてパターンを書き込み、レチクル（又はマスターマスク）を製作するという意味である。

そして、製造用マスクを使用し、実際の半導体基板１０に半導体製造プロセスを行うことにより、特定用途向け半導体集積回路１を製造し、製品として完成させることができる。

以上説明したように、本実施の形態に係る特定用途向け半導体集積回路１においては、本来、コンタクトフリンジが必要な箇所であって、配線密度が高い領域には、配線６２の一端６２０を延長し、コンタクトフリンジとして機能するダミー配線を配設したので、配線間隔を最小スペースに維持することができ、単位面積当りの配線本数を増加し、集積度を向上することができる。

更に、本実施の形態に係る特定用途向け半導体集積回路１の製造方法においては、コンタクトフリンジレスのデザインルールに基づき配線を配置した後に、配線密度が高い領域には配線６２の一端６２０を延長し、配線密度が低い領域にはコンタクトフリンジ６５０を配置したので、製造プロセス上の配線幅の増減を減少しつつ、単位面積当りの配線本数を増加することができる。

（その他の実施の形態）
なお、本発明は、前述の実施の形態に限定されるものではない。例えば、本発明は、コンピュータを使用する自動配線配置システムにより、配線基板、液晶ガラス基板、絶縁基板等の基板上に配線を配置する場合にも適用することができる。

（Ａ）及び（Ｂ）は本発明の一実施の形態に係る特定用途向け半導体集積回路の要部拡大平面図である。 図１に示す特定用途向け半導体集積回路の平面レイアウト図である。 図１に示す特定用途向け半導体集積回路の製造方法を説明するフローチャートである。

符号の説明

１ 特定用途向け半導体集積回路
１０ 半導体基板
４１〜４４ 回路
５１、５２、５３、５５、５６、５７、６１、６２、６３、６５、６６、６７ 配線
７１〜７３ 接続孔
６２０ 一端
６５０ コンタクトフリンジ

Claims (5)

1. 第１の配線層に配置され、第１の方向に延在する第１の配線及びこの第１の配線に対して平行に延在する第２の配線と、
   前記第１の配線層上の第２の配線層に配置され、前記第１の方向と交差する第２の方向において前記第１の配線上及び前記第２の配線上を延在し前記第１の配線に第１の接続孔を通して接続される第３の配線、前記第１の配線上及び前記第２の配線上を前記第３の配線に対して離間し平行に延在する第４の配線、及び前記第３の配線と前記第４の配線との間に双方に対して最小スペースにおいて離間されかつ平行に延在し前記第２の配線に第２の接続孔を通して接続される第５の配線と、を備え、
   前記第５の配線の一端を、前記第２の配線上からこの第２の配線と前記第１の配線との間の中央まで延在したことを特徴とする特定用途向け半導体集積回路。
2. 前記第５の配線の一端は前記第１の配線上まで延在され、この第５の配線の一端とその下層の前記第１の配線との間には接続孔が配置されないことを特徴とする請求項１に記載の特定用途向け半導体集積回路。
3. 前記第１の配線層に配置され、前記第１の方向に延在する第６の配線及びこの第６の配線に対して平行に延在する第７の配線と、
   前記第２の配線層に配置され、前記第２の方向において前記第６の配線上及び前記第７の配線上を延在し前記第６の配線に第３の接続孔を通して接続される第８の配線、及び前記第６の配線上及び前記第７の配線上を前記第８の配線に対して最小スペース以上のスペースにおいて離間されかつ平行に延在する第９の配線と、を備え、
   前記第３の接続孔近傍において、前記第８の配線の前記第９の配線側にコンタクトフリンジを備えたことを特徴とする請求項１又は請求項２に記載の特定用途向け半導体集積回路。
4. フロアプランを作成する工程と、
   自動配置配線システムを使用し、前記フロアプランに基づき複数の回路を配置する工程と、
   前記自動配置配線システムを使用し、コンタクトフリンジレスのデザインルールに基づき、前記回路間を結線する複数の配線及び上下配線間を接続する複数の接続孔を自動配置する工程と、
   フリンジエラーチェックを行い、前記配線の前記接続孔周囲にコンタクトフリンジの配置が必要な箇所を抽出する工程と、
   前記コンタクトフリンジの配置が必要な箇所であって、前記配線に最小スペースにおいて隣接する他の配線が存在するとき、前記他の配線の一端を前記配線の前記接続孔近傍まで延長する工程と、
   前記コンタクトフリンジの配置が必要な箇所であって、前記配線に最小スペースにおいて隣接する他の配線が存在しないとき、前記配線の前記接続孔の周囲にコンタクトフリンジを配置する工程と、
   を備えたことを特徴とする特定用途向け半導体集積回路の製造方法。
5. 前記配線及び接続孔を自動配置する工程、前記他の配線の一端を延長する工程及び前記コンタクトフリンジを配置する工程の後に、これらの情報に基づき、前記配線、前記他の配線、前記接続孔及びコンタクトフリンジを製造する製造用マスクを形成する工程と、
   前記製造用マスクを使用し、基板上に前記配線、前記他の配線、前記接続孔及びコンタクトフリンジを製造する工程と、
   を更に備えたことを特徴とする請求項４に記載の特定用途向け半導体集積回路の製造方法。

Images