JP2003142584A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003142584A5 JP2003142584A5 JP2001339024A JP2001339024A JP2003142584A5 JP 2003142584 A5 JP2003142584 A5 JP 2003142584A5 JP 2001339024 A JP2001339024 A JP 2001339024A JP 2001339024 A JP2001339024 A JP 2001339024A JP 2003142584 A5 JP2003142584 A5 JP 2003142584A5
- Authority
- JP
- Japan
- Prior art keywords
- reference value
- mask data
- error
- opc mask
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
(第4の実施形態)
本発明の第4の実施形態について図面を参照しながら説明する。
本発明の第4の実施形態について図面を参照しながら説明する。
この第1及び第2のビットセル41A、41Bのように、第3及び第4のビットセル42A、42Bと比べて、その面積を単純に小さくするだけでなく、第2のレイアウトデザインルールとして、第1及び第2のビットセル41A、41Bにダミーパターン40を追加する。これにより、新たな基準値の誤差範囲に入るように再設計を行なう場合もある。
従って、ビットセル50Aとビットセル50Bとの間、又は配線層60と第1の配線層60Aとの間のように、第1のOPCマスクデータと期待値との間の誤差が大きくなる場合には、第1の基準値と異なる第2の基準値に設定し直すことにより、第2のOPCマスクデータを作成することができる。すなわち、第1のOPCマスクデータと期待値との間の誤差が第1の基準値より大きくなった場合には、第2の基準値を電気的仕様であるリーク電流を満足するものに変更することができる。
このことから、モニタ回路、遅延制御回路又はリーク抑止回路の有無によって、第1のOPCマスクデータと期待値との間の誤差が大きい場合には、第1の基準値と異なる第2の基準値に設定し直すことにより、第2のOPCマスクデータを作成することができる。すなわち、第1のOPCマスクデータと期待値との間の誤差が第1の基準値より大きくなった場合には、第2の基準値を電気的仕様である動作速度を満足するものに変更することができる。
【図10】
本発明に係る半導体集積回路装置を構成する設計パターンにおける電気的仕様とそれを実現する設計手法とのカテゴリ体系を表わす図である。
本発明に係る半導体集積回路装置を構成する設計パターンにおける電気的仕様とそれを実現する設計手法とのカテゴリ体系を表わす図である。
【図13】
(a)は本発明の第2の実施形態の第7実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるSRAMブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
(b)は(a)に示すSRAMブロックを示す模式的な平面図である。
(a)は本発明の第2の実施形態の第7実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるSRAMブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
(b)は(a)に示すSRAMブロックを示す模式的な平面図である。
【図17】
(a)は本発明の第3の実施形態の第1実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるSRAMブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
(b)は(a)に示すSRAMブロックを示す模式的な平面図である。
(a)は本発明の第3の実施形態の第1実施例に係るチップ状の半導体集積回路装置と該チップ上に形成されるSRAMブロックとにおける設計パターンの適用物理寸法及び適用条件を表わす表である。
(b)は(a)に示すSRAMブロックを示す模式的な平面図である。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339024A JP2003142584A (ja) | 2001-11-05 | 2001-11-05 | 半導体集積回路装置の設計方法 |
US10/281,300 US6871338B2 (en) | 2001-11-05 | 2002-10-28 | Semiconductor integrated circuit device and method for designing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339024A JP2003142584A (ja) | 2001-11-05 | 2001-11-05 | 半導体集積回路装置の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142584A JP2003142584A (ja) | 2003-05-16 |
JP2003142584A5 true JP2003142584A5 (ja) | 2005-05-26 |
Family
ID=19153432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001339024A Pending JP2003142584A (ja) | 2001-11-05 | 2001-11-05 | 半導体集積回路装置の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6871338B2 (ja) |
JP (1) | JP2003142584A (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003243509A (ja) * | 2002-02-20 | 2003-08-29 | Nec Microsystems Ltd | 半導体集積回路設計方法、及び半導体集積回路設計プログラム |
US7241558B2 (en) * | 2002-10-31 | 2007-07-10 | Macronix International Co., Ltd. | Multi-layer semiconductor integrated circuits enabling stabilizing photolithography process parameters, the photomask being used, and the manufacturing method thereof |
US7216320B2 (en) * | 2003-11-06 | 2007-05-08 | Clear Shape Technologies, Inc. | Delta-geometry timing prediction in integrated circuit fabrication |
US7084476B2 (en) * | 2004-02-26 | 2006-08-01 | International Business Machines Corp. | Integrated circuit logic with self compensating block delays |
US7794897B2 (en) | 2004-03-02 | 2010-09-14 | Kabushiki Kaisha Toshiba | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method |
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
US7340713B2 (en) * | 2004-09-29 | 2008-03-04 | Synopsys, Inc. | Method and apparatus for determining a proximity correction using a visible area model |
US7337415B2 (en) * | 2004-10-18 | 2008-02-26 | International Business Machines Corporation | Systematic yield in semiconductor manufacture |
US20060199087A1 (en) * | 2005-03-03 | 2006-09-07 | Lucas Kevin D | Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field |
JP2006318978A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | パターン設計方法 |
WO2006127538A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
US7395516B2 (en) * | 2005-05-20 | 2008-07-01 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
US7266798B2 (en) * | 2005-10-12 | 2007-09-04 | International Business Machines Corporation | Designer's intent tolerance bands for proximity correction and checking |
US7627836B2 (en) * | 2005-11-08 | 2009-12-01 | International Business Machines Corporation | OPC trimming for performance |
US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
JP4715760B2 (ja) * | 2006-07-28 | 2011-07-06 | 株式会社デンソー | マイクロコンピュータ及び制御システム |
WO2008020266A1 (en) * | 2006-08-16 | 2008-02-21 | Freescale Semiconductor, Inc. | Method and apparatus for designing an integrated circuit |
JP4745256B2 (ja) * | 2007-01-26 | 2011-08-10 | 株式会社東芝 | パターン作成方法、パターン作成・検証プログラム、および半導体装置の製造方法 |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8010912B2 (en) * | 2007-03-09 | 2011-08-30 | Broadcom Corporation | Method of shrinking semiconductor mask features for process improvement |
JP4333799B2 (ja) * | 2007-03-20 | 2009-09-16 | ソニー株式会社 | 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法 |
US8112724B2 (en) * | 2007-03-20 | 2012-02-07 | Sony Corporation | Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method |
JP4996972B2 (ja) * | 2007-05-21 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | マスクデータ生成方法およびマスクデータ生成システム |
JP2009099044A (ja) | 2007-10-18 | 2009-05-07 | Toshiba Corp | パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法 |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
SG10201608214SA (en) | 2008-07-16 | 2016-11-29 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US20110047519A1 (en) * | 2009-05-11 | 2011-02-24 | Juan Andres Torres Robles | Layout Content Analysis for Source Mask Optimization Acceleration |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
JP5530804B2 (ja) * | 2010-05-17 | 2014-06-25 | パナソニック株式会社 | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 |
JP2012027058A (ja) * | 2010-07-20 | 2012-02-09 | Fujitsu Semiconductor Ltd | パターンデータ生成プログラム及びパターンデータ生成装置 |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
CN103472672B (zh) * | 2012-06-06 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 校正光学邻近校正模型的方法 |
US20170186500A1 (en) * | 2015-12-23 | 2017-06-29 | Intel Corporation | Memory circuit defect correction |
KR102417183B1 (ko) | 2016-02-25 | 2022-07-05 | 삼성전자주식회사 | 적층형 메모리 장치, opc 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법 |
CN109313392B (zh) * | 2016-06-10 | 2021-01-08 | Imec 非营利协会 | 用于半导体制造工艺的计量方法和装置 |
CN109031880B (zh) * | 2018-07-13 | 2022-03-18 | 上海华力集成电路制造有限公司 | Sram版图的opc修正方法 |
CN112859508A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 集成电路制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US6282696B1 (en) * | 1997-08-15 | 2001-08-28 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
US6245468B1 (en) * | 1999-10-27 | 2001-06-12 | Micron Technology, Inc. | Optical proximity correction methods, and methods of forming radiation-patterning tools |
US6625801B1 (en) * | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
US6553559B2 (en) * | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
-
2001
- 2001-11-05 JP JP2001339024A patent/JP2003142584A/ja active Pending
-
2002
- 2002-10-28 US US10/281,300 patent/US6871338B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003142584A5 (ja) | ||
JP3926011B2 (ja) | 半導体装置の設計方法 | |
US20070150849A1 (en) | Basic cell design method for reducing the resistance of connection wiring between logic gates | |
CN109075121A (zh) | 用于基于后端线(beol)间隔物的互连的利用光桶的消减性插塞和片图案化 | |
US20070178389A1 (en) | Universal photomask | |
JP3917683B2 (ja) | 半導体集積回路装置 | |
JP2008078467A (ja) | 特定用途向け半導体集積回路及びその製造方法 | |
JP4949734B2 (ja) | 半導体装置及びその設計方法 | |
TWI435231B (zh) | 積體電路製作方法 | |
US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
JP2002289817A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
JP3447673B2 (ja) | 半導体装置の設計方法及び半導体装置の製造方法 | |
JPH03180041A (ja) | 半導体装置 | |
JP2910734B2 (ja) | レイアウト方法 | |
CN111129014A (zh) | 集成电路 | |
JP2006237123A (ja) | 半導体集積回路 | |
JP2007088145A (ja) | 半導体装置の製造方法、パターン補正方法およびプログラム | |
JP4572564B2 (ja) | 半導体装置 | |
JP4918951B2 (ja) | 半導体装置 | |
JP3651654B2 (ja) | 機能マクロ及びその設計方法、及び半導体装置の設計方法 | |
JP4387338B2 (ja) | 半導体集積回路の設計方法 | |
JP2006278613A (ja) | 半導体装置の設計方法 | |
KR20200030015A (ko) | 페일세이프 회로, 레이아웃, 디바이스 및 방법 |