JP3447673B2 - 半導体装置の設計方法及び半導体装置の製造方法 - Google Patents
半導体装置の設計方法及び半導体装置の製造方法Info
- Publication number
- JP3447673B2 JP3447673B2 JP2000196746A JP2000196746A JP3447673B2 JP 3447673 B2 JP3447673 B2 JP 3447673B2 JP 2000196746 A JP2000196746 A JP 2000196746A JP 2000196746 A JP2000196746 A JP 2000196746A JP 3447673 B2 JP3447673 B2 JP 3447673B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- manufacturing
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の設計
方法及び半導体装置の製造方法に関し、特に、半導体装
置の製造コストを低減することができる半導体装置の設
計方法及び半導体装置の製造方法に関する。
方法及び半導体装置の製造方法に関し、特に、半導体装
置の製造コストを低減することができる半導体装置の設
計方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の設計方法及び製
造方法においては、半導体装置の製造コストを低減する
ことが重要な課題の１つとなっている。
造方法においては、半導体装置の製造コストを低減する
ことが重要な課題の１つとなっている。
【０００３】上記課題を解決する目的のために、まず、
製造プロセスで規定されている、半導体装置の構造、配
線ピッチ、配線幅、配線間隔で、半導体チップのチップ
サイズをできるだけ小さくするように半導体装置を設計
してマスクを製造し、その後、製造したマスクで半導体
装置を製造し、製造コストを低減する方法が一部で採用
されている。
製造プロセスで規定されている、半導体装置の構造、配
線ピッチ、配線幅、配線間隔で、半導体チップのチップ
サイズをできるだけ小さくするように半導体装置を設計
してマスクを製造し、その後、製造したマスクで半導体
装置を製造し、製造コストを低減する方法が一部で採用
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような方法では、半導体チップ製造工程と配線工程と
が１つの製造プロセスとして一体となっており、チップ
の仕様を満足するために微細な半導体チップ製造工程の
プロセスを選択した場合は、配線工程のプロセスも同様
に微細な配線プロセスとなる。
たような方法では、半導体チップ製造工程と配線工程と
が１つの製造プロセスとして一体となっており、チップ
の仕様を満足するために微細な半導体チップ製造工程の
プロセスを選択した場合は、配線工程のプロセスも同様
に微細な配線プロセスとなる。
【０００５】例えば、半導体チップに対する配線の密度
が小さい場合、配線ピッチ、配線幅を大きく変更しても
半導体チップのレイアウト変更が可能であるにもかかわ
らず、配線ピッチ、配線幅の小さい設計ルールのマス
ク、半導体製造装置を使用していた。
が小さい場合、配線ピッチ、配線幅を大きく変更しても
半導体チップのレイアウト変更が可能であるにもかかわ
らず、配線ピッチ、配線幅の小さい設計ルールのマス
ク、半導体製造装置を使用していた。
【０００６】配線ピッチ、配線幅の小さい設計ルールの
マスク、半導体製造装置を使用する場合の製造コスト
は、配線ピッチ、配線幅の大きい設計ルールのマスク、
半導体製造装置を使用する場合の製造コストより大きい
ため、半導体装置の製造コストの低減に関し、十分とは
言えない。
マスク、半導体製造装置を使用する場合の製造コスト
は、配線ピッチ、配線幅の大きい設計ルールのマスク、
半導体製造装置を使用する場合の製造コストより大きい
ため、半導体装置の製造コストの低減に関し、十分とは
言えない。
【０００７】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、半導体装置の
製造コストを低減することができる半導体装置の設計方
法及び半導体装置の製造方法を提供することを目的とす
る。
る問題点に鑑みてなされたものであって、半導体装置の
製造コストを低減することができる半導体装置の設計方
法及び半導体装置の製造方法を提供することを目的とす
る。
【０００８】また、他の目的は、配線容量を低減するこ
とにより、回路の高速化を容易に図ることができる半導
体装置の設計方法及び半導体装置の製造方法を提供する
ことにある。
とにより、回路の高速化を容易に図ることができる半導
体装置の設計方法及び半導体装置の製造方法を提供する
ことにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の半導体チップと、該複数の半導体チ
ップ同士を接続するための複数の配線層とを少なくとも
有してなる半導体装置の設計方法において、前記複数の
配線層の配線ピッチを、前記半導体チップが所定の動作
周波数の条件下で動作する場合の該半導体チップの消費
電力が所定値以下となる範囲内で最大となるように決定
することを特徴とする。
に本発明は、複数の半導体チップと、該複数の半導体チ
ップ同士を接続するための複数の配線層とを少なくとも
有してなる半導体装置の設計方法において、前記複数の
配線層の配線ピッチを、前記半導体チップが所定の動作
周波数の条件下で動作する場合の該半導体チップの消費
電力が所定値以下となる範囲内で最大となるように決定
することを特徴とする。
【００１０】また、前記複数の配線層の配線ピッチに基
づいて、前記複数の配線層の配線幅及び配線間隔と前記
半導体チップが実装されるコンタクト幅とを決定するこ
とを特徴とする。
づいて、前記複数の配線層の配線幅及び配線間隔と前記
半導体チップが実装されるコンタクト幅とを決定するこ
とを特徴とする。
【００１１】また、前記複数の配線層のうち所定の条件
に基づいて配線層を選択し、該選択した配線層の配線ピ
ッチのみを、前記半導体チップが所定の動作周波数の条
件下で動作する場合の該半導体チップの消費電力が所定
値以下となる範囲内で最大となるように決定することを
特徴とする。
に基づいて配線層を選択し、該選択した配線層の配線ピ
ッチのみを、前記半導体チップが所定の動作周波数の条
件下で動作する場合の該半導体チップの消費電力が所定
値以下となる範囲内で最大となるように決定することを
特徴とする。
【００１２】また、複数の半導体チップと、該複数の半
導体チップ同士を接続するための複数の配線層とを少な
くとも有してなる半導体装置の製造方法において、前記
複数の配線層の配線ピッチを、前記半導体チップが所定
の動作周波数の条件下で動作する場合の該半導体チップ
の消費電力が所定値以下となる範囲内で最大となるよう
に決定するステップと、前記複数の配線層の配線ピッチ
に基づいて、前記複数の配線層の配線幅及び配線間隔と
前記半導体チップが実装されるコンタクト幅とを決定す
るステップと、前記配線ピッチ及び前記配線幅を実現可
能なマスク及び製造プロセスで当該半導体装置を製造す
るステップとを有することを特徴とする。
導体チップ同士を接続するための複数の配線層とを少な
くとも有してなる半導体装置の製造方法において、前記
複数の配線層の配線ピッチを、前記半導体チップが所定
の動作周波数の条件下で動作する場合の該半導体チップ
の消費電力が所定値以下となる範囲内で最大となるよう
に決定するステップと、前記複数の配線層の配線ピッチ
に基づいて、前記複数の配線層の配線幅及び配線間隔と
前記半導体チップが実装されるコンタクト幅とを決定す
るステップと、前記配線ピッチ及び前記配線幅を実現可
能なマスク及び製造プロセスで当該半導体装置を製造す
るステップとを有することを特徴とする。
【００１３】また、前記複数の配線層のうち所定の条件
に基づいて配線層を選択し、該選択した配線層の配線ピ
ッチのみを、前記半導体チップが所定の動作周波数の条
件下で動作する場合の該半導体チップの消費電力が所定
値以下となる範囲内で最大となるように決定することを
特徴とする。
に基づいて配線層を選択し、該選択した配線層の配線ピ
ッチのみを、前記半導体チップが所定の動作周波数の条
件下で動作する場合の該半導体チップの消費電力が所定
値以下となる範囲内で最大となるように決定することを
特徴とする。
【００１４】また、前記配線ピッチ及び前記配線幅を実
現可能なマスク及び製造プロセスのうち所定の条件に基
づいてマスク及び製造プロセスを選択し、該選択したマ
スク及び製造プロセスで当該半導体装置を製造すること
を特徴とする。
現可能なマスク及び製造プロセスのうち所定の条件に基
づいてマスク及び製造プロセスを選択し、該選択したマ
スク及び製造プロセスで当該半導体装置を製造すること
を特徴とする。
【００１５】（作用）上記のように構成された本発明に
おいては、半導体チップが所定の動作周波数の条件下で
動作する場合の該半導体チップの消費電力が所定値以下
となる範囲内で、配線ピッチが最大となるように決定さ
れる。
おいては、半導体チップが所定の動作周波数の条件下で
動作する場合の該半導体チップの消費電力が所定値以下
となる範囲内で、配線ピッチが最大となるように決定さ
れる。
【００１６】このため、微細化したマスク、製造プロセ
スで半導体装置を製造することなく、設計ルールが緩和
された製造コストの小さなマスク、製造プロセスで半導
体装置が製造されることになり、これにより、半導体装
置の製造コストが低減される。
スで半導体装置を製造することなく、設計ルールが緩和
された製造コストの小さなマスク、製造プロセスで半導
体装置が製造されることになり、これにより、半導体装
置の製造コストが低減される。
【００１７】また、配線ピッチを大きくすることによ
り、配線間容量が小さくなるため、回路の高速化及びク
ロストークノイズの低減が図れる。
り、配線間容量が小さくなるため、回路の高速化及びク
ロストークノイズの低減が図れる。
【００１８】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１９】図１は、本発明の半導体装置の設計方法及
び製造方法を説明するためのフローチャートである。
び製造方法を説明するためのフローチャートである。
【００２０】まず、製造プロセスで規定されている、半
導体装置の構造、配線ピッチ、配線幅、配線間隔で、半
導体チップのチップサイズをできるだけ小さくするよう
に半導体装置を設計する（ステップＳ１）。
導体装置の構造、配線ピッチ、配線幅、配線間隔で、半
導体チップのチップサイズをできるだけ小さくするよう
に半導体装置を設計する（ステップＳ１）。
【００２１】次に、配線ピッチを、半導体チップが所定
の動作周波数の条件下で動作する場合の該半導体チップ
の消費電力が所定値以下となる範囲内、例えば、動作周
波数１００ＭＨｚの条件下で消費電力１００ｍＷ以下と
なる範囲内で最大となるように決定し、この配線ピッチ
に基づいて配線幅、配線間隔、コンタクト幅を決定し、
半導体装置を設計する（ステップＳ２）。
の動作周波数の条件下で動作する場合の該半導体チップ
の消費電力が所定値以下となる範囲内、例えば、動作周
波数１００ＭＨｚの条件下で消費電力１００ｍＷ以下と
なる範囲内で最大となるように決定し、この配線ピッチ
に基づいて配線幅、配線間隔、コンタクト幅を決定し、
半導体装置を設計する（ステップＳ２）。
【００２２】次に、ステップＳ２にて決定した配線ピッ
チ、配線幅を実現可能なマスク及び製造プロセスのう
ち、製造のコストの低いマスク及び製造プロセスを選択
する（ステップＳ３）。
チ、配線幅を実現可能なマスク及び製造プロセスのう
ち、製造のコストの低いマスク及び製造プロセスを選択
する（ステップＳ３）。
【００２３】その後、ステップＳ３にて選択したマス
ク、製造プロセスで半導体装置を製造する（ステップＳ
４）。
ク、製造プロセスで半導体装置を製造する（ステップＳ
４）。
【００２４】上述したように本発明においては、半導体
チップが所定の動作周波数の条件下で動作する場合の該
半導体チップの消費電力が所定値以下となる範囲内で、
配線ピッチが最大となるように決定される。
チップが所定の動作周波数の条件下で動作する場合の該
半導体チップの消費電力が所定値以下となる範囲内で、
配線ピッチが最大となるように決定される。
【００２５】このため、微細化したマスク、製造プロセ
スで半導体装置を製造することなく、設計ルールが緩和
された製造コストの小さなマスク、製造プロセスで半導
体装置を製造することができ、これにより、半導体装置
の製造コストを低減することができるという効果が得ら
れる。
スで半導体装置を製造することなく、設計ルールが緩和
された製造コストの小さなマスク、製造プロセスで半導
体装置を製造することができ、これにより、半導体装置
の製造コストを低減することができるという効果が得ら
れる。
【００２６】なお、複数の配線ピッチを変更する場合、
各配線ピッチは可能な限り等ピッチにすることが好まし
い。
各配線ピッチは可能な限り等ピッチにすることが好まし
い。
【００２７】（第１の実施の形態）図２は、本発明の半
導体装置の設計方法及び製造方法の第１の実施の形態を
示す図であり、（ａ）は配線ピッチを大きく変更する前
の半導体装置のレイアウト図、（ｂ）は配線ピッチを大
きく変更した後の半導体装置のレイアウト図である。
導体装置の設計方法及び製造方法の第１の実施の形態を
示す図であり、（ａ）は配線ピッチを大きく変更する前
の半導体装置のレイアウト図、（ｂ）は配線ピッチを大
きく変更した後の半導体装置のレイアウト図である。
【００２８】まず、製造プロセスで規定されている、半
導体装置の構造、配線ピッチ、配線幅、配線間隔、半導
体チップが実装されるコンタクト幅で、図２（ａ）に示
すようなレイアウトの半導体装置を設計する。
導体装置の構造、配線ピッチ、配線幅、配線間隔、半導
体チップが実装されるコンタクト幅で、図２（ａ）に示
すようなレイアウトの半導体装置を設計する。
【００２９】次に、図２（ａ）に示した第１メタル配線
層（信号線、ＶＤＤ、ＧＮＤ）及び第２メタル配線層
（信号線）について、図１に示したステップＳ２の処理
を適用して、半導体チップが所定の動作周波数の条件下
で動作する場合の該半導体チップの消費電力が所定値以
下となる範囲内で、配線ピッチを可能な限り大きくす
る。
層（信号線、ＶＤＤ、ＧＮＤ）及び第２メタル配線層
（信号線）について、図１に示したステップＳ２の処理
を適用して、半導体チップが所定の動作周波数の条件下
で動作する場合の該半導体チップの消費電力が所定値以
下となる範囲内で、配線ピッチを可能な限り大きくす
る。
【００３０】次に、大きく変更した配線ピッチに基づい
て配線幅、配線間隔及びコンタクト幅を決定する。ここ
では、配線ピッチを大きくしたことに伴い、配線幅及び
配線間隔を大きくする。
て配線幅、配線間隔及びコンタクト幅を決定する。ここ
では、配線ピッチを大きくしたことに伴い、配線幅及び
配線間隔を大きくする。
【００３１】その後、決定した配線ピッチ、配線幅、配
線間隔、コンタクト幅で、図２（ｂ）に示すようなレイ
アウトの半導体装置を設計する。
線間隔、コンタクト幅で、図２（ｂ）に示すようなレイ
アウトの半導体装置を設計する。
【００３２】ここで、図２（ａ）に示したレイアウトの
半導体装置を製造する場合には、配線ピッチ、配線幅が
小さいため、微細化したマスク、製造プロセスで半導体
装置を製造する必要がある。
半導体装置を製造する場合には、配線ピッチ、配線幅が
小さいため、微細化したマスク、製造プロセスで半導体
装置を製造する必要がある。
【００３３】これに対して、図２（ｂ）に示したレイア
ウトの半導体装置を製造する場合には、配線ピッチ、配
線幅を大きくしているため、図２（ａ）に示したレイア
ウトの半導体装置を製造するためのマスク、製造プロセ
スよりも設計ルールが緩和されたマスク、製造プロセス
で半導体装置を製造することが可能となる。
ウトの半導体装置を製造する場合には、配線ピッチ、配
線幅を大きくしているため、図２（ａ）に示したレイア
ウトの半導体装置を製造するためのマスク、製造プロセ
スよりも設計ルールが緩和されたマスク、製造プロセス
で半導体装置を製造することが可能となる。
【００３４】微細化したマスク、製造プロセスで半導体
装置を製造する場合の製造コストは、微細化していない
マスク、製造プロセスで半導体装置を製造する場合の製
造コストよりも高いため、図２（ｂ）に示すような配線
ピッチを大きくした半導体装置の製造コストは、図２
（ａ）に示した半導体装置の製造コストと比較して低減
できることがわかる。
装置を製造する場合の製造コストは、微細化していない
マスク、製造プロセスで半導体装置を製造する場合の製
造コストよりも高いため、図２（ｂ）に示すような配線
ピッチを大きくした半導体装置の製造コストは、図２
（ａ）に示した半導体装置の製造コストと比較して低減
できることがわかる。
【００３５】図３は、図１に示した半導体装置の設計方
法及び製造方法による効果を説明するための図である。
法及び製造方法による効果を説明するための図である。
【００３６】図３に示すように本発明においては、配線
ピッチを大きくすることにより、配線間容量が小さくな
るため、回路の高速化及びクロストークノイズの低減を
図ることができるという効果も得ることができる。
ピッチを大きくすることにより、配線間容量が小さくな
るため、回路の高速化及びクロストークノイズの低減を
図ることができるという効果も得ることができる。
【００３７】（第２の実施の形態）図４は、本発明の半
導体装置の設計方法及び製造方法の第２の実施の形態を
示す図であり、（ａ）は配線ピッチを大きく変更する前
の半導体装置のレイアウト図、（ｂ）は配線ピッチを大
きく変更した後の半導体装置のレイアウト図である。
導体装置の設計方法及び製造方法の第２の実施の形態を
示す図であり、（ａ）は配線ピッチを大きく変更する前
の半導体装置のレイアウト図、（ｂ）は配線ピッチを大
きく変更した後の半導体装置のレイアウト図である。
【００３８】図４に示すように本形態は、図２に示した
第１の実施の形態に対して、第１及び第２メタル配線層
のうち第２メタル配線層のみについて、図１に示したス
テップＳ２の処理を適用した点が異なるものである。
第１の実施の形態に対して、第１及び第２メタル配線層
のうち第２メタル配線層のみについて、図１に示したス
テップＳ２の処理を適用した点が異なるものである。
【００３９】図４（ａ）に示したレイアウトの場合、第
１メタル配線層の配線ピッチを大きくすると、コンタク
トの間隔、つまり、半導体チップのサイズが大きくなる
おそれがあり、これにより、半導体装置のサイズが大き
くなり、半導体装置の製造コストが増大する可能性があ
る。
１メタル配線層の配線ピッチを大きくすると、コンタク
トの間隔、つまり、半導体チップのサイズが大きくなる
おそれがあり、これにより、半導体装置のサイズが大き
くなり、半導体装置の製造コストが増大する可能性があ
る。
【００４０】このため、本形態においては、第１及び第
２メタル配線層のうち、半導体チップのチップサイズを
大きくすることなく配線ピッチを大きくすることができ
る第２メタル配線層を選択し、該第２メタル配線層のみ
の配線ピッチを、図１に示したステップＳ２の処理を適
用して大きくする（図４（ｂ）参照）。
２メタル配線層のうち、半導体チップのチップサイズを
大きくすることなく配線ピッチを大きくすることができ
る第２メタル配線層を選択し、該第２メタル配線層のみ
の配線ピッチを、図１に示したステップＳ２の処理を適
用して大きくする（図４（ｂ）参照）。
【００４１】これにより、第２メタル配線層のマスク、
製造プロセスの設計ルールが緩和されるため、半導体装
置の製造コストが低減される。
製造プロセスの設計ルールが緩和されるため、半導体装
置の製造コストが低減される。
【００４２】上述したように本形態においては、第１及
び第２のメタル配線層のうち、半導体チップのチップサ
イズを大きくすることなく配線ピッチを大きくすること
ができる第２メタル配線層を選択し、該配線層のみの配
線ピッチを大きくしているため、第１の実施の形態と比
較して効果的に半導体装置の製造コストを低減すること
ができるという効果が得られる。
び第２のメタル配線層のうち、半導体チップのチップサ
イズを大きくすることなく配線ピッチを大きくすること
ができる第２メタル配線層を選択し、該配線層のみの配
線ピッチを大きくしているため、第１の実施の形態と比
較して効果的に半導体装置の製造コストを低減すること
ができるという効果が得られる。
【００４３】また、半導体チップのサイズ、半導体装置
のサイズを大きくすることがないため、半導体装置のレ
イアウト設計が完了した後に、半導体装置の遅延を増加
させることがないという効果も得られる。
のサイズを大きくすることがないため、半導体装置のレ
イアウト設計が完了した後に、半導体装置の遅延を増加
させることがないという効果も得られる。
【００４４】なお、本形態においては、半導体チップの
チップサイズを大きくすることなく配線ピッチを大きく
することができるという条件下で配線層を選択し、該配
線層のみの配線ピッチを大きくする方法について説明し
たが、本発明においては、例えば、半導体チップのサイ
ズが大きくなったとしても該サイズが２μｍを超えるこ
となく配線ピッチを大きくすることができるという条件
下で配線層を選択し、該配線層のみの配線ピッチを大き
くする方法であっても良い。
チップサイズを大きくすることなく配線ピッチを大きく
することができるという条件下で配線層を選択し、該配
線層のみの配線ピッチを大きくする方法について説明し
たが、本発明においては、例えば、半導体チップのサイ
ズが大きくなったとしても該サイズが２μｍを超えるこ
となく配線ピッチを大きくすることができるという条件
下で配線層を選択し、該配線層のみの配線ピッチを大き
くする方法であっても良い。
【００４５】
【発明の効果】以上説明したように本発明においては、
半導体チップが所定の動作周波数の条件下で動作する場
合の該半導体チップの消費電力が所定値以下となる範囲
内で、配線ピッチが最大となるように決定されるため、
微細化したマスク、製造プロセスで半導体装置を製造す
ることなく、設計ルールが緩和された製造コストの小さ
なマスク、製造プロセスで半導体装置を製造することが
でき、これにより、半導体装置の製造コストを低減する
ことができる。
半導体チップが所定の動作周波数の条件下で動作する場
合の該半導体チップの消費電力が所定値以下となる範囲
内で、配線ピッチが最大となるように決定されるため、
微細化したマスク、製造プロセスで半導体装置を製造す
ることなく、設計ルールが緩和された製造コストの小さ
なマスク、製造プロセスで半導体装置を製造することが
でき、これにより、半導体装置の製造コストを低減する
ことができる。
【００４６】また、配線ピッチを大きくすることによ
り、配線間容量が小さくなるため、回路の高速化を容易
に図ることができるとともに、クロストークノイズの低
減を図ることができる。
り、配線間容量が小さくなるため、回路の高速化を容易
に図ることができるとともに、クロストークノイズの低
減を図ることができる。
【図１】本発明の半導体装置の設計方法及び製造方法を
示すフローチャートである。
示すフローチャートである。
【図２】本発明の半導体装置の設計方法及び製造方法の
第１の実施の形態を示す図であり、（ａ）は配線ピッチ
を大きく変更する前の半導体装置のレイアウト図、
（ｂ）は配線ピッチを大きく変更した後の半導体装置の
レイアウト図である。
第１の実施の形態を示す図であり、（ａ）は配線ピッチ
を大きく変更する前の半導体装置のレイアウト図、
（ｂ）は配線ピッチを大きく変更した後の半導体装置の
レイアウト図である。
【図３】図１に示した半導体装置の設計方法及び製造方
法による効果を説明するための図である。
法による効果を説明するための図である。
【図４】本発明の半導体装置の設計方法及び製造方法の
第２の実施の形態を示す図であり、（ａ）は配線ピッチ
を大きく変更する前の半導体装置のレイアウト図、
（ｂ）は配線ピッチを大きく変更した後の半導体装置の
レイアウト図である。
第２の実施の形態を示す図であり、（ａ）は配線ピッチ
を大きく変更する前の半導体装置のレイアウト図、
（ｂ）は配線ピッチを大きく変更した後の半導体装置の
レイアウト図である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 27/04
G06F 17/50
Claims (6)
- 【請求項１】 複数の半導体チップと、該複数の半導体
チップ同士を接続するための複数の配線層とを少なくと
も有してなる半導体装置の設計方法において、 前記複数の配線層の配線ピッチを、前記半導体チップが
所定の動作周波数の条件下で動作する場合の該半導体チ
ップの消費電力が所定値以下となる範囲内で最大となる
ように決定することを特徴とする半導体装置の設計方
法。 - 【請求項２】 請求項１に記載の半導体装置の設計方法
において、 前記複数の配線層の配線ピッチに基づいて、前記複数の
配線層の配線幅及び配線間隔と前記半導体チップが実装
されるコンタクト幅とを決定することを特徴とする半導
体装置の設計方法。 - 【請求項３】 請求項１または請求項２に記載の半導体
装置の設計方法において、 前記複数の配線層のうち所定の条件に基づいて配線層を
選択し、該選択した配線層の配線ピッチのみを、前記半
導体チップが所定の動作周波数の条件下で動作する場合
の該半導体チップの消費電力が所定値以下となる範囲内
で最大となるように決定することを特徴とする半導体装
置の設計方法。 - 【請求項４】 複数の半導体チップと、該複数の半導体
チップ同士を接続するための複数の配線層とを少なくと
も有してなる半導体装置の製造方法において、 前記複数の配線層の配線ピッチを、前記半導体チップが
所定の動作周波数の条件下で動作する場合の該半導体チ
ップの消費電力が所定値以下となる範囲内で最大となる
ように決定するステップと、 前記複数の配線層の配線ピッチに基づいて、前記複数の
配線層の配線幅及び配線間隔と前記半導体チップが実装
されるコンタクト幅とを決定するステップと、 前記配線ピッチ及び前記配線幅を実現可能なマスク及び
製造プロセスで当該半導体装置を製造するステップとを
有することを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４に記載の半導体装置の製造方法
において、 前記複数の配線層のうち所定の条件に基づいて配線層を
選択し、該選択した配線層の配線ピッチのみを、前記半
導体チップが所定の動作周波数の条件下で動作する場合
の該半導体チップの消費電力が所定値以下となる範囲内
で最大となるように決定することを特徴とする半導体装
置の製造方法。 - 【請求項６】 請求項４または請求項５に記載の半導体
装置の製造方法において、 前記配線ピッチ及び前記配線幅を実現可能なマスク及び
製造プロセスのうち所定の条件に基づいてマスク及び製
造プロセスを選択し、該選択したマスク及び製造プロセ
スで当該半導体装置を製造することを特徴とする半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196746A JP3447673B2 (ja) | 2000-06-29 | 2000-06-29 | 半導体装置の設計方法及び半導体装置の製造方法 |
| US09/894,405 US6493860B2 (en) | 2000-06-29 | 2001-06-28 | Method of designing semiconductor device, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196746A JP3447673B2 (ja) | 2000-06-29 | 2000-06-29 | 半導体装置の設計方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016141A JP2002016141A (ja) | 2002-01-18 |
| JP3447673B2 true JP3447673B2 (ja) | 2003-09-16 |
Family
ID=18695187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196746A Expired - Fee Related JP3447673B2 (ja) | 2000-06-29 | 2000-06-29 | 半導体装置の設計方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6493860B2 (ja) |
| JP (1) | JP3447673B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI270741B (en) * | 2004-07-28 | 2007-01-11 | Remarkable Ltd | Mask for decreasing the fabrication cost and method for design the same |
| WO2006127538A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
| US7395516B2 (en) * | 2005-05-20 | 2008-07-01 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
| US9176558B2 (en) | 2009-09-29 | 2015-11-03 | Silicon Laboratories Inc. | Optimizing bias points for a semiconductor device |
| DE102017012456B4 (de) | 2016-09-30 | 2024-03-21 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum entwerfen eines layouts für einehalbleitervorrichtung und maschinenlesbares medium mitmaschinenlesbaren befehlen zum ausführen desverfahrens |
| US10127340B2 (en) | 2016-09-30 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell layout, semiconductor device having engineering change order (ECO) cells and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2785684B2 (ja) | 1994-03-25 | 1998-08-13 | 日本電気株式会社 | 配線間隔決定方法 |
| JPH09205149A (ja) * | 1996-01-25 | 1997-08-05 | Nec Corp | 半導体集積回路のレイアウト方法 |
| US6202195B1 (en) * | 1996-07-26 | 2001-03-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit layout method |
| JP3217299B2 (ja) | 1996-07-26 | 2001-10-09 | 松下電器産業株式会社 | 半導体集積回路のレイアウト方法 |
| JP4515544B2 (ja) * | 1998-09-25 | 2010-08-04 | 株式会社日立製作所 | 半導体集積回路の配線条件処理方法 |
-
2000
- 2000-06-29 JP JP2000196746A patent/JP3447673B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-28 US US09/894,405 patent/US6493860B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002016141A (ja) | 2002-01-18 |
| US6493860B2 (en) | 2002-12-10 |
| US20020002699A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003142584A5 (ja) | ||
| JP3230953B2 (ja) | 多層薄膜配線基板 | |
| JP3488606B2 (ja) | 半導体装置の設計方法 | |
| JP3447673B2 (ja) | 半導体装置の設計方法及び半導体装置の製造方法 | |
| JP3178399B2 (ja) | 半導体集積回路、その素子配置方法およびその製造方法 | |
| US20140001638A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| US8598704B2 (en) | Semiconductor device | |
| US7566647B2 (en) | Method of disposing and arranging dummy patterns | |
| JP2002289817A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2003158090A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001160577A (ja) | 半導体装置の製造方法と半導体ウェハ | |
| JP3449329B2 (ja) | 半導体集積回路 | |
| JP3588193B2 (ja) | 半導体装置およびその製造方法 | |
| JP3245562B2 (ja) | 半導体集積回路装置 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JP2004015036A (ja) | 高集積回路半導体装置およびその配線レイアウト方法 | |
| JPH05303451A (ja) | 電源供給方式 | |
| JPH06334303A (ja) | 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 | |
| JP2002261164A (ja) | 半導体集積回路装置およびそのレイアウト方法ならびに電子機器 | |
| JP2002118140A (ja) | 半導体装置 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JPH05183060A (ja) | 半導体集積回路 | |
| JP2005284838A (ja) | 半導体集積回路装置の自動配線方法 | |
| JP2007129026A (ja) | 半導体装置および配線パターン形成方法、マスク配線データ発生方法 | |
| JPH02186637A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |