JP3217299B2 - 半導体集積回路のレイアウト方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータ等にお
いて、ディジタル論理回路等の配置、配線を行なう半導
体集積回路のレイアウト方法に関する。

【０００２】

【従来の技術】今日、ＬＳＩの設計においては、回路等
から他の回路等への信号の伝搬に要する伝搬遅延時間を
満し、且つ半導体集積回路のレイアウト面積を最小にす
ることは、その半導体集積回路の性能及びコストの面で
非常に重要である。一方、半導体集積回路の回路規模は
増大し、また、その回路の動作周波数も高いため、前記
伝搬遅延時間を予め設計段階で制約する遅延制約も厳し
くなって来ている。従って、初期レイアウトされた半導
体集積回路において、前記遅延制約に違反する経路（配
線）の信号伝搬遅延時間を如何に短縮してその遅延制約
を満すよう、その設計を修正するかは重要な課題であ
る。

【０００３】従来では、遅延制約違反が発見された場
合、即ち、レイアウトの終了後に、そのレイアウトでの
配線の容量値及び抵抗値を正確に把握し、これ等に基い
てその配線の信号伝搬遅延時間を算出し、この算出遅延
時間が設定遅延時間を越えて遅延制約違反が見い出され
た場合には、前記信号伝搬遅延時間を短縮する方法とし
て、第１に、遅延制約違反の配線を駆動するトランジス
タを駆動能力の大きいものに置換する方法、第２に、遅
延制約違反の配線について、その経路を短くし、その配
線長を短縮するよう再配線する方法があった。

【０００４】

【発明が解決しようとする課題】しかしながら、今日、
半導体集積回路がディープサブミクロン（deep- submic
ron ）時代に入ると、配線の断面積の減少に伴い配線の
抵抗値は増大する。また、配線の幅や２つの配線間の間
隔が短かくなるのに伴い、配線とこれに隣接する配線と
の間の配線間容量が増大して、これを含んだ配線の総合
容量は増大し、この配線の総合容量の増大や配線抵抗の
増大はその配線を通じた信号伝搬遅延時間を長くする。
従って、今日、信号の伝搬遅延には、回路等を構成する
素子自体が持つ遅延に比して、配線が持つ遅延の方が支
配的になって来ている。

【０００５】従って、従来のようにトランジスタの駆動
能力を変更する方法では、前記配線遅延の方が支配的に
なってくると、遅延制約違反の解消にはさほど効果的で
なくなって来る。

【０００６】更に、従来のように制約違反の配線を再配
線する方法では、その配線の周囲の配線も再配線する必
要があるため、これ等周囲の配線が遅延制約を満してい
た場合であっても、その再配線に起因してそれ等周囲の
配線が新たに制約違反となることも少くない。従って、
再配線の繰返しが多くて、設計完了までに多くの時間を
要したり、再配線の繰返しによっても遅延制約を解消で
きない配線が残る場合も生じる欠点を有する。

【０００７】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、信号の伝搬遅延について素子遅延よ
りも配線遅延の方が支配的な半導体集積回路のレイアウ
ト方法において、配線の抵抗値や容量値を減少させるこ
とにより、配線の遅延制約違反を効果的に解消すると共
に、配線長の短縮となるような再配線を必要とせず、再
設計に要する工程数を低減することにある。

【０００８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明では、配線に関する所定の設計制約、例えば
配線間隔や配線幅等に基いてレイアウトした後、遅延制
約に違反する配線があれば、前記設計制約を緩やかな制
約に変更して、その遅延制約違反を解消すると共に、設
計制約である配線間隔や配線幅が広く変更されることに
対応して、他の配線やレイアウトされた部品をその広く
変更された距離分平行移動させることとする。

【０００９】すなわち、請求項１記載の発明の半導体集
積回路のレイアウト方法は、回路を構成する部品を結ぶ
配線を、予め設定した２つの配線間の配線間隔である設
計制約を満してレイアウトするレイアウト工程と、前記
レイアウト工程により得られたレイアウト結果の情報に
基いて、レイアウトされた各配線が、信号の伝搬遅延時
間を制約した設定遅延制約に違反するか否かを判断する
遅延判断工程と、前記レイアウト結果の情報及び前記判
断結果に基いて、前記設定設計制約を変更する設計制約
変更工程とを有し、前記遅延判断工程は、信号の伝搬遅
延時間が前記設定遅延制約に違反する配線を抽出する遅
延制約違反配線抽出工程を有し、前記設計制約変更工程
は、前記抽出した遅延制約違反の配線についての前記設
定設計制約を変更して、その遅延制約違反を解消する遅
延制約違反解消工程を有し、前記遅延制約違反解消工程
は、前記抽出した遅延制約違反の配線とこの配線に隣接
する配線との間隔を前記設定設計制約である設定配線間
隔よりも広げるように、前記隣接する配線を平行移動さ
せる配線間隔修正工程を有し、更に、前記配線間隔を広
げた結果のレイアウト情報を入力し、このレイアウト情
報に基いて、前記移動させた配線とレイアウトされた部
品との間隔が、その間隔を制約する設計制約を満さない
場合に、その部品を、前記設計制約を満すように移動す
る設計制約違反解消工程を有することを特徴とする。

【００１０】請求項２記載の発明は、前記請求項１記載
の半導体集積回路のレイアウト方法において、前記設計
制約違反解消工程を終えた後、前記遅延制約違反配線抽
出工程に戻り、その工程以後を繰り返すことを特徴とす
る。

【００１１】請求項３記載の発明の半導体集積回路のレ
イアウト方法は、回路を構成する部品を結ぶ配線を、予
め設定した配線幅である設計制約を満してレイアウトす
るレイアウト工程と、前記レイアウト工程により得られ
たレイアウト結果の情報に基いて、レイアウトされた各
配線が、信号の伝搬遅延時間を制約した設定遅延制約に
違反するか否かを判断する遅延判断工程と、前記レイア
ウト結果の情報及び前記判断結果に基いて、前記設定設
計制約を変更する設計制約変更工程とを有し、 前記遅延
判断工程は、信号の伝搬遅延時間が前記設定遅延制約に
違反する配線を抽出する遅延制約違反配線抽出工程を有
し、前記設計制約変更工程は、前記抽出した遅延制約違
反の配線についての前記設定設計制約を変更して、その
遅延制約違反を解消する遅延制約違反解消工程を有し、
前記遅延制約違反解消工程は、前記レイアウト結果の情
報及び前記遅延制約違反の配線の情報に基いて、前記抽
出した遅延制約違反の配線の配線幅を広げると共に、こ
の配線幅を広げた配線以外の配線を、前記広げた配線幅
に等しい距離平行移動する配線幅修正工程を有すること
を特徴とする。

【００１２】請求項４記載の発明は、前記請求項３記載
の半導体集積回路のレイアウト方法において、前記配線
幅の拡大及び配線の平行移動の結果のレイアウト情報を
入力し、このレイアウト情報に基いて、レイアウトされ
た部品又は配線とその部品又は配線に隣接する他の部品
又は配線との間隔が、その間隔を制約する設計制約を満
たさない場合に、前記他の部品又は配線を、前記設計制
約を満すように移動する設計制約違反解消工程を有する
ことを特徴とする。

【００１３】請求項５記載の発明は、前記請求項４記載
の半導体集積回路のレイアウト方法において、前記設計
制約違反解消工程を終えた後、前記遅延制約違反配線抽
出工程に戻り、その工程以後を繰り返すことを特徴とす
る。

【００１４】請求項６記載の発明の半導体集積回路のレ
イアウト方法は、回路を構成する部品を結ぶ配線を、予
め設定した設計制約を満してレイアウトするレイアウト
工程と、前記レイアウト工程により得られたレイアウト
結果の情報に基いて、レイアウトされた各配線が、信号
の伝搬遅延時間を制約した設定遅延制約に違反するか否
かを判断する遅延判断工程と、前記レイアウト結果の情
報及び前記判断結果に基いて、前記設定設計制約を変更
する設計制約変更工程とを有し、前記レイアウト工程
は、レイアウトされた配線の多くが前記設定遅延制約を
満すように余裕を持って予め設定された設計制約に基い
て配線をレイアウトし、また、前記遅延判断工程は、信
号の伝搬遅延時間が前記設定遅延制約を満している余裕
配線を抽出する余裕配線抽出工程を有し、前記設計制約
変更工程は、前記抽出された余裕配線についての前記設
定設計制約を厳しく変更する設計制約変更工程と、前記
変更された設定設計制約に基いて前記余裕配線周りのレ
イアウトを修正して、レイアウト面積を縮小するコンパ
クション工程とを有することを特徴とする。

【００１５】請求項７記載の発明は、前記請求項６記載
の半導体集積回路のレイアウト方法において、前記コン
パクション工程の後、前記余裕配線抽出工程に戻り、そ
の工程以後を繰返すことを特徴とする。

【００１６】請求項８記載の発明は、前記請求項６記載
の半導体集積回路のレイアウト方法において、設定設計
制約は２つの配線間の配線間隔であり、前記コンパクシ
ョン工程は、前記抽出した余裕配線とこの配線に隣接す
る配線との間隔を前記設定配線間隔よりも狭くするよう
に、前記隣接する配線を平行移動させる配線間隔修正工
程を有することを特徴とする。

【００１７】請求項９記載の発明は、前記請求項６記載
の半導体集積回路のレイアウト方法において、設定設計
制約は配線幅であり、前記コンパクション工程は、前記
余裕配線の配線幅を狭くすると共に、この配線幅を狭く
した配線以外の配線を、前記狭くした配線幅に等しい距
離平行移動する配線幅修正工程を有することを特徴とす
る。

【００１８】請求項１０記載の発明の半導体集積回路の
レイアウト実行プログラムを記録した記録媒体は、コン
ピュータにより半導体集積回路のレイアウトを実行させ
るための実行プログラムを記録した記録媒体であって、
前記実行プログラムは、回路を構成する部品を結ぶ配線
を、予め設定した配線幅である設計制約を満してレイア
ウトし、得られたレイアウト結果の情報に基いて、レイ
アウトされた各配線が、信号の伝搬遅延時間を制約した
設定遅延制約に違反するか否かを判断して、前記設定遅
延制約に違反する配線を抽出し、前記レイアウト結果の
情報及び前記遅延制約違反の配線の情報に基いて、前記
抽出した遅延制約違反の配線についての 前記設定設計制
約である配線幅を広げて、その遅延制約違反を解消する
と共に、この配線幅を広げた配線以外の配線を、前記広
げた配線幅に等しい距離平行移動させることを特徴とし
ている。

【００１９】請求項１１記載の発明の半導体集積回路の
レイアウト実行プログラムを記録した記録媒体は、コン
ピュータにより半導体集積回路のレイアウトを実行させ
るための実行プログラムを記録した記録媒体であって、
前記実行プログラムは、回路を構成する部品を結ぶ配線
を、その配線の多くが信号の伝搬遅延時間を制約した設
定遅延制約を満すように余裕を持って予め設定された設
計制約を満してレイアウトし、得られたレイアウト結果
の情報に基いて、レイアウトされた各配線が前記設定遅
延制約に違反するか否かを判断し、その判断結果に基い
て、信号の伝搬遅延時間が前記設定遅延制約を満してい
る余裕配線を抽出し、前記抽出された余裕配線について
の前記設定設計制約を厳しく変更し、その後、前記変更
された設定設計制約に基いて前記余裕配線周りのレイア
ウトを修正して、レイアウト面積を縮小するコンパクシ
ョンを行うことを特徴とする。

【００２０】請求項１２記載の発明は、前記請求項１１
記載の半導体集積回路のレイアウト実行プログラムを記
録した記録媒体において、設定設計制約は２つの配線間
の配線間隔であり、前記コンパクションは、前記抽出し
た余裕配線とこの配線に隣接する配線との間隔を前記設
定配線間隔よりも狭くするように、前記隣接する配線を
平行移動させて、配線間隔を修正することを特徴とす
る。

【００２１】請求項１３記載の発明は、前記請求項１１
記載の半導体集積回路のレイアウト実行プログラムを記
録した記録媒体において、設定設計制約は配線幅であ
り、前記コンパクションは、前記余裕配線の配線幅を狭
くすると共に、この配線幅を狭くした配線以外の配線
を、前記狭くした配線幅に等しい距離平行移動させて、
配線幅を修正することを特徴とする。

【００２２】請求項１４記載の発明の半導体集積回路
は、回路を構成する部品を複数個備え、これ等の部品が
配線で結ばれた半導体集積回路であって、前記配線のう
ち一部の配線は、この一部の配線についての設計制約が
他の配線の設計制約であれば、その一部の配線が各々結
ぶ部品間の信号の伝搬遅延時間を制約した設定遅延制約
に違反する配線であって、その一部の配線についての設
計制約が、前記他の配線の設計制約とは異なる設計制約
に設定されていることを特徴とする。

【００２３】請求項１５記載の発明は、前記請求項１４
記載の半導体集積回路において、前記設計制約は２つの
配線間の設定配線間隔であり、前記一部の配線は、その
各配線とこれに隣接する配線との間隔が、前記設定配線
間隔よりも広い配線間隔に設定されていることを特徴と
する。

【００２４】請求項１６記載の発明は、前記請求項１４
記載の半導体集積回路において、前記設計制約は設定配
線幅であり、前記一部の配線は、その各配線の配線幅が
前記設定配線幅よりも広い配線幅に設定されていること
を特徴とする。

【００２５】以上の構成により、本発明では、設定設計
制約を満して配線のレイアウトを行い、その結果、一部
の配線について、その配線の信号伝搬遅延時間が設定遅
延制約に違反する場合には、制約違反の配線の配線幅
や、その配線とこれに隣接する配線との配線間隔等の設
計制約を変更し、これにより、その制約違反の配線の配
線幅や配線間隔を広げて、その遅延制約違反を解消す
る。

【００２６】このようなレイアウト方法では、遅延制約
違反の配線の抵抗値や容量値が減少して、信号の伝搬遅
延について素子遅延よりも支配的な配線遅延が軽減され
るので、前記遅延制約違反が効果的に解消されることに
なる。

【００２７】しかも、配線幅や配線間隔の拡大は、他の
配線やレイアウトされた部品の平行移動を伴うのみであ
るので、従来のように配線経路の変更して配線長を短く
する方法に比して、全ての配線について確実に遅延制約
違反を解消でき、再設計に要する工程数を低減すること
が可能である。

【００２８】また、遅延制約を満している余裕配線の周
囲について、設計制約を厳しくして、その厳しい設計制
約を満しつつ、レイアウト面積のコンパクションを行え
ば、全ての配線について設計制約を満しつつ、より一層
にレイアウト面積を縮小することができる。

【００２９】尚、遅延制約に違反する配線の配線幅を広
げることは、従来のように配線間隔が比較的広い又は配
線水平幅が比較的広い半導体集積回路には、適用できな
い。即ち、このような半導体集積回路では、配線の総合
容量は、ほとんど半導体基板との間の容量（基板間容
量）で決定されるため、配線幅の拡大により配線の抵抗
値が減少しても、その配線幅を広げた配線の基板間容量
（即ち、総合容量）も増大し、遅延時間をさほど短縮で
きない。しかし、配線間隔が狭い又は配線水平幅が比較
的狭い半導体集積回路では、配線の総合容量は、ほとん
ど配線間容量や、配線の側面と半導体基板との間のフリ
ンジ容量で決定され、基板間容量が配線の総合容量に占
める割合は低い。従って、配線幅を広げると、配線の総
合容量はさほど増大しない一方、配線の抵抗値は減少し
て、遅延時間を大きく短縮することができる。

【００３０】

【発明の実施の形態】（第１の実施の形態） 以下、本発明の第１の実施の形態について図１から図７
を用いて説明する。

【００３１】図１は、本実施の形態のレイアウト方法の
工程の流れを示す図である。この流れ図は実際はプログ
ラムにより構成され、このプログラムは、汎用コンピュ
ータ等で実行される配線のレイアウト方法の実行プログ
ラムであり、フロッピーディスク等のコンピュータ可読
記録媒体に格納され、コンピュータに入力されて、配線
のレイアウト処理が実行される。

【００３２】同図において、１−０はレイアウト工程で
あって、この工程は、図２に示すように、半導体集積回
路を構成する部品Ａ〜Ｆを配置すると共に、これ等の部
品を接続する配線１、２、３をレイアウトする。この配
線処理は、図２に示すように各配線１〜３間の配線間隔
ａ、及び各部品とこの各部品に隣接する配線との離隔
を、予め設定した配線間隔及び設定離隔の設計制約を満
してレイアウトする処理であって、レイアウトの結果の
情報６を得る。尚、本実施の形態では、部品と配線との
離隔を制約する設計制約は、余裕を持つ。従って、配線
２を部品Ｃ、Ｄに近付け、又は配線３を部品Ｆに近付け
ても、その離隔は設計制約の設定離隔を十分満す。

【００３３】また、１−１は遅延判断工程であって、遅
延制約違反配線抽出工程を有する。この工程は、レイア
ウトした結果の情報６を入力し、この情報に基いて、各
配線１〜３が結ぶ２個の部品間での信号の伝送時から受
信時までの伝搬遅延時間を算出すると共に、これ等各配
線の信号伝搬遅延時間を予め制約した設定遅延制約をメ
モリ等から読み出し、その後、前記算出した各配線の信
号伝搬遅延時間を、対応する前記設定遅延制約と比較し
て、レイアウトされた各配線が前記設定遅延制約に違反
するか否かを判断し、その判断の結果として、前記設定
遅延制約に違反した長い伝搬遅延時間の配線を抽出する
工程である。前記各配線１〜３を経た信号伝搬遅延時間
の算出は、例えば、図２のIII-III 線断面を示す図３の
ように、配線１と配線３との間の間隔ｄ１と、配線１と
配線３との配線間容量Ｃ１とを考慮し、配線間容量Ｃ１
は１／ｄ１に比例するという関係を含めて、配線１のレ
イアウト形状から算出される。配線１と配線２との間に
ついても同様である。尚、図３において、５は半導体の
基板である。

【００３４】前記遅延制約違反配線抽出工程１−１によ
り、遅延制約違反配線の情報７を得る。この情報７の例
を図４に示す。図４の情報７は、配線１の信号伝搬遅延
時間が３nsであって、配線１がタイミングエラーを生じ
ていることを示している。

【００３５】更に、１−２は設計制約変更工程であっ
て、配線間隔修正工程（遅延制約違反解消工程）より成
り、前記レイアウトした結果の情報６と前記遅延制約違
反配線の情報７とに基いて、抽出された遅延制約違反の
配線について、該配線とこれに隣接する配線との配線間
隔を広げるように前記設定設計制約を変更し、この変更
された設定設計制約に基いて、前記遅延制約違反の配線
とこれに隣接する配線との配線間隔を広げるように、そ
の隣接配線を平行移動する工程である。

【００３６】加えて、１−３は設計制約違反解消工程で
あって、前記配線間隔修正工程１−２で配線間隔を修正
した結果のレイアウト情報８を入力し、この情報８に基
いて、平行移動した配線とこれに隣接する部品との離隔
が設定離隔未満で設計制約に違反している場合に、その
離隔を広げるように、その設計制約違反のあった部品を
移動する工程である。この工程１−３の結果、設計制約
違反を解消した結果のレイアウト情報９が得られる。

【００３７】次に、前記配線間隔修正工程１−２及び設
計制約違反解消工程１−３の詳細を図５に示す。同図に
おいて、５−１は、遅延制約違反配線抽出工程１−１で
抽出した遅延制約違反の配線の情報７を入力し、この情
報７に基いて、遅延制約に違反した配線の有無をチェッ
クする工程である。

【００３８】前記チェックの結果、遅延制約違反の配線
が有る場合には、工程５−２において、違反を生じてい
る配線とこれに隣接する配線との配線間隔を前記設定配
線間隔ａよりも広くするように、前記隣接配線を平行移
動する。必要な平行移動距離は、信号伝搬遅延値から配
線間容量を計算することにより、求めることができる。
配線１が遅延制約違反の配線である場合には、図６に示
すように、配線１に隣接する配線２を部品Ｃ、Ｄに近付
けるよう平行移動させると共に、他の隣接する配線３を
部品Ｆに近付けるよう平行移動させる。

【００３９】次に、工程５−３において、前記平行移動
した配線と、この配線に近接する部品との離隔が、設定
離隔未満であって、設計制約違反を生じたか否かをチェ
ックする。図６では配線２と部品Ｃ、Ｄとの離隔、及び
配線３と部品Ｆとの離隔は、各々、設定離隔以上で設計
制約を満すので、前記工程５−１に戻る。

【００４０】一方、設定離隔未満で設計制約違反の部品
が有る場合には、工程５−４において、配線との離隔が
設定離隔以上となるよう（設計制約を満すよう）に、こ
の部品を平行移動する。

【００４１】その後、前記部品の平行移動により設計制
約違反が無くなれば、工程５−１に戻り、前記工程５−
２での配線の平行移動に起因して、この平行移動した配
線が新たに遅延制約違反の配線となっていないか否かを
チェックし、その違反配線が有る場合には、それ以後の
工程を繰返し、違反配線が無ければ、工程５−５に進ん
で処理を終了する。

【００４２】図７は、図６に示した配線の平行移動後の
レイアウトのVII-VII 線断面を示すモデル図である。図
３と対応する部分は同じ符号を付している。図３では、
配線１と配線３との間隔ｄ２が広がり、また、配線１と
配線３との配線間容量Ｃ２は、１／ｄ２に比例するの
で、この広い配線間隔ｄ２の場合の配線間容量Ｃ２は、
通常の配線間隔ｄ１の場合の配線間容量Ｃ１よりも小さ
い。換言すれば、図３の配線間容量Ｃ１及び配線間隔ｄ
１を用いると、Ｃ２／Ｃ１＝ｄ１／ｄ２であるので、配
線間隔ｄ２を広げた分、配線間容量Ｃ２は減少する。

【００４３】しかも、本実施の形態では、設計制約に余
裕があり、配線２、３を平行移動しても、配線２と部品
Ｃ、Ｄ及び配線３と部品Ｆとは、各々設定離隔以上であ
るので、図２と図６とを比較して判るように、レイアウ
ト面積の増加なしに、遅延制約違反を解消することが可
能である。

【００４４】以下、本発明の前記第１の実施の形態の変
形例を図８から図１０を用いて説明する。

【００４５】図８は、本変形例において、レイアウトし
た結果の情報を示す図である。本変形例では、設計制約
に余裕を持たせず、レイアウトした結果の図８で破線で
囲む面積は最小である。従って、一部の配線間の間隔を
広げる場合には、そのレイアウト面積の増大を考慮す
る。

【００４６】図８において、Ａ〜Ｈは半導体集積回路を
構成する部品、１〜３は部間品を接続する配線であり、
配線１は部品Ａと部品Ｂを、配線２は部品Ｃと部品Ｄ
を、配線３は部品Ｅと部品Ｆを各々接続している。

【００４７】前記第１の実施の形態と同様に、部品Ａか
ら配線１を経て部品Ｂに信号を伝搬する際の信号伝搬遅
延時間が設定遅延時間よりも長くて、配線１について制
約違反が生じている場合には、図９に示すように、配線
２を右方に、配線３を左方に移動させて、配線１と配線
２間及び配線１と配線３間の間隔を設定配線間隔ａより
も広げる。その結果、部品Ｈと配線２、及び部品Ｇと配
線３において、配線と部品との離隔が設定離隔よりも短
く、設計制約違反が生じている。

【００４８】次に、図１の設計制約違反解消工程１−３
により、設計制約違反を生じている前記部品Ｇを左方
に、部品Ｈを右方に各々移動させて、その設計制約違反
を解消する。図１０は、このように、設計制約違反を解
消したレイアウト結果の情報を示す図である。

【００４９】本変形例のレイアウト方法では、図１０に
斜線を付して示すように、図８で破線で囲んだレイアウ
ト面積よりも、レイアウト面積が増加する。

【００５０】（第２の実施の形態） 以下、本発明の第２の実施の形態について、図１１から
図１７を用いて説明する。

【００５１】図１１は、本発明の実施の形態のレイアウ
ト方法の工程の流れを示す図である。この流れ図は前記
第１の実施の形態と同様に、実際は、汎用コンピュータ
等で実行される配線のレイアウト方法の実行プログラム
により構成され、フロッピーディスク等のコンピュータ
可読記録媒体に格納される。

【００５２】以下、図１に示した工程図と異なる工程の
みについて説明し、同一の工程については同一の符号を
付して、その説明を省略する。

【００５３】図１１において、１１−１は設計制約変更
工程であって、配線幅修正工程（遅延制約違反解消工
程）より成り、レイアウトした結果の情報６と、遅延制
約違反の配線の情報７とに基づき、遅延制約違反のあっ
た配線の配線幅を広げるよう設定設計制約を変更し、こ
の変更した設定設計制約に基いて、前記遅延制約違反の
あった配線の配線幅を広げると共に、この配線幅を広げ
た配線以外の配線を、前記広げた配線幅に等しい距離だ
け平行移動する工程である。この工程１１−１により、
配線幅を広く修正したレイアウト結果の情報１２が得ら
れる。

【００５４】図１５は、前記配線幅修正工程１１−１及
び設計制約違反解消工程１−３の詳細を示すフローチャ
ート図である。同図は、前記第１の実施の形態の図５で
示したフローチャートとほぼ同一であり、異なる点は、
配線幅修正工程１１−１では、工程１５−２において、
遅延制約違反を生じている配線に対し、その配線幅を設
定配線幅Ｗ１よりも広げると共に、この幅を広げた配線
以外の配線を平行移動させる点のみである。他の工程は
図５と同一であり、同一の工程に同一の符号を付してそ
の説明を省略する。尚、必要な配線幅は、後述するよう
に、配線抵抗と配線容量とに基いて求めることが可能で
ある。

【００５５】次に、本実施の形態の具体的な処理を説明
する。

【００５６】図１２は、本実施の形態において、レイア
ウト工程１−０によりレイアウトした結果の情報を示す
図である。尚、本実施の形態では、予め設定した設計制
約には余裕が持たされている。従って、配線幅を拡大す
る修正が行なわれても、レイアウト面積は増大しないも
のとする。

【００５７】図１２において、Ａ〜Ｆは半導体集積回路
を構成する部品、１〜３は部品間を接続する配線であっ
て、配線１は部品Ａと部品Ｂを、配線２は部品Ｃと部品
Ｄを、配線３は部品Ｅと部品Ｆを各々接続している。

【００５８】図１３は、図１２をXIII-XIII 線の断面を
示すモデル図である。同図において、１〜３は部品間を
接続する配線、５は半導体の基板、Ｗ１は各配線１〜３
の配線幅、Ｃｃは配線１と配線２との間及び配線１と配
線３との間の配線間容量、Ｃｆは配線１のフリンジ容
量、Ｃｂ１は配線１の基板間容量、Ｒ１は配線１の抵抗
である。

【００５９】配線１の持つ容量Ｃ１は、前記各容量Ｃ
ｃ、Ｃｆ、Ｃｂ１により次式で表される。

【００６０】Ｃ１＝２Ｃｃ＋２Ｃｆ＋Ｃｂ１ 配線抵抗Ｒ１は配線幅Ｗ１に反比例し、基板間容量Ｃｂ
１は逆に配線幅Ｗ１に比例する関係を持つ。一方、配線
幅Ｗ１を広げても、配線間容量Ｃｃ及びフリンジ容量Ｃ
ｆは変化しない。従って、配線幅Ｗ１を広げると、基板
間容量Ｃｂ１が増大し、その分、配線容量Ｃ１は増大す
るが、配線抵抗Ｒ１が減少する。配線１を通じた信号の
伝搬遅延Delay1は、配線抵抗Ｒ１と配線容量Ｃ１との積
に比例する。ここに、前記配線抵抗Ｒ１の減少は前記基
板間容量Ｃｂ１の増大に比して大きい。従って、信号の
伝搬遅延Delay1を減少させることができる。これを式で
表現すると、以下の通りである。

【００６１】 Delay1 ＝ R1・C1 ＝ (2Cc＋2Cf ＋a ・W1)/W1 （ａ…比例定数） ＝ (2Cc＋2Cf)/W1 ＋a 本実施の形態では、図１４に示すように、遅延制約違反
配線抽出工程１−１により、遅延制約違反の配線が抽出
された場合に、その抽出された遅延制約違反の配線が配
線１であるときの情報の例である。

【００６２】図１６は、配線幅修正工程１１−１により
配線１の配線幅を修正したレイアウト結果の情報を示す
図である。前記図１２と比較して、配線２及び配線３が
配線１から離れた位置に移動している。

【００６３】図１７は、図１６のXVI-XVI 線断面を示す
モデル図である。同図において、Ｗ２は配線１の配線
幅、Ｃｂ２は配線１の基板間容量、Ｒ２は配線１の抵抗
を各々示す。

【００６４】配線１の持つ容量Ｃ２は、配線間容量Ｃ
ｃ、フリンジ容量Ｃｆ、及び基板間容量Ｃｂ２とによ
り、次式で表される。

【００６５】Ｃ２＝２Ｃｃ＋２Ｃｆ＋Ｃｂ２ 配線１について信号の伝搬遅延Delay2と、配線１の配線
幅Ｗ２との間には、以下の関係がある。

【００６６】 Delay2 ＝ R2・C2 ＝ (2Cc＋2Cf ＋a ・W2)/W2 （ａ…比例定数） ＝ (2Cc＋2Cf)/W2 ＋a 前記図１３のDelay1、Ｗ１を用いると、以下の関係が生
じる。

【００６７】 Delay1−Delay2 ＝ (2Cc＋2Cf)/W1 −(2Cc＋2Cf)/W2 ＝ (1/W1)−(1/W2) 従って、配線１の配線幅をＷ１からＷ２に広げた分、配
線１の信号伝搬遅延Delay2は、遅延Delay1よりも減少す
ることが判る。

【００６８】また、本実施の形態では、設計制約に余裕
があるので、図１６を図１２と比較して判るように、レ
イアウト面積の増加なしに、遅延制約違反を解消するこ
とが可能である。

【００６９】次に、本発明の第２の実施形態の変形例
を、図１８から図２０を用いて説明する。本変形例は、
設計制約に余裕を設けず、レイアウト工程で最小のレイ
アウト面積を持つ半導体集積回路が設計された場合の処
理例である。

【００７０】図１８は、レイアウト工程によるレイアウ
ト結果の情報を示す図である。同図において、Ａ〜Ｈは
半導体集積回路を構成する部品、１〜３は部品間を接続
する配線である。

【００７１】遅延制約違反配線抽出工程１−１により、
遅延制約違反を生じている配線として配線１が抽出され
た場合には、図１９に示すように、配線幅修正工程１１
−１により、遅延制約違反を生じている配線１の配線幅
を設定配線幅Ｗ１よりも広い配線幅Ｗ２に広げると共
に、他の２本の配線２、３をその広げた幅（Ｗ２−Ｗ
１）の分、配線１から離れるように平行移動する。

【００７２】図１９では、前記配線２、３の平行移動の
結果、部品Ｈと配線２、及び部品Ｇと配線３について、
その各離隔が設定離隔未満となって、設計制約違反を生
じている。

【００７３】次に、図２０に示すように、設計制約違反
解消工程１−３により、設計制約違反を生じている部品
Ｇを左方に、部品Ｈを右方に各々移動させることによ
り、設計制約違反を解消する。

【００７４】本変形例のレイアウト方法では、図２０に
斜線で示すように、図１８のレイアウトよりも面積を増
加させて、遅延制約違反を解消している。

【００７５】（第３の実施の形態） 次に、本発明の第３の実施の形態を図２１から図２３に
基いて説明する。本実施の形態は、レイアウト面積を最
小に確保しつつ、遅延制約違反を配線間隔の拡大により
解消しようとするものである。

【００７６】図２１は本実施の形態のレイアウト方法の
工程の流れを示す図である。この流れ図は前記第１及び
第２の実施の形態と同様に、実際は、汎用コンピュータ
等で実行される配線のレイアウト方法の実行プログラム
により構成され、フロッピーディスク等のコンピュータ
可読記録媒体に格納される。

【００７７】図２１において、２１−１は余裕を持たせ
た設計制約に基いてレイアウトするレイアウト工程であ
る。このように設計制約、特に設定配線間隔に余裕を持
たせる理由は、設定配線間隔を厳しく（即ち、狭く）設
定すると、隣接する配線間の配線容量が増大し、信号伝
搬遅延時間が大きくなる関係から、予め、設定配線間隔
に余裕を持たせて、計算した信号伝搬遅延時間がほとん
どの配線で設定遅延時間未満で、設計制約を満すように
するためである。

【００７８】また、２１−２は遅延制約のチェック工程
（遅延判断工程）であり、その詳細は図２２に示され
る。図２２の遅延制約チェック工程２１−２において、
２２は余裕配線抽出工程であって、前記レイアウト工程
２１−１により得られた初期レイアウト結果の情報６を
入力し、この情報６に基いて、各配線の信号伝搬遅延時
間を算出し、この遅延時間が予め設定した設定遅延時間
以上にあるか否か、即ち前記設定遅延時間という設定設
計制約に違反するか否かを判断し、その判断の結果とし
て、前記算出した遅延時間が前記設定遅延時間未満の余
裕配線を抽出する。また、工程１−１、１−２、１−３
は、各々前記第１の実施の形態の図１に示した遅延制約
違反配線抽出工程、配線間隔修正工程、及び設計制約違
反解消工程と同一の工程であり、その工程の詳細は第１
の実施の形態で既述したので、その説明を省略する。従
って、この遅延制約チェック工程２１−２では、遅延制
約違反の配線が抽出された場合には、第１の実施の形態
と同様に、配線間隔の拡大によりその遅延制約違反が解
消される。

【００７９】図２１に戻って、２１−３は、遅延制約に
余裕のある配線の設計制約を厳しく変更する工程であ
る。この工程２１−３は、前記余裕配線抽出工程２２で
算出された信号伝搬遅延時間と設定遅延時間との差等の
余裕度に応じて、前記各余裕配線について、設定配線間
隔や設定配線幅（設計制約）を短くするよう変更する工
程である。

【００８０】また、２１−４はコンパクション工程であ
って、この工程は、前記変更された設定配線間隔や設定
配線幅に基いて、余裕配線とこれに隣接する配線との配
線間隔を短く修正したり、余裕配線の配線幅を狭く修正
して、レイアウト面積を縮小する工程であって、配線間
隔修正工程又は配線幅修正工程より成る。例えば、初期
レイアウト結果が図２３に示すレイアウトである場合
に、配線１と配線２との配線間隔が設定配線間隔未満で
あったときには、図２４に示すように、その設定配線間
隔を短く変更し、この設定配線間隔にするよう両配線
１、２間の配線間隔を修正する。図２４の最終レイアウ
ト結果では、同図に斜線で示す範囲で、レイアウト面積
が縮小されていることが判る。

【００８１】更に、２１−５は判定工程であって、前記
コンパクション工程２１−４でのコンパクションにより
レイアウト面積が縮小されたか否かを判定し、縮小され
た場合には、前記遅延制約のチェック工程２１−２に戻
って、その工程以後の工程を繰返し、レイアウト面積が
縮小されなくなれば、終了する。

【００８２】従って、本実施の形態では、遅延制約に違
反する配線は配線間隔を広げ、信号伝搬遅延時間が設定
遅延時間未満で余裕の有る配線は配線間隔を狭くするの
で、遅延制約を満しつつ、最小のレイアウト面積を得る
ことができる。

【００８３】尚、本実施の形態では、遅延制約違反の配
線が有る場合に、配線間隔の拡大によりその違反を解消
したが、前記第２の実施の形態のように配線幅の拡大に
より解消してもよいのは勿論である。

【００８４】

【発明の効果】以上説明したように、本発明によれば、
一部の配線が設定遅延制約に違反する場合には、その制
約違反の配線の配線幅や配線間隔等の設計制約を変更し
て、その遅延制約違反を解消し、これにより、遅延制約
違反の配線の抵抗値や容量値を減少させて、信号の伝搬
遅延について素子遅延よりも支配的な配線遅延を軽減さ
せるので、遅延制約違反を効果的に解消できると共に、
一部の配線の設定遅延制約違反の解消に際しては、他の
配線やレイアウトされた部品を平行移動するのみで全て
の配線について設計制約を満たすので、従来のように配
線経路を変更する必要がなく、全ての配線について確実
に遅延制約違反を解消でき、再設計に要する工程数を低
減することが可能である。

【００８５】また、遅延制約を満している余裕配線の周
囲について、設計制約を厳しくして、その厳しい設計制
約を満しつつ、レイアウト面積のコンパクションを行え
ば、全ての配線について設計制約を満しつつ、より一層
にレイアウト面積を縮小することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のレイアウト方法を
示す工程図である。

【図２】第１の実施の形態におけるレイアウト工程によ
るレイアウト結果を示す図である。

【図３】図２のIII-III 線断面を示すモデル図である。

【図４】同実施の形態において遅延制約違反の配線の情
報を例示する図である。

【図５】第１の実施の形態の配線間隔修正工程及び設計
制約違反解消工程の詳細を示す図である。

【図６】同実施の形態において、配線間隔を拡大した最
終レイアウト結果を示す図である。

【図７】図６のVII-VII 線断面を示すモデル図である。

【図８】同実施の形態の変形例におけるレイアウト工程
によるレイアウト結果を示す図である。

【図９】同変形例において配線間隔を拡大したレイアウ
ト結果を示す図である。

【図１０】同変形例において設計制約違反の部品を移動
した最終レイアウト結果を示す図である。

【図１１】本発明の第２の実施の形態のレイアウト方法
を示す工程図である。

【図１２】第２の実施の形態におけるレイアウト工程に
よるレイアウト結果を示す図である。

【図１３】図１２のXIII-XIII 線断面を示すモデル図で
ある。

【図１４】同実施の形態において遅延制約違反の配線の
情報を例示する図である。

【図１５】第２の実施の形態の配線幅修正工程及び設計
制約違反解消工程の詳細を示す図である。

【図１６】第２の実施の形態において配線幅を拡大した
最終レイアウト結果を示す図である。

【図１７】図１６のXVI-XVI 線断面を示すモデル図であ
る。

【図１８】第２の実施の形態の変形例におけるレイアウ
ト工程によるレイアウト結果を示す図である。

【図１９】同変形例において配線幅を拡大したレイアウ
ト結果を示す図である。

【図２０】同変形例において設計制約違反の部品を移動
した最終レイアウト結果を示す図である。

【図２１】本発明の第３の実施の形態のレイアウト方法
を示す工程図である。

【図２２】同実施の形態の遅延制約のチェック工程の詳
細を示す図である。

【図２３】同実施の形態のレイアウト工程によるレイア
ウト結果を示す図である。

【図２４】同実施の形態においてコンパクションを行っ
た最終レイアウト結果を示す図である。

【符号の説明】

１−０ レイアウト工程 １−１ 遅延判断工程（遅延制約違反配線抽
出工程） １−２ 設計制約変更工程 （配線間隔修正工程）（遅延制約違反解消工程） １−３ 設計制約違反解消工程 １、２、３ 配線 Ａ〜Ｈ 部品 １１−１ 設計制約変更工程 （配線幅修正工程）（遅延制約違反解消工程） ２１−１ 余裕を持たせた設計制約によるレイ
アウト工程 ２１−２ 遅延制約のチェック工程（遅延判断
工程） ２１−３ 設計制約変更工程 ２１−４ コンパクション工程 ２２ 余裕配線抽出工程

フロントページの続き (56)参考文献 特開 平４−151853（ＪＰ，Ａ) 特開 平８−83847（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 回路を構成する部品を結ぶ配線を、予め
   設定した２つの配線間の配線間隔である設計制約を満し
   てレイアウトするレイアウト工程と、 前記レイアウト工程により得られたレイアウト結果の情
   報に基いて、レイアウトされた各配線が、信号の伝搬遅
   延時間を制約した設定遅延制約に違反するか否かを判断
   する遅延判断工程と、 前記レイアウト結果の情報及び前記判断結果に基いて、
   前記設定設計制約を変更する設計制約変更工程とを有
   し、 前記遅延判断工程は、信号の伝搬遅延時間が前記設定遅
   延制約に違反する配線を抽出する遅延制約違反配線抽出
   工程を有し、 前記設計制約変更工程は、前記抽出した遅延制約違反の
   配線についての前記設定設計制約を変更して、その遅延
   制約違反を解消する遅延制約違反解消工程を有し、 前記遅延制約違反解消工程は、前記抽出した遅延制約違
   反の配線とこの配線に隣接する配線との間隔を前記設定
   設計制約である設定配線間隔よりも広げるように、前記
   隣接する配線を平行移動させる配線間隔修正工程を有
   し、 更に、 前記配線間隔を広げた結果のレイアウト情報を入
   力し、このレイアウト情報に基いて、前記移動させた配
   線とレイアウトされた部品との間隔が、その間隔を制約
   する設計制約を満さない場合に、その部品を、前記設計
   制約を満すように移動する設計制約違反解消工程を有す
   ることを特徴とする半導体集積回路のレイアウト方法。
2. 【請求項２】 前記設計制約違反解消工程を終えた後、
   前記遅延制約違反配線抽出工程に戻り、その工程以後を
   繰り返すことを特徴とする請求項１記載の半導体集積回
   路のレイアウト方法。
3. 【請求項３】 回路を構成する部品を結ぶ配線を、予め
   設定した配線幅である設計制約を満してレイアウトする
   レイアウト工程と、 前記レイアウト工程により得られたレイアウト結果の情
   報に基いて、レイアウ トされた各配線が、信号の伝搬遅
   延時間を制約した設定遅延制約に違反するか否かを判断
   する遅延判断工程と、 前記レイアウト結果の情報及び前記判断結果に基いて、
   前記設定設計制約を変更する設計制約変更工程とを有
   し、 前記遅延判断工程は、信号の伝搬遅延時間が前記設定遅
   延制約に違反する配線を抽出する遅延制約違反配線抽出
   工程を有し、 前記設計制約変更工程は、前記抽出した遅延制約違反の
   配線についての前記設定設計制約を変更して、その遅延
   制約違反を解消する遅延制約違反解消工程を有し、 前記遅延制約違反解消工程は、前記レイアウト結果の情
   報及び前記遅延制約違反の配線の情報に基いて、前記抽
   出した遅延制約違反の配線の配線幅を広げると共に、こ
   の配線幅を広げた配線以外の配線を、前記広げた配線幅
   に等しい距離平行移動する配線幅修正工程を有すること
   を特徴とする半導体集積回路のレイアウト方法。
4. 【請求項４】 前記配線幅の拡大及び配線の平行移動の
   結果のレイアウト情報を入力し、このレイアウト情報に
   基いて、レイアウトされた部品又は配線とその部品又は
   配線に隣接する他の部品又は配線との間隔が、その間隔
   を制約する設計制約を満たさない場合に、前記他の部品
   又は配線を、前記設計制約を満すように移動する設計制
   約違反解消工程を有することを特徴とする請求項３記載
   の半導体集積回路のレイアウト方法。
5. 【請求項５】 前記設計制約違反解消工程を終えた後、
   前記遅延制約違反配線抽出工程に戻り、その工程以後を
   繰り返すことを特徴とする請求項４記載の半導体集積回
   路のレイアウト方法。
6. 【請求項６】 回路を構成する部品を結ぶ配線を、予め
   設定した設計制約を満してレイアウトするレイアウト工
   程と、 前記レイアウト工程により得られたレイアウト結果の情
   報に基いて、レイアウトされた各配線が、信号の伝搬遅
   延時間を制約した設定遅延制約に違反するか否かを判断
   する遅延判断工程と、 前記レイアウト結果の情報及び前記判断結果に基いて、
   前記設定設計制約を変 更する設計制約変更工程とを有
   し、 前記 レイアウト工程は、レイアウトされた配線の多くが
   前記設定遅延制約を満すように余裕を持って予め設定さ
   れた設計制約に基いて配線をレイアウトし、また、 前記遅延判断工程は、信号の伝搬遅延時間が前記設定遅
   延制約を満している余裕配線を抽出する余裕配線抽出工
   程を有し、 前記設計制約変更工程は、 前記抽出された余裕配線についての前記設定設計制約を
   厳しく変更する設計制約変更工程と、 前記変更された設定設計制約に基いて前記余裕配線周り
   のレイアウトを修正して、レイアウト面積を縮小するコ
   ンパクション工程とを有することを特徴とする半導体集
   積回路のレイアウト方法。
7. 【請求項７】 前記コンパクション工程の後、前記余裕
   配線抽出工程に戻り、その工程以後を繰返すことを特徴
   とする請求項６記載の半導体集積回路のレイアウト方
   法。
8. 【請求項８】 設定設計制約は２つの配線間の配線間隔
   であり、 前記コンパクション工程は、 前記抽出した余裕配線とこの配線に隣接する配線との間
   隔を前記設定配線間隔よりも狭くするように、前記隣接
   する配線を平行移動させる配線間隔修正工程を有するこ
   とを特徴とする請求項６記載の半導体集積回路のレイア
   ウト方法。
9. 【請求項９】 設定設計制約は配線幅であり、 前記コンパクション工程は、 前記余裕配線の配線幅を狭くすると共に、この配線幅を
   狭くした配線以外の配線を、前記狭くした配線幅に等し
   い距離平行移動する配線幅修正工程を有することを特徴
   とする請求項６記載の半導体集積回路のレイアウト方
   法。
10. 【請求項１０】 コンピュータにより半導体集積回路の
    レイアウトを実行させるための実行プログラムを記録し
    た記録媒体であって、 前記実行プログラムは、 回路を構成する部品を結ぶ配線を、予め設定した配線幅
    である設計制約を満してレイアウトし、 得られたレイアウト結果の情報に基いて、レイアウトさ
    れた各配線が、信号の伝搬遅延時間を制約した設定遅延
    制約に違反するか否かを判断して、前記設定遅延制約に
    違反する配線を抽出し、 前記レイアウト結果の情報及び前記遅延制約違反の配線
    の情報に基いて、前記抽出した遅延制約違反の配線につ
    いての前記設定設計制約である 配線幅を広げて、その遅
    延制約違反を解消すると共に、 この配線幅を広げた配線以外の配線を、前記広げた配線
    幅に等しい距離平行移動させることを特徴とする半導体
    集積回路のレイアウト実行プログラムを記録した記録媒
    体。
11. 【請求項１１】 コンピュータにより半導体集積回路の
    レイアウトを実行させるための実行プログラムを記録し
    た記録媒体であって、 前記実行プログラムは、 回路を構成する部品を結ぶ配線を、その 配線の多くが信
    号の伝搬遅延時間を制約した設定遅延制約を満すように
    余裕を持って予め設定された設計制約を満してレイアウ
    トし、 得られたレイアウト結果の情報に基いて、レイアウトさ
    れた各配線が前記設定遅延制約に違反するか否かを判断
    し、 その判断結果に基いて、信号の伝搬遅延時間が前記設定
    遅延制約を満している余裕配線を抽出し、 前記 抽出された余裕配線についての前記設定設計制約を
    厳しく変更し、その後、 前記変更された設定設計制約に基いて前記余裕配線周り
    のレイアウトを修正して、レイアウト面積を縮小するコ
    ンパクションを行うことを特徴とする半導体集積回路の
    レイアウト実行プログラムを記録した記録媒体。
12. 【請求項１２】 設定設計制約は２つの配線間の配線間
    隔であり、 前記コンパクションは、 前記抽出した余裕配線とこの配線に隣接する配線との間
    隔を前記設定配線間隔よりも狭くするように、前記隣接
    する配線を平行移動させて、配線間隔を修正することを
    特徴とする請求項１１記載の半導体集積回路のレイアウ
    ト実行プログラムを記録した記録媒体。
13. 【請求項１３】 設定設計制約は配線幅であり、 前記コンパクションは、 前記余裕配線の配線幅を狭くすると共に、この配線幅を
    狭くした配線以外の配線を、前記狭くした配線幅に等し
    い距離平行移動させて、配線幅を修正することを特徴と
    する請求項１１記載の半導体集積回路のレイアウト実行
    プログラムを記録した記録媒体。
14. 【請求項１４】 回路を構成する部品を複数個備え、こ
    れ等の部品が配線で結ばれた半導体集積回路であって、 前記配線のうち一部の配線は、 この一部の配線についての設計制約が他の配線の設計制
    約であれば、その一部の配線が各々結ぶ部品間の信号の
    伝搬遅延時間を制約した設定遅延制約に違反する配線で
    あって、 その一部の配線についての設計制約が、前記他の配線の
    設計制約とは異なる設計制約に設定されていることを特
    徴とする半導体集積回路。
15. 【請求項１５】 前記設計制約は２つの配線間の設定配
    線間隔であり、 前記一部の配線は、 その各配線とこれに隣接する配線との間隔が、前記設定
    配線間隔よりも広い配線間隔に設定されていることを特
    徴とする請求項１４記載の半導体集積回路。
16. 【請求項１６】 前記設計制約は設定配線幅であり、 前記一部の配線は、 その各配線の配線幅が前記設定配線幅よりも広い配線幅
    に設定されていることを特徴とする請求項１４記載の半
    導体集積回路。