JP3449329B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP3449329B2
JP3449329B2 JP2000010923A JP2000010923A JP3449329B2 JP 3449329 B2 JP3449329 B2 JP 3449329B2 JP 2000010923 A JP2000010923 A JP 2000010923A JP 2000010923 A JP2000010923 A JP 2000010923A JP 3449329 B2 JP3449329 B2 JP 3449329B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
power supply
ground
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000010923A
Other languages
English (en)
Other versions
JP2001203271A (ja
Inventor
佳名子 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000010923A priority Critical patent/JP3449329B2/ja
Publication of JP2001203271A publication Critical patent/JP2001203271A/ja
Application granted granted Critical
Publication of JP3449329B2 publication Critical patent/JP3449329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
に係り、詳しくは、表面に規則的に配置された突起状の
電極の内の一部の複数の電極がそれぞれ電源用電極及び
グランド用電極として用いられ、突起状の電極を介して
配線基板にフリップチップ方式により実装される半導体
チップを備える半導体集積回路に関する。
【０００２】
【従来の技術】マイクロプロセッサ等のＬＳＩ（大規模
集積回路）で代表される半導体集積回路は、所望の回路
が組み込まれた半導体チップの表面に形成されているパ
ッド状の電極を外部に電気的に引き出すことにより構成
されている。このように半導体チップ上の電極を外部に
電気的に引き出す場合、その引き出し方式は次の２つに
大別される。
【０００３】その一つは、ワイヤボンディング（フェー
スアップ）方式である。図１１は同フェースアップ方式
により製造された半導体集積回路の構成を概略的に示す
平面図、図１２は図１１のＤ−Ｄ矢視断面図である。同
半導体集積回路は、図１１及び図１２に示すように、表
面の周縁に沿って多数のパッド状の電極５２が形成され
た半導体チップ５１を用いて、半導体チップ５１をパッ
ド状の電極５２が形成されている表面側を上部に向けた
配置でチップパッド５３上に固定した状態で、チップパ
ッド５３の周囲のリード５４とパッド状の電極５２との
間にワイヤ５５をボンディング（接続）して、パッド状
の電極５２を外部に電気的に引き出すように構成されて
いる。このフェースアップ方式による半導体集積回路の
構成では、多数のパッド状の電極５２を配置する場合に
は、各パッド状の電極５２のピッチＰは必然的に狭くな
る。なお、図１１及び図１２では、説明を簡単にするた
めに、パッド電極５２の数は実際よりもずっと少ない数
で示している。
【０００４】他の一つは、フェースダウン方式である。
図１３は同フェースダウン方式により製造された半導体
集積回路の構成を概略的に示す平面図、図１４は図１３
のＥ−Ｅ矢視断面図である。同半導体集積回路は、図１
３及び図１４に示すように、表面の全面を利用してバン
プと称される多数の突起状の電極５６を形成した半導体
チップ５１を用いて、半導体チップ５１を突起状の電極
５６が形成されている表面側を下部に向けた配置で、突
起状の電極５６を配線基板５７のランド配線５８に直接
に接続して、突起状の電極５６を外部に電気的に引き出
すように構成されており、一般にフリップチップの呼称
で知られている方式である。このフリップチップ方式に
よる半導体集積回路の構成では、半導体チップ５１の表
面の全面を利用して多数の突起状の電極５６を配置して
いるので、各突起状の電極５６のピッチＰを上述のフェ
ースアップ方式よりも大きくとることができる。なお、
図１３及び図１４では、説明を簡単にするために、突起
状の電極５６の数は実際よりもずっと少ない数で示して
いる。
【０００５】上述した２つの方式による半導体集積回路
を比較した場合、フリップチップ方式によるものはワイ
ヤボンディングが不要なため、ワイヤ５５を用いた場合
の不具合例えばワイヤ５５の断線が発生しないので実装
の信頼性を向上させることができる利点がある。また、
フリップチップ方式によるものは、フェースアップ方式
のようにワイヤ５５が存在することに基づく容量成分、
誘導成分等が高周波信号に及ぼす影響を回避できるの
で、信号伝送の高速化を図ることができる利点がある。
また、フリップチップ方式によるものは、同時に多数の
突起状の電極５６を対応配線である配線基板５７のラン
ド配線５８に接続することでができるので、今後益々多
ピン化の方向に向かっている半導体集積回路において
は、実装効率の向上を図ることができる利点がある。し
たがって、フリップチップ方式による半導体集積回路
は、コンピュータ等のように高信頼性が要求される各種
の情報機器、あるいは電子機器等に好んで採用される傾
向にある。
【０００６】ここで、上述のフリップチップ方式による
ものを含む一般の半導体集積回路では、半導体チップ上
に形成する電源用配線あるいはグランド用配線が重要な
問題としてあげられる。特に、論理動作を行わせる用途
では、半導体チップ内に形成されている論理ゲートを構
成する単位セルに対して正確な論理動作を行わせるため
に、電源用配線及びグランド用配線を電圧降下が少なく
なるような配置に形成して、半導体チップ内に均一で効
率的な電源供給を行わせる必要がある。ここで、半導体
集積回路では、前述したような多数のパッド状の電極５
２あるいは突起状の電極５６の内の一部をそれぞれ電源
用電極及びグランド用電極として用いて、電源用配線及
びグランド用配線をそれらの電極から半導体チップ内に
引き出している。
【０００７】上述のように電源用配線及びグランド用配
線を電圧降下が少なくなるように配置した半導体集積回
路の一例が、例えば特開平２−９０６５１号公報に開示
されている。同半導体集積回路は、図１１及び図１２に
示したようなフェースアップ方式による半導体集積回路
を対象としてなされていて、図１５に示すように、基板
６１上に第１層配線による信号配線である下層配線６２
が形成され、この下層配線６２上にはこれに直交するよ
うに絶縁膜６３を介して、略２０μｍの膜厚の厚配線６
４及び略６０μｍの膜厚の金属リード６５から成る積層
構造の電源用配線６０が形成されている。このような構
成によれば、共に膜厚が比較的厚い厚配線６４及び金属
リード６５を積層して電源用配線６０を構成しているの
で、層抵抗を小さくできるため、電源用電極から半導体
チップ内に均一で効率的な電源供給を行わせることがで
きるようになる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記公
報記載の従来の半導体集積回路では、表面の周縁に沿っ
て多数のパッド状の電極を形成した半導体チップを用い
るフェースアップ方式によるものを対象としているの
で、表面の全面を利用して多数の突起状の電極を形成し
た半導体チップを用いるフリップチップ方式による半導
体集積回路には適用が困難である、という問題がある。
すなわち、フェースアップ方式による半導体集積回路で
は、図１１及び図１２に示したように、パッド状の電極
５２が半導体チップ５１の表面の周縁にしか配置されて
いないので、このパッド状の電極５２の一部を電源用電
極として用いてこれから半導体チップ５１内に電源用配
線を引き出す場合には、単位セルの位置によってはこの
引き回し距離が長くなるため、半導体チップ内に均一で
効率的な電源供給を行わせるのが困難になる。したがっ
て、このような場合には、上記公報に記載されているよ
うに、図１５に示したような構成が有効となる。
【０００９】一方、フリップチップ方式による半導体集
積回路では、図１３及び図１４に示したように、突起状
の電極５６が半導体チップ５１の表面の全面に配置され
ているので、半導体チップ５１の周縁から離れた中央部
付近に配置されている単位セルでも、最寄りの突起状の
電極５６を電源用電極として用いてここから電源用配線
を引き出すことができるため、上述のフェースアップ方
式におけるような問題を解消することができる。
【００１０】しかしながら、フリップチップ方式による
半導体集積回路においても、最近の半導体集積回路のよ
うに、半導体チップに配置される突起状の電極のピッチ
が数１００μｍ程度と単位セルのサイズに比べて大きく
なってきていると、上述したように最寄りの電源用電極
から電源用配線を引き出せるとは言え、限られた面積の
半導体チップ内に電源及びグランド電位を必要とする単
位セルは多く配置されているので、これらの単位セルに
対して均一で効率的な電源供給を行わせるのは困難にな
る。
【００１１】この発明は、上述の事情に鑑みてなされた
もので、フリップチップ方式により配線基板に実装され
る半導体チップの表面の突起状の電極の内の一部の複数
の電極を電源用電極及びグランド用電極として用いる場
合に、半導体チップ内に均一で効率的な電源供給を行わ
せることができるようにした半導体集積回路を提供する
ことを目的としている。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、表面に突起状の電極が規則
的に配置され、該突起状の電極の内の一部の複数の電極
がそれぞれ電源用電極及びグランド用電極として用いら
れ、前記突起状の電極を介して配線基板にフリップチッ
プ方式により実装される半導体チップを備える半導体集
積回路に係り、前記電源用電極及びグランド用電極が、
それぞれ、前記半導体チップの表面に、所定の方向に対
して斜め方向に沿って配置され、かつ、前記電源用電極
に接続される電源用配線と、前記グランド用電極に接続
されるグランド用配線とが、共に前記所定の方向に延び
る態様で、それぞれ櫛形状に形成されていて、これら櫛
形状が互いにかみ合うように配置されていることを特徴
としている。
【００１３】また、請求項２記載の発明は、請求項１記
載の半導体集積回路に係り、前記電源用電極及びグラン
ド用電極が、前記所定の方向に沿って互いに対向するよ
うに配置されていることを特徴としている。
【００１４】また、請求項３記載の発明は、請求項１記
載の半導体集積回路に係り、前記電源用電極及びグラン
ド用電極が、前記所定の方向に沿って、かつ、所定のピ
ッチで、交互に配置されていることを特徴としている。
【００１５】また、請求項４記載の発明は、請求項１記
載の半導体集積回路に係り、前記電源用配線は前記電源
用電極の両側に接続され、かつ、前記グランド用配線は
前記グランド用電極の両側に接続されていることを特徴
としている。
【００１６】また、請求項５記載の発明は、請求項１記
載の半導体集積回路に係り、前記電源用配線の下層に該
電源用配線に接続されかつ該電源用配線と略直交する方
向に沿って下層電源用配線が形成されていると共に、前
記グランド用配線の下層に該グランド用配線に接続され
かつ該グランド用配線と略直交する方向に沿って下層グ
ランド用配線が形成されていることを特徴としている。
【００１７】また、請求項６記載の発明は、請求項５記
載の半導体集積回路に係り、前記電源用配線と前記下層
電源用配線とが両配線の交差する位置で接続されている
と共に、前記グランド用配線と前記下層グランド用配線
とが両配線の交差する位置で接続されていることを特徴
としている。
【００１８】また、請求項７記載の発明は、請求項５又
は６記載の半導体集積回路に係り、前記下層電源用配線
のさらに下層に該下層電源用配線に接続される他の下層
電源用配線が形成されると共に、前記下層グランド用配
線のさらに下層に該下層グランド用配線に接続される他
の下層グランド用配線が形成されていることを特徴して
いる。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体集積回路の
構成を示す平面図、図２は図１のＡ−Ａ矢視断面図、図
３は図１のＢ−Ｂ矢視断面図、図４は図１のＣ−Ｃ矢視
断面図、図５は同半導体集積回路の構成を概略的に示す
平面図、また、図６乃至図８は同半導体集積回路の製造
方法を工程順に示す工程図である。この例の半導体集積
回路１は、図１乃至図４に示すように、表面に突起状の
電極２が一方向Ｘ及びこれと略直交する他方向Ｙに規則
的に配置され、突起状の電極２の内の一部の複数の電極
がそれぞれ電源用電極３及びグランド用電極４として用
いられ、これら電源用電極３及びグランド用電極４を含
む突起状の電極２を介して配線基板（図示せず）にフリ
ップチップ方式により実装される方形状の半導体チップ
５を備えている。突起状の電極２は、例えば半田、ある
いは金、銀を主成分とする導電材料から成り、電源用電
極２及びグランド用電極３が１４０〜１６０μｍの径
で、交互に数１００μｍのピッチで半導体チップ５の表
面の全面に形成されている。
【００２０】半導体チップ５の表面には電源用電極３及
びグランド用電極４以外にも、各種の信号用電極が配置
されているが、説明を簡単にするため信号用電極の図示
は省略している。電源用電極３及びグランド用電極４
は、図５にも示すように、一方向Ｘ及び他方向Ｙに沿っ
て一ピッチ置きに交互に配置されている。これにより、
電源用電極３及びグランド用電極４は一方向Ｘに沿って
互いに対向するように配置され、また各電極３、４は、
等電位のものが半導体チップ５の表面の斜め方向に沿っ
て配置されるようになる。
【００２１】半導体チップ５の表面の電源用電極３から
一方向Ｘに沿って電源用配線７が形成されると共に、グ
ランド用電極４から一方向Ｘに沿って電源用配線７に隣
接するようにグランド用配線８が形成され、各配線７、
８はそれぞれ櫛形状に形成されて、この櫛形状がかみ合
うように配置されている。電源用配線７及びグランド用
配線８は、例えばアルミニウム、銅を主成分とする導電
材料から成り、それぞれ４０〜５０μｍの幅Ｗ１、Ｗ２
の櫛形状を有していて、各配線７、８は略１０μｍの間
隔Ｓを介してかみ合っている。
【００２２】電源用配線７の下層に酸化シリコン膜等の
絶縁膜９を介して、電源用配線７と略直交する他方向Ｙ
に沿って下層電源用配線１０が形成され、両配線７、１
０は交差する位置の絶縁膜９のスルーホール１１に形成
されたスルーホール配線１２を通じて接続されている。
同様にして、グランド用配線８の下層に絶縁膜９を介し
て、グランド用配線８と略直交する他方向Ｙに沿って下
層グランド用配線１３が形成され、両配線８、１３は交
差する位置の絶縁膜９のスルーホール１４に形成された
スルーホール配線１５を通じて接続されている。これら
の下層電源用配線１０及び下層グランド用配線１３は、
それぞれ電源用電極３及びグランド用電極４に与えられ
た電源及びグランド電位を、半導体チップ５内の所望の
単位セルに供給するように働く。
【００２３】突起状の電極２を構成する電源用電極３あ
るいはグランド用電極４は、図４に示すように、銅、ク
ロム等の中間薄膜１６を介して電源用配線７あるいはグ
ランド用配線８に接続されるように形成される。突起状
の電極２の形成は、通常のバンプ形成技術を応用するこ
とにより容易に形成することができる。
【００２４】上述したように、この例の構成によれば電
源用電極３及びグランド用電極４を一方向Ｘ及び他方向
Ｙに沿って一ピッチ置きに配置して互いに対向させ、各
電極３、４から一方向Ｘに沿って櫛形状の電源用配線７
及びグランド用配線８を形成してかみ合わせ、各配線
７、８の下層にそれぞれ略直交する下層電源用配線１０
及び下層グランド用配線１３を形成するようにしたの
で、電源及びグランド電位を必要とする単位セルの真近
くに必ず電源用配線あるいはグランド用配線を配置する
ことができる。
【００２５】また、この例の構成によれば、電源用電極
３あるいはグランド用電極４を一方向Ｘ及び他方向Ｙに
沿って一ピッチ置きに交互に配置しているので、等電位
の電源用電極３及びグランド用電極４が、それぞれ半導
体チップ５の表面に斜め方向に沿って配置されるため、
電源用配線７及びグランド用配線８の形成位置が、それ
ぞれの下層電源用配線１０及びグランド用配線１５の特
定位置に偏ることがない。したがって、電源用配線及び
グランド用配線をそれぞれ電源用電極３及びグランド用
電極４から半導体チップ内に均一に引き出すことができ
る。また、限られた面積の半導体チップ５内に電源用電
極３あるいはグランド用電極４を配置する場合でも、少
ない数で両電極３、４を半導体チップ４内に均一に配置
することができる。また、両電極３、４を少なく配置す
ることにより歩留まりの低下が図れるので、歩留まりを
向上しながら半導体チップ内のノイズ、マイグレーショ
ン耐性を向上させることもできる。
【００２６】次に、図６乃至図８を参照して、同半導体
集積回路の製造方法について工程順に説明する。なお、
図６〜図８において、（ａ）、（ｂ）はそれぞれ図１の
Ａ−Ａ矢視断面及びＢ−Ｂ矢視断面に対応した断面図を
示している。まず、図６（ａ）、（ｂ）に示すように、
予め所望の回路が形成されている半導体基板１７を用い
て、ＣＶＤ法等により全面に導電膜を形成した後、周知
のフォトリソグラフィ法により導電膜を所望の形状にパ
ターニングして、下層電源用配線１０及び下層グランド
用配線１３を形成する。次に、ＣＶＤ法により全面に絶
縁膜９を形成する。
【００２７】次に、図７（ａ）、（ｂ）に示すように、
フォトリソグラフィ法により、絶縁膜９の所望の位置に
スルーホール１１、１４を形成して、それぞれ下層電源
用配線１０及び下層グランド用配線１３を露出する。次
に、ＣＶＤ法等により全面に導電膜を形成した後、不要
な導電膜をエッチバック法等により除去して、スルーホ
ール１１、１４内にそれぞれスルーホール配線１２、１
５を形成する。
【００２８】次に、図８（ａ）、（ｂ）に示すように、
ＣＶＤ法等により全面に例えばアルミニウム、銅を主成
分とする導電膜１８を形成する。次に、周知のフォトリ
ソグラフィ法により導電膜１８を所望の形状にパターニ
ングして、電源用配線７及びグランド用配線８を形成す
る。次に、図４に示したように、突起状の電極の形成予
定位置に、電源用電極７の一部を露出する絶縁膜１９を
形成した後、中間薄膜１６を形成し、バンプ形成技術を
利用して中間薄膜１６上に突起状の電極を形成して、電
源用電極３を形成することによりこの例の半導体集積回
路１０を完成させる。
【００２９】このように、この例の構成によれば、半導
体チップ５の表面の電源用電極３から一方向Ｘに沿って
この電源用電極３に接続される電源用配線７が形成され
ると共に、グランド用電極４から一方向Ｘに沿ってこの
グランド用電極４に接続されるグランド用配線８が電源
用配線７に隣接するように形成され、電源用配線７の下
層に電源用配線７に接続されかつ電源用配線７と略直交
する他方向Ｙに沿って下層電源用配線１０が形成される
と共に、グランド用配線８の下層にグランド用配線８に
接続されかつグランド用配線８と略直交する他方向Ｙに
沿って下層グランド用配線１３が形成されているので、
少ない突起状の電極２により電源及びグランド電位を必
要とする半導体チップ５内の単位セルの真近くに必ず電
源用配線７及びグランド用配線８を配置することができ
る。したがって、フリップチップ方式により配線基板に
実装される半導体チップの表面の突起状の電極の内の一
部の複数の電極を電源用電極及びグランド用電極として
用いる場合に、半導体チップ内に均一で効率的な電源供
給を行わせることができる。
【００３０】◇第２実施例 図９は、この発明の第２実施例である半導体集積回路の
構成を示す平面図、図１０は同半導体集積回路の構成を
概略的に示す平面図である。この発明の第２実施例であ
る半導体集積回路の構成が、上述した第１実施例の構成
と大きく異なるところは、電源用電極及びグランド用電
極を一方向に沿って三ピッチ置きに配置するようにした
点である。すなわち、この例の半導体集積回路２０で
は、図９及び図１０に示すように、突起状の電極２２を
構成している電源用電極２３及びグランド用電極２４
は、一方向Ｘ及び他方向Ｙに沿って三ピッチ置きに交互
に配置されている。これにより、電源用電極２３及びグ
ランド用電極２４は一方向Ｘに沿って互いに対向するよ
うに配置され、また各電極２３、２４は、等電位のもの
が半導体チップ５の表面の斜め方向に沿って配置される
ようになる。
【００３１】したがって、この例によれば、第１実施例
よりも少ない電源用電極２３及びグランド用電極２４の
構成で、それぞれ電源用電極２３及びグランド用電極２
４に与えられた電源及びグランド電位を、半導体チップ
５内の所望の単位セルに供給することができる。ただ
し、第１実施例に比較して電源用電極２３とグランド用
電極２４との間の対向距離は長くなるので、第１実施例
の構成よりも緩やかな精度の電源供給で足りる用途に適
用することが望ましい。なお、この例の半導体集積回路
の製造は、第１実施例の製造方法と略同様な工程を繰り
返すことにより容易に製造することができる。これ以外
は、上述し第１実施例と略同様である。それゆえ、図９
及び図１０において、図１乃至図５の構成部分と対応す
る各部には、同一の番号を伏してその説明を省略する。
【００３２】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。
【００３３】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えばバンプか
ら成る突起状の電極の大きさ、配置ピッチ、あるいは電
源用配線の幅寸法等の値は一例を示したものであり、目
的、用途等に応じて変更することができる。また、電源
用電極及びグランド用電極から引き出される電源用配線
及びグランド用配線にそれぞれ接続される下層電源用配
線及び下層グランド用配線は、さらにこの下層に他の下
層電源用配線及び下層グランド用配線を多層構造に形成
して、これらに電源用電極及びグランド用電極から電源
及びグランド用電位を供給するように構成することがで
きる。
【００３４】
【発明の効果】以上説明したように、この発明の半導体
集積回路の構成によれば、半導体チップの表面の電源用
電極から一方向に沿ってこの電源用電極に接続される電
源用配線が形成されると共に、グランド用電極から一方
向に沿ってこのグランド用電極に接続されるグランド用
配線が電源用配線に隣接するように形成され、電源用配
線の下層に電源用配線に接続されかつ電源用配線と略直
交する他方向に沿って下層電源用配線が形成されると共
に、グランド用配線の下層にグランド用配線に接続され
かつグランド用配線と略直交する他方向に沿って下層グ
ランド用配線が形成されているので、少ない突起状の電
極により電源及びグランド電位を必要とする単位セルの
真近くに必ず電源用配線及びグランド用配線を配置する
ことができる。したがって、フリップチップ方式により
配線基板に実装される半導体チップの表面の突起状の電
極の内の一部の複数の電極を電源用電極及びグランド用
電極として用いる場合に、半導体チップ内に均一で効率
的な電源供給を行わせることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体集積回路の
構成を示す平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】図１のＢ−Ｂ矢視断面図である。
【図４】図１のＣ−Ｃ矢視断面図である。
【図５】同半導体集積回路の構成を概略的に示す平面図
である。
【図６】同半導体集積回路の製造方法を工程順に示す工
程図である。
【図７】同半導体集積回路の製造方法を工程順に示す工
程図である。
【図８】同半導体集積回路の製造方法を工程順に示す工
程図である。
【図９】この発明の第２実施例である半導体集積回路の
構成を示す平面図である。
【図１０】同半導体集積回路の構成を概略的に示す平面
図である。
【図１１】従来の半導体集積回路の構成を概略的に示す
平面図である。
【図１２】図１１のＤ−Ｄ矢視断面図である。
【図１３】従来の半導体集積回路の構成を概略的に示す
平面図である。
【図１４】図１３のＥ−Ｅ矢視断面図である。
【図１５】従来の半導体集積回路の構成を概略的に示す
断面図である。
【符号の説明】
１、２０ 半導体集積回路 ２、２２ 突起状の電極 ３、２３ 電源用電極 ４、２４ グランド用電極 ５ 半導体チップ ７ 電源用配線 ８ グランド用配線 ９、１９ 絶縁膜 １０ 下層電源用配線 １１、１４ スルーホール １２、１５ スルーホール配線 １３ 下層グランド用配線 １６ 中間薄膜 １７ 半導体基板 １８ 導電膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 Ｄ Ｅ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/3205 H01L 21/60 H01L 21/822 H01L 27/04

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に突起状の電極が規則的に配置さ
    れ、該突起状の電極の内の一部の複数の電極がそれぞれ
    電源用電極及びグランド用電極として用いられ、前記突
    起状の電極を介して配線基板にフリップチップ方式によ
    り実装される半導体チップを備える半導体集積回路であ
    って、 前記電源用電極及びグランド用電極が、それぞれ、前記
    半導体チップの表面に、所定の方向に対して斜め方向に
    沿って配置され、かつ、 前記電源用電極に接続される電源用配線と、前記グラン
    ド用電極に接続されるグランド用配線とが、共に前記所
    定の方向に延びる態様で、それぞれ櫛形状に形成されて
    いて、これら櫛形状が互いにかみ合うように配置されて
    いることを特徴とする半導体集積回路。
  2. 【請求項２】 前記電源用電極及びグランド用電極が、
    前記所定の方向に沿って互いに対向するように配置され
    ていることを特徴とする請求項１記載の半導体集積回
    路。
  3. 【請求項３】 前記電源用電極及びグランド用電極が、
    前記所定の方向に沿って、かつ、所定のピッチで、交互
    に配置されていることを特徴とする請求項１記載の半導
    体集積回路。
  4. 【請求項４】 前記電源用配線は前記電源用電極の両側
    に接続され、かつ、前記グランド用配線は前記グランド
    用電極の両側に接続されていることを特徴とする請求項
    １記載の半導体集積回路。
  5. 【請求項５】 前記電源用配線の下層に該電源用配線に
    接続されかつ該電源用配線と略直交する方向に沿って下
    層電源用配線が形成されていると共に、前記グランド用
    配線の下層に該グランド用配線に接続されかつ該グラン
    ド用配線と略直交する方向に沿って下層グランド用配線
    が形成されていることを特徴とする請求項１記載の半導
    体集積回路。
  6. 【請求項６】 前記電源用配線と前記下層電源用配線と
    が両配線の交差する位置で接続されていると共に、前記
    グランド用配線と前記下層グランド用配線とが両配線の
    交差する位置で接続されていることを特徴とする請求項
    ５記載の半導体集積回路。
  7. 【請求項７】 前記下層電源用配線のさらに下層に該下
    層電源用配線に接続される他の下層電源用配線が形成さ
    れると共に、前記下層グランド用配線のさらに下層に該
    下層グランド用配線に接続される他の下層グランド用配
    線が形成されていることを特徴とする請求項５又は６記
    載の半導体集積回路。
JP2000010923A 2000-01-19 2000-01-19 半導体集積回路 Expired - Fee Related JP3449329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000010923A JP3449329B2 (ja) 2000-01-19 2000-01-19 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000010923A JP3449329B2 (ja) 2000-01-19 2000-01-19 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2001203271A JP2001203271A (ja) 2001-07-27
JP3449329B2 true JP3449329B2 (ja) 2003-09-22

Family

ID=18538871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000010923A Expired - Fee Related JP3449329B2 (ja) 2000-01-19 2000-01-19 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3449329B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4974610B2 (ja) 2006-08-23 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体パッケージ

Also Published As

Publication number Publication date
JP2001203271A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
US7545037B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
JP5283300B2 (ja) ボンドパッドを有する半導体装置およびそのための方法
US12009350B2 (en) Semiconductor package and method of fabricating the same
JP2010153901A (ja) ボンディングパッドを有する半導体装置及びその形成方法
WO2005043622A1 (ja) 半導体装置及びその製造方法
JP2007103848A (ja) 半導体装置およびその製造方法
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
US20100314714A1 (en) Integrated circuit device
JP3651346B2 (ja) 半導体装置およびその製造方法
JP2002190568A (ja) 半導体チップ，半導体チップ群及びマルチチップモジュール
JPH07111971B2 (ja) 集積回路装置の製造方法
JP3927783B2 (ja) 半導体部品
US7598608B2 (en) Mounting substrate
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
TW200405516A (en) Semiconductor integrated circuit device
US20030155662A1 (en) Semiconductor device and fabrication method therefor
JP3449329B2 (ja) 半導体集積回路
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
JP3523815B2 (ja) 半導体装置
JPH05109977A (ja) 半導体装置
JPH08274127A (ja) 半導体装置
JP2010021468A (ja) 回路基板及び回路基板の製造方法
JP2001118994A (ja) 半導体装置
KR20100053189A (ko) 반도체 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees