JP4974610B2 - 半導体装置及び半導体パッケージ - Google Patents

半導体装置及び半導体パッケージ Download PDF

Info

Publication number
JP4974610B2
JP4974610B2 JP2006226728A JP2006226728A JP4974610B2 JP 4974610 B2 JP4974610 B2 JP 4974610B2 JP 2006226728 A JP2006226728 A JP 2006226728A JP 2006226728 A JP2006226728 A JP 2006226728A JP 4974610 B2 JP4974610 B2 JP 4974610B2
Authority
JP
Japan
Prior art keywords
potential
wiring
upper layer
pad
common wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006226728A
Other languages
English (en)
Other versions
JP2008053358A (ja
Inventor
太郎 桜林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006226728A priority Critical patent/JP4974610B2/ja
Priority to US11/841,014 priority patent/US7400039B2/en
Priority to CN2007101423569A priority patent/CN101131976B/zh
Publication of JP2008053358A publication Critical patent/JP2008053358A/ja
Application granted granted Critical
Publication of JP4974610B2 publication Critical patent/JP4974610B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及び半導体パッケージに関し、特に、チップ内に均一で効率的な電源供給を行う半導体装置及び半導体パッケージに関する。
マイクロプロセッサ等のLSI(大規模集積回路)を内蔵する半導体装置(半導体チップ)は、チップの表面に形成されているパッド上に多数の突起状電極(バンプ)が形成されており、突起状電極が形成されている表面側を下部に向けた配置で、突起状電極を配線基板のランド配線に直接接続して、突起状電極を外部に電気的に引き出すように構成されたものがある。このような半導体装置は、一般にフリップチップと呼ばれている。フリップチップ方式の半導体装置では、単位セルに対して正確な論理動作を行わせるために、電源配線及び接地配線を電圧降下が少なくなるような配置に形成して、チップ内に均一で効率的な電源供給を行わせる必要がある。
チップ内に均一で効率的な電源供給を行わせる半導体装置に関する従来技術として、例えば、半導体チップ105の表面の電源用電極103から一方向Xに沿ってこの電源用電極103に接続される電源用配線107が形成されると共に、グランド用電極104から一方向Xに沿ってこのグランド用電極104に接続されるグランド用配線108が電源用配線107に隣接するように形成され、電源用配線107の下層に電源用配線107に接続されかつ電源用配線107と略直交する他方向Yに沿って下層電源用配線110が形成されると共に、グランド用配線108の下層にグランド用配線108に接続されかつグランド用配線108と略直交する他方向Yに沿って下層グランド用配線113が形成されているものがある(特許文献1参照;図9、図10参照)。
特開2001−203271
特許文献1の配線構成では、パッド幅(図9の101、102のY軸方向の幅)の行ごとにスルーホール配線112、115(ビア)の配置が密集しているため、スルーホール配線間(例えば、図10の112と112の間)にパッド幅と配線幅1本分を含む広い部分Lが存在する。このような構成では、スルーホール配線112から下層電源用配線110への電流が偏り、下層電源用配線110における最も電流が大きい部分では電源供給負荷が増大し、ネックポイント110a(電流集中箇所)となる。この最も電流が大きい部分は、高い電源供給能力を必要とするため、高い電源供給能力を満足するように電源配線構造を構築しようとすると、下層電源用配線110を全体的にある程度大きな厚さと幅にしなければならない。そのため、スルーホール配線112が密集していて高い電源供給能力が必要でない箇所の厚さと幅が、スルーホール配線112が密集していない高い電源供給能力が必要な箇所の厚さと幅と同一となり、チップサイズの増大にも繋がる。また、特許文献1の配線構成は、突起状電極の下に配置されたパッド101、102の下でビア接続できない時期に提案されたものだが、仮にパッド101、102の下でビア接続しても、グランド用電極104下の電源用配線107や電源用パッド101下のグランド用配線108については、ネックポイント近傍のビア間にパッド幅と配線幅1本分を含む広い部分が存在することに変わりがない。
一方、ネックポイント110a近傍のビア間の距離に広い部分が存在しないように電源配線構造を構築しようとすると、信号配線(図示せず)を下層電源用配線110と同一の配線層に配置できないおそれがある。このような問題を解決するために、信号配線(図示せず)と下層電源用配線110のそれぞれの配線層を用意しようとすると配線層数の増加に繋がるほか、配線リソースがネックになっている場合は、チップサイズの増大にも繋がる。
本発明の主な課題は、配線リソースを確保しつつチップ内に均一で効率的な電源供給を行うことである。
本発明の第1の視点においては、パッド表面に突起状の電極が規則的に配置され、前記電極を介して配線基板にフリップチップ方式により実装される半導体装置であって、第1電位が印加される複数の第1電位パッドと、前記第1電位と異なる第2電位が印加されるとともに、前記第1電位パッドと同一層に形成され、一の方向に前記第1電位パッドと交互に配置される複数の第2電位パッドと、前記第1電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第1電位パッドの第1の端部と接続される第1電源上層共通配線と、前記第2電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第2電位パッドの前記第1の端部の反対側の第2の端部と接続される第2電位上層共通配線と、前記第1電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第1電位パッドから隣りの前記第2電位パッドの近傍まで延在する第1電位上層分枝配線と、前記第2電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第2電位パッドから隣りの前記第1電位パッドの近傍まで延在する第2電位上層分枝配線と、を備え、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線の下層に形成されるとともに、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第1電位上層共通配線及び前記第1電位上層分枝配線と略直交方向に沿って配される第1電位下層配線と、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線の下層に形成されるとともに、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第2電位上層共通配線及び前記第2電位上層分枝配線と略直交方向に沿って配される第2電位下層配線と、を備え、前記第1電位下層配線は、第n行目の前記第1電位パッドと、第n+1行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、第n+2行目の前記第1電位上層共通配線と、第n+3行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、それぞれビア接続し、前記第2電位下層配線は、第n行目の前記第2電位上層共通配線と、第n+1行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、第n+2行目の前記第2電位パッドと、第n+3行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、それぞれビア接続することを特徴とする。
本発明の第2の視点においては、パッド表面に突起状の電極が規則的に配置され、前記電極を介して配線基板にフリップチップ方式により実装される半導体装置であって、第1電位が印加される複数の第1電位パッドと、前記第1電位と異なる第2電位が印加されるとともに、前記第1電位パッドと同一層に形成され、一の方向に前記第1電位パッドと交互に配置される複数の第2電位パッドと、前記第1電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第1電位パッドの第1の端部と接続される第1電位上層共通配線と、前記第2電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第2電位パッドの前記第1の端部の反対側の第2の端部と接続される第2電位上層共通配線と、前記第1電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第1電位パッドから隣りの前記第2電位パッドの近傍まで延在する第1電位上層分枝配線と、前記第2電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第2電位パッドから隣りの前記第1電位パッドの近傍まで延在する第2電位上層分枝配線と、を備え、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線の下層に形成されるとともに、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第1電位上層共通配線及び前記第1電位上層分枝配線と略直交方向に沿って配される第1電位下層配線と、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線の下層に形成されるとともに、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第2電位上層共通配線及び前記第2電位上層分枝配線と略直交方向に沿って配される第2電位下層配線と、を備え、前記第1電位下層配線は、第m列目において、第n行目の前記第1電位パッドと、第n+1行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、それぞれビア接続し、前記第2電位下層配線は、前記第m列目において、前記第n行目の前記第2電位上層共通配線と、前記第n+1行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、それぞれビア接続することを特徴とする。
本発明の前記半導体装置において、前記第1電位上層分枝配線は、前記第2電位上層共通配線と前記第2電位上層分枝配線の間に配され、前記第2電位上層分枝配線は、前記第1電位上層共通配線と前記第1電位上層分枝配線の間に配されることが好ましい。
本発明の第3の視点においては、半導体パッケージにおいて、配線基板と、電極を介して前記配線基板にフリップチップ方式により実装される前記半導体装置と、を備えることを特徴とする。
本発明によれば、ビアの分散を維持しつつ、従来例よりも全般的にネックポイントのビア間の距離を短くすることで下層の電源供給負荷を軽くすることができる。これにより、配線層数の低減に繋がるほか、配線リソースを確保しつつチップサイズの縮小化を図ることができる。
(実施形態1)
本発明の実施形態1に係る半導体装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体装置を実装した半導体パッケージの構成を模式的に示した部分断面図である。図2は、本発明の実施形態1に係る半導体装置の配線構成を模式的に示した部分平面図である。図3は、本発明の実施形態1に係る半導体装置の配線構成を模式的に示した部分断面図である。図4は、本発明の実施形態1に係る半導体装置の電源配線構成のみを模式的に示した部分平面図である。図5は、本発明の実施形態1に係る半導体装置の接地配線構成のみを模式的に示した部分平面図である。
図1を参照すると、半導体装置1は、チップの表面に形成されているパッド上に多数の突起状電極2(バンプ)が形成された半導体チップである。半導体装置1は、突起状電極2が形成されている表面側を下部に向けた配置で、突起状電極2を配線基板3のランド配線(図示せず)に直接接続されている。半導体装置1を配線基板3にフリップチップ方式により実装した半導体パッケージ5は、バンプ4を介してプリント配線基板等(図示せず)に実装される。バンプ4は、対応する突起状電極2と配線基板3中の配線(図示せず)を介して電気的に接続される。
図2〜図5を参照すると、半導体装置1は、単位セル(図示せず)上に層間絶縁膜となる絶縁層11が配され、絶縁層11上に下層配線層となる下層電源配線12及び下層接地配線13が配され、下層電源配線12及び下層接地配線13を含む絶縁層11上に絶縁層14が配され、絶縁層14に形成された下穴内に電源用ビア15及び接地用ビア16が配され、電源用ビア15及び接地用ビア16を含む絶縁層14上にパッド層となる電源パッド17a、第1上層電源配線17b、第2上層電源配線17c、接地パッド18a、第1上層接地配線18b、及び第2上層接地配線18cが配され、第1上層電源配線17b、第2上層電源配線17c、接地パッド18a、第1上層接地配線18b、及び第2上層接地配線18cを含む絶縁層14上に絶縁層19が配され、絶縁層19に電源パッド17aとバンプ(図1の4)とを電気的に接続するための下穴19aが形成されており、接地パッド18aとバンプ(図1の4)とを電気的に接続するための下穴19bが形成されている。パッド層17a、17b、17c、18a、18b、18cは、下層配線層12、13の厚さよりも厚く構成され、下層配線層12、13よりも電源供給能力に優れている。
電源パッド17aは、接地パッド18aと同一層に形成されるとともに、一の方向(例えば、図2のX方向)に接地パッド18aと交互に配置されている。電源パッド17aは、図2において1行下側にずれるごとに1列右側にずれた配置となっている。第1上層電源配線17bは、電源パッド17aと同一層に形成されるとともに、一の方向(図2のX方向)に沿って延在し、かつ一の方向(図2のX方向)上の各電源パッド17aの第1の端部(図2の上側の端部)と一体となるように接続されている。第2上層電源配線17cは、電源パッド17aと同一層に形成されるとともに、第1上層電源配線17bと第1上層接地配線18bの間にて電源パッド17aから隣りの接地パッド18aの近傍まで延在している。第2上層電源配線17cは、第1上層接地配線18bと第2上層接地配線18cの間に配されている。
接地パッド18aは、電源パッド17aと同一層に形成されるとともに、一の方向(図2のX方向)に電源パッド17aと交互に配置されている。接地パッド18aは、図2において1行下側にずれるごとに1列右側にずれた配置となっている。第1上層接地配線18bは、接地パッド18aと同一層に形成されるとともに、一の方向(図2のX方向)に沿って延在し、かつ、一の方向(図2のX方向)上の各接地パッド18aの第1の端部の反対側の第2の端部(図2の下側の端部)と一体となるように接続されている。第2上層接地配線18cは、接地パッド18aと同一層に形成されるとともに、第1上層電源配線17bと第1上層接地配線18bの間にて接地パッド18aから隣りの電源パッド17aの近傍まで延在している。第2上層接地配線18cは、第1上層電源配線17bと第2上層電源配線17cの間に配されている。
なお、第2上層電源配線17cおよび第2上層接地配線18cは、1つのパッドの片側から複数本ずつ延在している場合、交互に噛み合うように配置することが好ましい。
下層電源配線12は、電源パッド17a、第1上層電源配線17b、及び第2上層電源配線17cの下層で絶縁層14を介して形成されるとともに、電源パッド17a、第1上層電源配線17b、及び第2上層電源配線17cのいずれか又はすべてと電源用ビア15によって電気的に接続され、かつ、第1上層電源配線17b及び第2上層電源配線17cと略直交方向(図2のY方向)に沿って配されている。下層電源配線12は、第n行目(図2の1行目)の電源パッド17aと、第n+1行目(図2の2行目)の第1上層電源配線17bおよび第2上層電源配線17cと、第n+2行目(図2の3行目)の第1上層電源配線17bと、第n+3行目(図2の4行目)の第1上層電源配線17bおよび第2上層電源配線17cと、それぞれ電源用ビア15を介して電気的に接続されている。下層電源配線12は、単位セル(図示せず)と電気的に接続されることになる。
下層接地配線13は、接地パッド18a、第1上層接地配線18b、及び第2上層接地配線18cの下層で絶縁層14を介して形成されるとともに、接地パッド18a、第1上層接地配線18b、及び第2上層接地配線18cのいずれか又はすべてと接地用ビア16によって電気的に接続され、かつ、第1上層接地配線18b及び第2上層接地配線18cと略直交方向に沿って配されている。下層接地配線13は、第n行目(図2の1行目)の接地パッド18aと、第n+1行目(図2の2行目)の第1上層接地配線18bおよび第2上層接地配線18cと、第n+2行目(図2の3行目)の接地パッド18aと、第n+3行目(図2の4行目)の第1上層接地配線18bおよび第2上層接地配線18cと、それぞれ接地用ビア16を介して電気的に接続されている。下層接地配線13は、単位セル(図示せず)と電気的に接続されることになる。
実施形態1によれば、上層電源配線17b、17cと上層接地配線18b、18cを噛み合わせたような入り組んだ構造となるため、ビア数を増やさずにビア15、16が分散して配置されるようになり、パッド層17a、17b、17c、18a、18b、18cからの電源供給が比較的偏らず、分散する。ビア15、16が分散して配置されることにより、下層配線層12、13の電源供給負荷が軽減できるため、下層配線層12、13の厚さ若しくは幅を減らすことができ、配線リソース(特に、信号配線のためのスペース)を確保し易くなる。このように電源供給の偏りの少ない最適な電源構造の構築により、パッド層17a、17b、17c、18a、18b、18cのみで縦横の電源供給能力に優れているため、配線層数の低減に繋がるほか、配線リソースを確保しつつチップサイズの縮小化(平面的な縮小)にも繋がる。
また、電源供給能力の高いパッド層17a、17b、17c、18a、18b、18cからの下層配線層12、13に対する電源供給点であるビア15、16が分散して配置されることにより、ビア15、16から流れ込む電流が平均的になり、その電流が流れる下層配線層12、13の電源供給負荷が軽減される。ビア15、16間に存在するパッド幅を含む広い部分(図3のL)が、従来技術(図10参照)と比べて、配線幅1本分狭くすることができるからである。
なお、実施形態1では、電源VDDと接地GNDの組合せに関する例を示したが、2つの異電位の組合せであってもよい。
(実施形態2)
本発明の実施形態2に係る半導体装置について図面を用いて説明する。図6は、本発明の実施形態2に係る半導体装置の配線構成を模式的に示した部分平面図である。
実施形態2は、実施形態1におけるパッド幅分の各行の構成と同様であるが、電源パッド17aと接地パッド18aの配置パターンが実施形態1と異なる。図6において、奇数行目の電源パッド17aは同じ列にあり、偶数行目の電源パッド17aは同じ列に配置され、偶数行目の電源パッド17aは奇数行目の電源パッド17aの列の1列右側にずれた位置に配置されている。また、奇数行目の接地パッド17aは同じ列にあり、偶数行目の電源パッド17aは同じ列に配置され、偶数行目の電源パッド17aは奇数行目の電源パッド17aの列の1列右側にずれた位置に配置されている。
下層電源配線12は、第m列目(図6の1列目)において、第n行目(図6の1行目)の電源パッド17aと、第n+1行目(図6の2行目)の第1上層電源配線17bおよび第2上層電源配線17cと、それぞれ電源用ビア15によって電気的に接続されている。下層電源配線12は、第m+1列目(図6の2列目)において、第n+1行目(図6の2行目)の電源パッド17aと、第n+2行目(図6の3行目)の第1上層電源配線17bおよび第2上層電源配線17cと、それぞれ電源用ビア15によって電気的に接続されている。下層電源配線12は、第m+2列目(図6の3列目)において、第n行目(図6の1行目)の第1上層電源配線17bと、第n+1行目(図6の2行目)の第1上層電源配線17bおよび第2上層電源配線17cと、それぞれ電源用ビア15によって電気的に接続されている。下層電源配線12は、第m+3列目(図6の4列目)において、第n+1行目(図6の2行目)の第1上層電源配線17bと、第n+2行目(図6の3行目)の第1上層電源配線17bおよび第2上層電源配線17cと、それぞれ電源用ビア15によって電気的に接続されている。
下層接地配線13は、第m列目(図6の1列目)において、第n行目(図6の1行目)の第1上層接地配線18bと、第n+1行目(図6の2行目)の第1上層接地配線18bおよび第2上層接地配線18cと、それぞれ接地用ビア16によって電気的に接続されている。下層接地配線13は、第m+1列目(図6の2列目)において、第n+1行目(図6の2行目)の第1上層接地配線18bと、第n+2行目(図6の3行目)の第1上層接地配線18bおよび第2上層接地配線18cと、それぞれ接地用ビア16によって電気的に接続されている。下層接地配線13は、第m+2列目(図6の3列目)において、第n行目(図6の1行目)の接地パッド18aと、第n+1行目(図6の2行目)の第1上層接地配線18bおよび第2上層接地配線18cと、それぞれ接地用ビア16によって電気的に接続されている。下層接地配線13は、第m+3列目(図6の4列目)において、第n+1行目(図6の2行目)の接地パッド18aと、第n+2行目(図6の3行目)の第1上層接地配線18bおよび第2上層接地配線18cと、それぞれ接地用ビア16によって電気的に接続されている
その他の構成は、実施形態1と同様である。
実施形態2によれば、実施形態1と同様の効果を奏する。
次に、ビア分散による下層電源配線の電源供給負荷の低減の考え方について図面を用いて説明する。図7は、理想とされる配線構成の電流分布を示した模式図である。図8は、従来例の配線構成の電流分布を示した模式図である。
(理想)
理想とされる配線構成では、ビアの偏在の影響を分かり易くするため、均等に分散した10箇所から10ずつの消費電流を必要としていると仮定する。パッド層は、配線抵抗が十分低く、ビア10個がチップ全面に均一に配置されている場合、ビア1個当たり10の電流が流れ(図7の矢印参照)、下層配線層の水平方向に流れ込む電流はほぼ0となる。このため、基本電源構造として下層配線層はほぼ0の電流が流せるようにすることができる。なお、図7の配線構成は、電源供給としては理想の配線構造であるが、信号配線(図示せず)を圧迫するため実際には使えない。
(従来例)
従来例の配線構成では、ビアの偏在の影響を分かり易くするため、均等に分散した10箇所から10ずつの消費電流を必要としていると仮定する。パッド層は配線抵抗が十分低いが、ビア10個が2箇所に偏って配置されている場合、ビア群1箇所当たり50の電流が流れ(図8の矢印参照)、ビアの位置関係からネックポイント間の下層配線層に流れ込む電流の最大値は30となる。このため、基本電源構造として下層配線層は30の電流が流せるように厚さ、幅を確保しなければならないという問題がある。例えば、下層配線層の幅が一定の場合、電源供給負荷の低減を図るためには、図8の従来例の配線構成の下層配線層の厚さを、図7の理想とされる配線構成の下層配線層の厚さよりも厚くしなければならない。
本発明の配線構成は、従来例の配線構成を理想とされる配線構成に近づけたものであり、信号配線のためのスペースを確保しつつ電源供給負荷の低減を図ったものである。
本発明の実施形態1に係る半導体装置を実装した半導体パッケージの構成を模式的に示した部分断面図である。 本発明の実施形態1に係る半導体装置の配線構成を模式的に示した部分平面図である。 本発明の実施形態1に係る半導体装置の配線構成を模式的に示した図2のA−A´間の部分断面図である。 本発明の実施形態1に係る半導体装置の電源配線構成のみを模式的に示した部分平面図である。 本発明の実施形態1に係る半導体装置の接地配線構成のみを模式的に示した部分平面図である。 本発明の実施形態2に係る半導体装置の配線構成を模式的に示した部分平面図である。 理想とされる配線構成の電流分布を示した模式図である。 従来例の配線構成の電流分布を示した模式図である。 従来例に係る半導体装置の配線構成を模式的に示した部分平面図である。 従来例に係る半導体装置の配線構成を模式的に示した図9のB−B´間の部分断面図である。
符号の説明
1 半導体装置
2 突起状電極(バンプ)
3 配線基板
4 バンプ
5 半導体パッケージ
11 絶縁層
12 下層電源配線(下層配線層、第1電位下層配線)
13 下層接地配線(下層配線層、第2電位下層配線)
14 絶縁層
15 電源用ビア
16 接地用ビア
17a 電源パッド(パッド層、第1電位パッド)
17b 第1上層電源配線(パッド層、第1電位上層共通配線)
17c 第2上層電源配線(パッド層、第1電位上層分枝配線)
18a 接地パッド(パッド層、第2電位パッド)
18b 第1上層接地配線(パッド層、第2電位上層共通配線)
18c 第2上層接地配線(パッド層、第2電位上層分枝配線)
19 絶縁層
19a、19b 下穴
101 電源用パッド
102 グランド用パッド
103 電源用電極
104 グランド用電極
105 半導体チップ
107 電源用配線
108 グランド用配線
109、119 絶縁膜
110 下層電源用配線
110a ネックポイント
112、115 スルーホール配線
113 下層グランド用配線

Claims (7)

  1. パッド表面に突起状の電極が規則的に配置され、前記電極を介して配線基板にフリップチップ方式により実装される半導体装置であって、
    第1電位が印加される複数の第1電位パッドと、
    前記第1電位と異なる第2電位が印加されるとともに、前記第1電位パッドと同一層に形成され、一の方向に前記第1電位パッドと交互に配置される複数の第2電位パッドと、
    前記第1電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第1電位パッドの第1の端部と接続される第1電上層共通配線と、
    前記第2電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第2電位パッドの前記第1の端部の反対側の第2の端部と接続される第2電位上層共通配線と、
    前記第1電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第1電位パッドから隣りの前記第2電位パッドの近傍まで延在する第1電位上層分枝配線と、
    前記第2電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第2電位パッドから隣りの前記第1電位パッドの近傍まで延在する第2電位上層分枝配線と、
    を備え
    前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線の下層に形成されるとともに、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第1電位上層共通配線及び前記第1電位上層分枝配線と略直交方向に沿って配される第1電位下層配線と、
    前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線の下層に形成されるとともに、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第2電位上層共通配線及び前記第2電位上層分枝配線と略直交方向に沿って配される第2電位下層配線と、
    を備え、
    前記第1電位下層配線は、第n行目の前記第1電位パッドと、第n+1行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、第n+2行目の前記第1電位上層共通配線と、第n+3行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、それぞれビア接続し、
    前記第2電位下層配線は、第n行目の前記第2電位上層共通配線と、第n+1行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、第n+2行目の前記第2電位パッドと、第n+3行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、それぞれビア接続することを特徴とする半導体装置。
  2. パッド表面に突起状の電極が規則的に配置され、前記電極を介して配線基板にフリップチップ方式により実装される半導体装置であって、
    第1電位が印加される複数の第1電位パッドと、
    前記第1電位と異なる第2電位が印加されるとともに、前記第1電位パッドと同一層に形成され、一の方向に前記第1電位パッドと交互に配置される複数の第2電位パッドと、
    前記第1電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第1電位パッドの第1の端部と接続される第1電上層共通配線と、
    前記第2電位パッドと同一層に形成されるとともに、前記一の方向に沿って延在し、かつ、前記一の方向上の各前記第2電位パッドの前記第1の端部の反対側の第2の端部と接続される第2電位上層共通配線と、
    前記第1電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第1電位パッドから隣りの前記第2電位パッドの近傍まで延在する第1電位上層分枝配線と、
    前記第2電位パッドと同一層に形成されるとともに、前記第1電位上層共通配線と前記第2電位上層共通配線の間にて前記第2電位パッドから隣りの前記第1電位パッドの近傍まで延在する第2電位上層分枝配線と、
    を備え
    前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線の下層に形成されるとともに、前記第1電位パッド、前記第1電位上層共通配線、及び前記第1電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第1電位上層共通配線及び前記第1電位上層分枝配線と略直交方向に沿って配される第1電位下層配線と、
    前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線の下層に形成されるとともに、前記第2電位パッド、前記第2電位上層共通配線、及び前記第2電位上層分枝配線のいずれか又はすべてとビア接続され、かつ、前記第2電位上層共通配線及び前記第2電位上層分枝配線と略直交方向に沿って配される第2電位下層配線と、
    を備え、
    前記第1電位下層配線は、第m列目において、第n行目の前記第1電位パッドと、第n+1行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、それぞれビア接続し、
    前記第2電位下層配線は、前記第m列目において、前記第n行目の前記第2電位上層共通配線と、前記第n+1行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、それぞれビア接続することを特徴とする半導体装置。
  3. 前記第1電位上層分枝配線は、前記第2電位上層共通配線と前記第2電位上層分枝配線の間に配され、
    前記第2電位上層分枝配線は、前記第1電位上層共通配線と前記第1電位上層分枝配線の間に配されることを特徴とする請求項1又は2記載の半導体装置。
  4. 前記第1電位上層分枝配線および前記第2電位上層分枝配線は、1つのパッドの片側から複数本ずつ延在し、
    前記第1電位上層分枝配線と前記第2電位上層分枝配線は、交互に噛み合うように配されることを特徴とする請求項1又は2記載の半導体装置。
  5. 前記第1電位下層配線は、第m+2列目において、前記第n行目の前記第1電位上層共通配線と、前記第n+1行目の前記第1電位上層共通配線および前記第1電位上層分枝配線と、それぞれビア接続し、
    前記第2電位下層配線は、前記第m+2列目において、前記第n行目の前記第2電位パッドと、前記第n+1行目の前記第2電位上層共通配線および前記第2電位上層分枝配線と、それぞれビア接続することを特徴とする請求項記載の半導体装置。
  6. 前記第1電位は、電源電位であり、
    前記第2電位は、接地電位であることを特徴とする請求項1乃至のいずれか一に記載の半導体装置。
  7. 配線基板と、
    電極を介して前記配線基板にフリップチップ方式により実装される請求項1乃至のいずれか一に記載の半導体装置と、
    を備えることを特徴とする半導体パッケージ。
JP2006226728A 2006-08-23 2006-08-23 半導体装置及び半導体パッケージ Expired - Fee Related JP4974610B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006226728A JP4974610B2 (ja) 2006-08-23 2006-08-23 半導体装置及び半導体パッケージ
US11/841,014 US7400039B2 (en) 2006-08-23 2007-08-20 Semiconductor device and semiconductor package
CN2007101423569A CN101131976B (zh) 2006-08-23 2007-08-22 半导体装置及半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006226728A JP4974610B2 (ja) 2006-08-23 2006-08-23 半導体装置及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2008053358A JP2008053358A (ja) 2008-03-06
JP4974610B2 true JP4974610B2 (ja) 2012-07-11

Family

ID=39112597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006226728A Expired - Fee Related JP4974610B2 (ja) 2006-08-23 2006-08-23 半導体装置及び半導体パッケージ

Country Status (3)

Country Link
US (1) US7400039B2 (ja)
JP (1) JP4974610B2 (ja)
CN (1) CN101131976B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285460B2 (ja) 2009-02-10 2013-09-11 パナソニック株式会社 半導体集積回路の配線構造及びそれを有する半導体装置
CN102118140A (zh) * 2010-01-04 2011-07-06 姚一滨 多元联排复合基板、频率器件组和频率器件及其制备方法
JP5603768B2 (ja) * 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
JP5554303B2 (ja) 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
JP6342165B2 (ja) * 2014-01-24 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びioセル
US10475736B2 (en) * 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
CN109326578B (zh) * 2018-09-07 2021-02-26 上海兆芯集成电路有限公司 电源网络及其布线方法
WO2020093277A1 (zh) * 2018-11-07 2020-05-14 北京比特大陆科技有限公司 芯片及电器设备
US10784199B2 (en) * 2019-02-20 2020-09-22 Micron Technology, Inc. Component inter-digitated VIAS and leads
CN112366193B (zh) * 2020-11-02 2021-09-17 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
CN116525586B (zh) * 2023-07-03 2023-10-10 南京砺算科技有限公司 一种重布线层的线路结构及芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449329B2 (ja) * 2000-01-19 2003-09-22 日本電気株式会社 半導体集積回路
JP3548553B2 (ja) * 2001-10-10 2004-07-28 Necマイクロシステム株式会社 半導体装置およびその内部電源端子間の電源配線方法
JP4539916B2 (ja) * 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム

Also Published As

Publication number Publication date
CN101131976A (zh) 2008-02-27
CN101131976B (zh) 2010-06-09
US20080048318A1 (en) 2008-02-28
US7400039B2 (en) 2008-07-15
JP2008053358A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP4974610B2 (ja) 半導体装置及び半導体パッケージ
US6650014B2 (en) Semiconductor device
US7602058B2 (en) Flip-chip semiconductor device with improved power pad arrangement
JP5530092B2 (ja) 半導体素子
JP4943691B2 (ja) 半導体装置
JP5056085B2 (ja) 電子部品の実装構造
US8115321B2 (en) Separate probe and bond regions of an integrated circuit
JP4993929B2 (ja) 半導体集積回路装置
US8710667B2 (en) Semiconductor device
JP2010192802A (ja) 実装基板および表示装置
JP2006313855A (ja) 半導体回路
US6407462B1 (en) Irregular grid bond pad layout arrangement for a flip chip package
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
JP2003100891A (ja) 半導体集積回路装置
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
JP5168872B2 (ja) 半導体集積回路
JP2007173388A (ja) 半導体集積回路装置
JP4921724B2 (ja) 半導体装置におけるパッド部の配線構造
TWI648836B (zh) 帶有介面電路系統之積體電路及用於此類介面電路系統之介面單元
CN105374694B (zh) 芯片装置及其凸块配置方法
JP5113509B2 (ja) 半導体装置
JP2006261492A (ja) 回路基板
JP2011071322A (ja) 電子装置
JP2007214335A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees