JP5285460B2 - 半導体集積回路の配線構造及びそれを有する半導体装置 - Google Patents
半導体集積回路の配線構造及びそれを有する半導体装置 Download PDFInfo
- Publication number
- JP5285460B2 JP5285460B2 JP2009028880A JP2009028880A JP5285460B2 JP 5285460 B2 JP5285460 B2 JP 5285460B2 JP 2009028880 A JP2009028880 A JP 2009028880A JP 2009028880 A JP2009028880 A JP 2009028880A JP 5285460 B2 JP5285460 B2 JP 5285460B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- same potential
- supply wiring
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000006073 displacement reaction Methods 0.000 claims 5
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
R1=1/(1/20+1/20+1/20+1/20)=5(Ω) ・・・式1
となる。
R3=1/(1/100+1/100+1/100+1/100)=25(Ω)
・・・式2
となる。
R_SUM=1/(1/R1+1/R3)+1/(1/R1+1/R3)+1/(1/R1+1/R3)+1/(1/R1+1/R3)=16.7(Ω) ・・・式3
のように算出できる。
R1’=1/(1/20+1/20+1/20+1/20)=5(Ω) ・・・式4
が成り立つ。ただし、計算範囲417内の第1の配線層は0本のため、第1の配線層の抵抗値は存在しない。
R3’=1/(1/100+1/100+1/100+1/100)=25(Ω)
・・・式5
が成り立つ。
R_SUM’=1/(1/R1+1/R3)+1/(1/R1+1/R3)+R3+1/(1/R1+1/R3)=37.5(Ω) ・・・式6
のように算出できる。
電圧降下=VDD−Σ(Ia×Ra) ・・・式7
で表される。ここで、図3中の観測点301や図4中の観測点401のみにセルが存在するものと仮定し、両観測点301,401における電流を定電流源とみなす。そして、任意の観測点での電流値をI、電圧供給源から任意の点までの抵抗値をR_SUMとすると、式7は、
電圧降下=VDD−I×R_SUM ・・・式8
のように表すことができる。
本発明の第1の実施形態における電源配線構造及び半導体装置について、図5〜図9を参照しながら説明する。
R_SUM”=1/(1/R1”+1/R3)+1/(1/R1”+1/R3)+1/(1/R1”+1/R3)+1/(1/R1”+1/R3)=28.6(Ω)
・・・式9
のようになる。
次に、本発明の第2の実施形態における電源配線構造及び半導体装置について、図面を参照しながら説明する。本実施の形態においては、ビア間の電源配線線分間の空き領域に隣接する2つの電源配線線分がそれぞれ有するビアのうち、電源配線線分間の空き領域に最も近い2つのビア間の間隔と、相対するビア間の電源配線線分間の空き領域に隣接する2つの電源配線線分がそれぞれ有するビアのうち、電源配線線分間の空き領域に最も近い2つのビア間の間隔とが等しい構造を持つことを説明する。
次に、本発明の第3の実施形態における電源配線構造及び半導体装置について、図面を参照しながら説明する。
101,201,301,401 観測点
102〜105 配線に対する長さ及び面積制限がない場合の第1の配線層のビア間の電源配線
106〜110,206〜210,306〜307,406〜407 第2の配線層の電源配線
111〜114,211〜214,411〜414 第3の配線層の電源配線
115〜134,215〜234 第1の配線層と第2の配線層とを結線するビア
135〜154,235〜254 第2の配線層と第3の配線層とを結線するビア
202〜205,255〜258,302〜305,402〜405 配線に対する長さ及び面積制限がある場合の第1の配線層の電源配線
259〜260 電源配線線分間の空き領域
315,415〜418 計算範囲
500,600,700,800,900 半導体装置のチップ外周
501,601,701,801,901 配線に対する長さ及び面積制限がある場合の第1の配線層の電源配線
502,602,702,802,902〜903 電源配線線分間の空き領域
1100,1101 ビア間の空き領域
1110〜1113 配線に対する長さ及び面積制限がない配線層の電源配線
1120〜1123 配線に対する長さ及び面積制限がある配線層の電源配線
2001 半導体装置のチップ外周
2002,2005 電圧供給源となるIO素子
2003〜2004,2006〜2007 配線に対する長さ及び面積制限がある場合の第1の配線層の電源配線
2008 第2の配線層の電源配線
2009 第3の配線層の電源配線
2010 第1の配線層と第2の配線層とを結線するビア
2011 第2の配線層と第3の配線層とを結線するビア
Claims (7)
- 優先配線方向に平行な第1の直線上に存在する同電位の第1の電源配線線分の間に設けられた電源配線線分間の第1の空き領域が、前記第1の電源配線線分に隣接して並走する同じく優先配線方向に平行な第2の直線上に存在する同電位の第2の電源配線線分の間に設けられた電源配線線分間の第2の空き領域に比べて相対的にずれ、
前記第1の電源配線線分が隣接していない側で前記第2の電源配線線分に隣接して並走する優先配線方向に平行な第3の直線上に存在する同電位の第3の電源配線線分の間に設けられた電源配線線分間の第3の空き領域を備え、
前記第3の空き領域が、前記第1の空き領域と前記第2の空き領域との少なくとも一方の空き領域に比べて相対的にずれた電源配線構造を有することを特徴とする半導体装置。 - 優先配線方向に平行な第1の直線上に存在する同電位の第1の電源配線線分の間に設けられた電源配線線分間の第1の空き領域が、前記第1の電源配線線分に隣接して並走する同じく優先配線方向に平行な第2の直線上に存在する同電位の第2の電源配線線分の間に設けられた電源配線線分間の第2の空き領域に比べて相対的にずれ、
前記第1の電源配線線分が隣接していない側で前記第2の電源配線線分に隣接して並走する優先配線方向に平行な第3の直線上に存在する同電位の第3の電源配線線分の間に設けられた電源配線線分間の第3の空き領域を備え、
前記第3の空き領域が、前記第1の空き領域と前記第2の空き領域との両方の空き領域に比べて相対的にずれた電源配線構造を有することを特徴とする半導体装置。 - 優先配線方向に平行な第1の直線上に存在する同電位の第1の電源配線線分の間に設けられた電源配線線分間の第1の空き領域が、前記第1の電源配線線分に隣接して並走する同じく優先配線方向に平行な第2の直線上に存在する同電位の第2の電源配線線分の間に設けられた電源配線線分間の第2の空き領域に比べて相対的にずれ、
前記第2の電源配線線分が隣接していない側で、前記第1の電源配線線分に隣接して並走する優先配線方向に平行な第3の直線上に存在する同電位の第3の電源配線線分の間に設けられた電源配線線分間の第3の空き領域と、
前記第1の電源配線線分が隣接していない側で、前記第2の電源配線線分に隣接して並走する優先配線方向に平行な第4の直線上に存在する同電位の第4の電源配線線分の間に設けられた電源配線線分間の第4の空き領域とを備え、
前記第1の空き領域と前記第3の空き領域とは相対的にずれがなく、前記第2の空き領域と前記第4の空き領域とは相対的にずれがない電源配線構造を有することを特徴とする半導体装置。 - 優先配線方向に平行な第1の直線上に存在する同電位の第1の電源配線線分の間に設けられた電源配線線分間の第1の空き領域が、前記第1の電源配線線分に隣接して並走する同じく優先配線方向に平行な第2の直線上に存在する同電位の第2の電源配線線分の間に設けられた電源配線線分間の第2の空き領域に比べて相対的にずれ、
前記第1の空き領域と前記第2の空き領域との位置が相対的に交互にずれることにより、同一配線層内の同電位の電源配線が千鳥構造になっている電源配線構造を有することを特徴とする半導体装置。 - 優先配線方向に平行な第1の直線上に存在する同電位の第1の電源配線線分の間に設けられた電源配線線分間の第1の空き領域が、前記第1の電源配線線分に隣接して並走する同じく優先配線方向に平行な第2の直線上に存在する同電位の第2の電源配線線分の間に設けられた電源配線線分間の第2の空き領域に比べて相対的にずれ、
前記優先配線方向に平行に存在する同電位かつ同じ配線長の複数の電源配線線分で構成された第1の電源配線線分グループと、前記優先配線方向に平行に存在する同電位かつ同じ配線長の他の複数の電源配線線分で構成された第2の電源配線線分グループとの間に設けられた電源配線線分グループ間の第1の空き領域と、併走する同電位の電源配線線分グループ間に設けられた電源配線線分グループ間の第2の空き領域との位置が相対的にずれている電源配線構造を有することを特徴とする半導体装置。 - 請求項1〜5のいずれかに記載の半導体装置において、
前記電源配線構造を有する電源配線層は、当該半導体装置が有する全配線層のうちの一部の配線層にのみ存在することを特徴とする半導体装置。 - 請求項1〜5のいずれかに記載の半導体装置において、
前記電源配線構造を有する電源配線層は、当該半導体装置が有する全配線層中の最上層にのみ存在することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028880A JP5285460B2 (ja) | 2009-02-10 | 2009-02-10 | 半導体集積回路の配線構造及びそれを有する半導体装置 |
PCT/JP2009/004028 WO2010092635A1 (ja) | 2009-02-10 | 2009-08-21 | 半導体集積回路の配線構造及びそれを有する半導体装置 |
US13/169,398 US8487423B2 (en) | 2009-02-10 | 2011-06-27 | Interconnect structure of semiconductor integrated circuit and semiconductor device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028880A JP5285460B2 (ja) | 2009-02-10 | 2009-02-10 | 半導体集積回路の配線構造及びそれを有する半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010186823A JP2010186823A (ja) | 2010-08-26 |
JP2010186823A5 JP2010186823A5 (ja) | 2011-05-06 |
JP5285460B2 true JP5285460B2 (ja) | 2013-09-11 |
Family
ID=42561489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009028880A Expired - Fee Related JP5285460B2 (ja) | 2009-02-10 | 2009-02-10 | 半導体集積回路の配線構造及びそれを有する半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8487423B2 (ja) |
JP (1) | JP5285460B2 (ja) |
WO (1) | WO2010092635A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2973156B1 (fr) * | 2011-03-24 | 2014-01-03 | St Microelectronics Crolles 2 | Procede de decomposition de lignes d'un circuit electronique |
JP6328974B2 (ja) * | 2014-03-28 | 2018-05-23 | 株式会社メガチップス | 半導体装置及び半導体装置の設計手法 |
US10784199B2 (en) * | 2019-02-20 | 2020-09-22 | Micron Technology, Inc. | Component inter-digitated VIAS and leads |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04355952A (ja) | 1990-11-29 | 1992-12-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH0653449A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 半導体装置 |
JPH088343A (ja) * | 1994-06-23 | 1996-01-12 | Mitsubishi Electric Corp | 集積回路装置の電源配線 |
JP2000011011A (ja) | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 半導体集積回路の電源配線方法 |
WO2004077556A1 (ja) * | 2003-02-26 | 2004-09-10 | Sanyo Electric Co., Ltd. | 半導体集積回路装置及びその電源配線方法 |
JP2005268748A (ja) * | 2004-02-18 | 2005-09-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP4974610B2 (ja) * | 2006-08-23 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体パッケージ |
JP2008124286A (ja) * | 2006-11-14 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 電源供給経路の最適化方法および電源供給経路構造 |
-
2009
- 2009-02-10 JP JP2009028880A patent/JP5285460B2/ja not_active Expired - Fee Related
- 2009-08-21 WO PCT/JP2009/004028 patent/WO2010092635A1/ja active Application Filing
-
2011
- 2011-06-27 US US13/169,398 patent/US8487423B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010186823A (ja) | 2010-08-26 |
WO2010092635A1 (ja) | 2010-08-19 |
US8487423B2 (en) | 2013-07-16 |
US20110260333A1 (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5820412B2 (ja) | 半導体集積回路 | |
JP2008182058A (ja) | 半導体装置および半導体装置形成方法 | |
JP4642908B2 (ja) | 半導体集積回路装置 | |
JP6342165B2 (ja) | 半導体装置及びioセル | |
JP6140989B2 (ja) | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 | |
JP5285460B2 (ja) | 半導体集積回路の配線構造及びそれを有する半導体装置 | |
JP2010186823A5 (ja) | ||
JP2007173760A (ja) | 半導体集積回路及びその設計方法 | |
US20090243119A1 (en) | Semiconductor integrated circuit | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
WO2010084533A1 (ja) | 半導体集積回路の電源配線構造 | |
JP5358672B2 (ja) | 半導体集積回路装置 | |
JP7041368B2 (ja) | 半導体集積回路装置 | |
JP6483309B2 (ja) | 半導体装置及びioセル | |
JP2010021574A (ja) | 多層配線装置 | |
JP2008311570A (ja) | 半導体装置 | |
JP2011151065A (ja) | 半導体集積回路 | |
JP2006173492A (ja) | 半導体装置 | |
JP2004103821A (ja) | 半導体集積回路 | |
JP2011071541A (ja) | 半導体集積回路装置 | |
JP5632062B2 (ja) | 半導体素子 | |
US7973340B2 (en) | Semiconductor integrated circuit with improved power supply system | |
JP2008192763A (ja) | 容量セル及びそれを備えた半導体集積回路 | |
JP2006222167A (ja) | 電源リング、および半導体集積回路 | |
JP2010034407A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110607 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5285460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |