JP2008124286A - 電源供給経路の最適化方法および電源供給経路構造 - Google Patents

電源供給経路の最適化方法および電源供給経路構造 Download PDF

Info

Publication number
JP2008124286A
JP2008124286A JP2006307319A JP2006307319A JP2008124286A JP 2008124286 A JP2008124286 A JP 2008124286A JP 2006307319 A JP2006307319 A JP 2006307319A JP 2006307319 A JP2006307319 A JP 2006307319A JP 2008124286 A JP2008124286 A JP 2008124286A
Authority
JP
Japan
Prior art keywords
power supply
supply path
wiring
power
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006307319A
Other languages
English (en)
Inventor
Kazuhiro Sato
和弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006307319A priority Critical patent/JP2008124286A/ja
Publication of JP2008124286A publication Critical patent/JP2008124286A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】限られた配線リソースを用いて電圧降下を最小限に抑えることができるようにする。
【解決手段】電源解析によって得られた電源供給経路のすべての分岐点間配線部分における電流密度情報と分岐点毎の電位情報を入力とし、仮に分岐点間配線部分を削除するとした場合の電流および電位変化のシミュレーションを実行し、電圧変動が過剰でないか否かで前記の分岐点間配線部分が削除可能か否かを判断し、削除可能であれば、その分岐点間配線部分を削除する。また、電源解析によって得られた電源供給経路のすべての分岐点間配線部分における電流密度情報と分岐点毎の電位情報を入力とし、仮に配線パターンを追加した場合の電流および電位変化のシミュレーションを実行し、配線パターンの追加が効果的か判断し、効果的であれば追加する。
【選択図】図1

Description

本発明は、半導体集積回路を構成する各セルへ電源を供給する電源供給経路の最適化方法および電源供給経路構造にかかわり、特には多配線層の電源メッシュ配線構造をもつLSIを好適適用対象とする技術に関する。
近年、半導体集積回路の微細化および多層化が進み、上層で配線膜厚の厚い配線を電源メッシュとして使用する設計手法が主流となっている。また、動作電源の低電圧化に伴い、集積回路内部での電圧降下を抑えることが重要になっている。ここで、電圧降下をある目標値以内に抑えるために必要な電源メッシュ構造を推定する方法や、推定から外れて超過した電圧降下を抑えるための補強を行う手法が提案されている(例えば特許文献1参照)。
特開平10−149383号公報(第7−9頁、第2−4図)
従来の技術においては、集積回路内の電源供給経路を生成する領域において、規則正しい電源メッシュ構造をとることを前提とした上で、目標となる電圧降下値を満たすために必要な電源配線の幅やピッチを推定していた。そして、推定して得られた配線幅やピッチで生成した電源配線パターンにおいて電圧降下の解析を行い、目標を満たさない領域への電源供給経路の配線幅やビア数を増加するといった最適化が行われる。
しかし、推定によって生成された規則正しい電源配線パターンのうち、電源供給に不要と考えられる過剰な配線部分を削除する手法がなかった。そのため、有限な配線リソースを浪費していたり、配線パターンの占有率ルールから本来必要な電源パターンが不足していたりするという課題があった。
本発明は、このような事情に鑑みて創作したものであり、限られた配線リソースを用いて電圧降下を最小限に抑えることができるようにすることを目的としている。
本発明による電源供給経路の最適化方法は、集積回路を構成するセルに電源を供給する方法であって、前記電源供給経路の電流密度と電位の情報を与えて電流および電位変化のシミュレーションを実行し、電圧変動を抑えて削除可能な電源供給経路を割り出す手順を備えるものである。
この最適化方法においては、電源解析によって得られた電源供給経路のすべての分岐点間配線部分における電流密度情報と分岐点毎の電位情報を入力とし、仮に分岐点間配線部分を削除するとした場合の電流および電位変化のシミュレーションを実行し、電圧変動が過剰でないか否かで前記の分岐点間配線部分が削除可能か否かを判断し、削除可能であれば、その分岐点間配線部分を削除する。ここで電流および電位変化のシミュレーションとは、同一電源ドメインでかつ同一方向の分岐点間配線部分の電流密度と、前記同一方向配線部分を接続する同一電源ドメインの電流密度に着目し、同一方向配線部分のうち1つに流れる電流が、他の同一方向配線部分に電流経路を変えることによって変化する電流量が電圧変動に与える影響をシミュレーションすることを指す。そして、電圧変動が所定の範囲内であれば、その分岐点間配線部分を削除可能であると判断する。このようにすることにより、電源供給経路のうち電圧降下を抑制する上で効果がないか小さい分岐点間配線部分を選択的に取り除くことにより、電源配線の配線リソースを抑制することが可能となる。
上記の電源供給経路の最適化方法において、さらに、前記電源供給経路の電流密度と電位の情報を与えて電流および電位変化のシミュレーションを実行し、バイパス補強可能な電源供給経路を割り出す手順を備えるという態様がある。この最適化方法においては、電源解析によって得られた電源供給経路のすべての分岐点間配線部分における電流密度情報と分岐点毎の電位情報を入力とし、仮に配線パターンを追加した場合の電流および電位変化のシミュレーションを実行し、配線パターンの追加が効果的か判断し、効果的であれば追加する。この電流および電位変化のシミュレーションとは、同一電源ドメインでかつ同一方向の配線部分の電流密度と電位情報から、同一方向配線部分のうち最寄りの分岐点間の電位情報および電流密度に着目し、それを比較し、両分岐点間を接続する配線パターンを追加した場合に低電位側の分岐点の電流密度が許容値を超えないか、また、高電位側および低電位側の分岐点の電圧降下値がどの程度変動するかをシミュレーションすることを指す。そして、電流密度が許容値を超えず、電圧変動が所定の範囲内であり、複数の電源ドメインの電圧変動量を比較して電圧降下の軽減幅が最も大きい電源ドメインの配線パターンの追加を効果的であると判断する。このようにすることにより、電源供給経路を作成可能な領域の周辺の電流・電位情報から、その領域を使用した際の電圧降下の軽減量が最も大きい電源ドメインの配線パターンを生成することにより、効果的な配線リソースの消費を行うことが可能となる。
また上記の電源供給経路の最適化方法において、さらに、前記電源供給経路のシート抵抗値情報を与えて電流および電位変化のシミュレーションを実行し、低抵抗な配線層を電位差大の配線層に入れ替える手順を備えるという態様がある。この最適化方法においては、電源解析によって得られた電源供給経路のすべての分岐点間配線部分における電流密度情報と分岐点毎の電位情報およびシート抵抗値情報を入力とし、隣接する同一の分岐点および、異なる分岐点の配線層を入れ替えた場合の電位差および電流値をシミュレーションし、配線層の入れ替えにより電圧降下の抑制効果が大きいか判断し、効果が大きければ配線層の入れ替えを行う。このシミュレーションでは、異なる配線層で交差する異なる電源ドメインの分岐点間の電位差および電流値と異なる配線層のシート抵抗値情報から、異なる配線層のシート抵抗値が異なる場合や、配線幅が異なることによって縦方向および横方向の分岐点間の抵抗値が異なる場合に、異なる電源ドメイン間で配線層を入れ替えたシミュレーションを行うことを指す。そして、電圧降下の軽減割合のより大きなドメインに低抵抗配線層を用いる配線層の入れ替えが効果的であると判断する。このようにすることにより、縦方向および横方向の配線層のシート抵抗値や配線幅等が異なり、単位長当たりの抵抗値が異なる場合に、縦方向配線および横方向配線にそれぞれ同一の配線層を用いることなく、電圧降下を軽減できる割合の大きい電源ドメインに低抵抗配線層を割り当てることにより、全体として、電圧降下を最小限に抑えることが可能となる。
本発明による電源供給経路構造は、集積回路を構成するセルに電源を供給する構造であって、電源電位および接地電位等複数の電源ドメインの電源供給経路を有し、縦方向の配線層および横方向の配線層に集積回路上の大半の領域で前記複数の電源ドメインの供給経路が交互に並ぶことによってメッシュ状の供給経路を構成し、周辺の電源供給経路と比較して、1つの電源ドメインの供給経路の専有率が抑えられて他の電源ドメインの供給経路の専有率が増加している構造となっている。これは、上記の電源配線パターンの削除と電源配線パターンの追加とを行った結果として、周囲の電源メッシュとは異なって、ある電源ドメインの占有率が高い領域が生成されたものとなっている。この構成によれば、各電源ドメインの供給源となるIOセルやPADセルの周辺やある電源ドメインの電流消費量が過剰に大きいセルの近傍で、他の電源ドメインの電源配線パターンをあまり必要としていない領域に、電流密度が高い電源ドメインのパターンを生成した効果的な電源供給が可能となる。
上記構成の電源供給経路構造において、さらに、縦方向配線層と横方向配線層のシート抵抗が異なり、周辺の電源供給経路と比較して、同一層の電源ドメインの供給経路の方向が変えて配線されて、平行配線を遮る状態でH形または梯子形に構成されているという態様がある。これは、上記の電源配線パターンの配線層の入れ替えを行った結果として、元の電源メッシュとは異なり、ある電源ドメインの電源構造が配線層2層を使用した規則正しいメッシュ構造とならず、H形や梯子形の配線パターンを含む構造となる。この構成によれば、上層電源配線層として2層だけが使用でき、その2層のシート抵抗や、単位長さ当たりの抵抗が異なる等、集積回路の上下および左右方向からの電力供給が均等に行えない半導体製造プロセスにおいて、電圧降下の抑制がより必要な電源ドメインに低抵抗配線層を割合多く用いることにより、電圧降下を最小限に抑えた電源供給が可能となる。
本発明によれば、電源供給経路のうち電圧降下を抑制する上で効果がないか小さい分岐点間配線部分を選択的に取り除くことにより、電源配線の配線リソースを抑制することができる。
さらに、電源供給経路を作成可能な領域の周辺の電流・電位情報から、その領域を使用した際の電圧降下の軽減量が最も大きい電源ドメインの配線パターンを生成することにより、効果的な配線リソースの消費を行うことができる。
さらに、縦方向および横方向の配線層のシート抵抗値や配線幅等が異なり、単位長当たりの抵抗値が異なる場合に、縦方向配線および横方向配線にそれぞれ同一の配線層を用いることなく、電圧降下を軽減できる割合の大きい電源ドメインに低抵抗配線層を割り当てることにより、全体として、電圧降下を最小限に抑えることができる。
また、電源供給経路構造において、各電源ドメインの供給源となるIOセルやPADセルの周辺やある電源ドメインの電流消費量が過剰に大きいセルの近傍で、他の電源ドメインの電源配線パターンをあまり必要としていない領域に、電流密度が高い電源ドメインのパターンを生成した効果的な電源供給が可能となる。
さらに、上層電源配線層として2層だけが使用でき、その2層のシート抵抗や、単位長さ当たりの抵抗が異なる等、集積回路の上下および左右方向からの電力供給が均等に行えない半導体製造プロセスにおいて、電圧降下の抑制がより必要な電源ドメインに低抵抗配線層を割合多く用いることにより、電圧降下を最小限に抑えた電源供給が可能となる。
以下、本発明にかかわる電源供給経路の最適化方法と電源供給経路構造の実施の形態を図面を用いて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1における電源供給経路の最適化方法を示すフロー図である。
LSIレイアウト情報J1には、回路接続情報と回路中のセルの配置情報およびセル間の電源配線および信号配線を接続する配線パターンの情報および配線層間の誘電率や配線層毎のシート抵抗値が含まれる。LSI動作確率情報J2には、LSIレイアウト情報J1中のセルの消費電力を算出する際に用いるセルの動作確率が格納されている。電源電圧情報J3は、LSIが動作する電圧情報および電源ソースに関する情報が含まれており、複数電源や電源毎に数種の検査電圧をもつ。セルライブラリ情報J4には、セルが動作する際の遅延情報や消費電力情報が入力信号や出力負荷状態をパラメータとする状態で格納されている。
電圧降下解析処理P1では、RLCの回路網に電源ソースから所定の電源を供給して、セルが所定の動作割合で動作する際の、電流消費源へ流れる電流に起因する電圧降下の解析を行う。その場合に、RLCの回路網についてはLSIレイアウト情報J1から電源接続情報を取得し、電源ソースについては電源電圧情報J3から情報を取得し、動作割合についてはLSI動作確率情報J2から情報を取得する。解析結果は、RLCの回路網中の分岐点(電源ノード)毎に、電圧情報J5や電流情報J6を出力する。
ここで、電圧降下解析には、セルの動作電流を静的な平均値として解析するスタティック解析と、セルが動作する際の電流を電流波形として時間軸成分を考慮して解析するダイナミック解析とがある。スタティック解析では各分岐点に出力される情報は1値であるのに対して、ダイナミック解析の結果は各分岐点の情報も電圧波形W1や電流波形W2といった、時間軸をもった波形情報として出力される。
以上の電圧降下解析処理P1による電圧情報J5、電流情報J6、電圧波形W1、電流波形W2が得られると、次いで、第1の電位差分計算C1および電流密度計算D1以下の電流および電位変化のシミュレーションおよび第2の電位差分計算C2以下の電流および電位変化のシミュレーションを実行する。
次に、第1の電位差分計算C1では、隣接する分岐点間の電位差を計算し、電流密度計算D1では、分岐点間配線部分に流れる電流情報J6から電流密度を算出する。そして、算出された数値と、電圧降下許容値V1や電流密度許容値V2が含まれる制約情報ファイルF1を低電流密度領域の配線・VIA削除処理P2に入力する。
低電流密度領域の配線・VIA削除処理P2では、同一電源ドメインで、同一方向に配線される分岐点間配線部分の電流密度を順次チェックし、電流密度が低く、電圧降下を抑制する効果の高い配線を検出する。同一電源ドメインというのは、電源電位なら電源電位に限定し、接地電位なら接地電位に限定するということである。そして、平行配線されている同一電源ドメインの分岐点間配線部分に電流が流れた場合に、電流密度許容値V2を超えないことを確認し、さらに、電流経路が変更された場合の電圧降下増量を計算し、電圧降下許容値V1と比較して過大な電圧降下増がなく、電圧降下を抑制する効果が高ければ、該当の配線部分を削除可能な配線部分として認識する。削除可能な配線部分として認識したときは、全配線パターンの検証後に削除可能な分岐点間配線部分の削除を行い、削除した分岐点間配線部分を削除配線・VIA情報J7として出力する。
ここまでの処理によって、電圧降下の増加を抑えて、電源配線パターンによる配線専有率を減少させることが可能となり、配線リソースの有効利用やLSI全体のサイズ縮小が可能となる。また、低電流密度領域の配線・VIA削除処理P2の後での配線パターンの削除数を制限し、再度の電源解析とこの処理を数回繰り返すことにより、配線パターン削除処理による影響見積もりと、最後に行う電源解析結果との差を小さくすることが可能となる。
次に、第2の電位差分計算C2では、同一電源ドメインで同一方向に配線される配線パターンでかつその平行配線間を一定間隔以上接続がない分岐点間の電位差を計算し、電位差分情報J8として出力する。
次に、電源縮小領域周辺電位計算処理P3において、電位差分情報J8のうちに一定値を超えるものがあるか否かを判断する。ここで一定値については、例えば、電位差分の算出元の両分岐点間に配線パターンを生成したとして、両分岐点の電流値の差分に相当する電流がその配線パターンの抵抗成分を流れる場合に発生する電位差を求め、この電位差を前記の一定値とすればよい。
そして、電位差分情報J8のうちに超えるものがある場合には、電源配線・VIA追加処理P4において、該当配線パターンの電流密度を比較して、低電位側の配線を流れる電流密度が低く、電位差により生じる電流が流入した場合に電流密度許容値V2を超えない場合には、電源配線パターンの追加を行う。この処理を該当分岐点において順次行うことにより、電源面積最適化レイアウト情報J9が得られる。
ここで、元の電源メッシュが高配線密度で設計されている場合、低電流密度領域の配線・VIA削除処理P2において生じた配線可能領域を削除配線・VIA情報J7から読み込んで、その周囲の分岐点の処理だけを行うことによって、電源配線・VIA追加処理P4を高速化するとともに、電流密度の制約等の検証処理も省略可能とすることができる。
図7および図8に元の電源メッシュを示す。斜線で示す配線層が上層である。元の電源メッシュにおいては、電源ドメインがVDDとVSSの2つのドメインであり、2層が配線に用いられている。また、上層において、縦方向に沿うVDD電源ドメインとVSS電源ドメインとが横方向交互に配置されている。そして、下層において、横方向に沿うVDD電源ドメインとVSS電源ドメインとが縦方向交互に配置されている。D1〜D5はVDD電源ドメインの配線パターン、d1〜d5はその分岐点間配線部分、S1〜S6はVSS電源ドメインの配線パターン、s1〜s6はその分岐点間配線部分である。また、VDDおよびVSSの電源供給源が2つずつ配置されている。
ここで、低電流密度領域の配線・VIA削除処理P2の対象となるVSS電源ドメインの同一方向配線部分の分岐点間配線部分の1例をs1,s2,s3とする。これらの分岐点間配線部分s1,s2,s3はVSSの電源供給源(VSSパッド)の近傍にある。そして、分岐点間配線部分s3の電流密度が低いことが判明した場合に、この分岐点間配線部分s3を削除することとする。
図2および図3は本実施の形態を用いて修正された電源配線パターンを示す。領域A2において、図7、図8中のVSS電源ドメインについての分岐点間配線部分s3が削除され、その配線部分をVDD電源ドメインが利用し、分岐点間配線部分d′3に変更されている。また、横方向に伸びるVSS電源ドメインの配線部分の一部が削除され、代わりにVDD電源ドメインの配線パターンが追加されている。
また、同様に、各電源ドメインの供給源の近くにおいて、電流密度が低い配線部分の削除と、削除後の配線可能領域を用いた他の電源ドメインの強化を行った例を示している。すなわち、領域A4において、VSS電源ドメインの分岐点間配線部分s5,s6が削除された上で、VDD電源ドメインの分岐点間配線部分d′5,d′6が追加されている。
また、領域A1において、VDD電源ドメインの分岐点間配線部分d1が削除された上で、VSS電源ドメインの分岐点間配線部分s′1が追加されている。また、領域A3において、VDD電源ドメインの分岐点間配線部分d3,d4が削除された上で、VSS電源ドメインの分岐点間配線部分s′3,s′4が追加されている。これらの修正においては、また、横方向に伸びるVSS電源ドメインの配線部分の一部が削除され、代わりにVDD電源ドメインの配線パターンが追加されて、必要に応じてVIAの付け替えも行われる。
以上のようにして、電源供給経路のうち電圧降下の抑制に影響しないもしくは影響が小さい分岐点間配線部分を選択的に取り除くことができ、電源配線の配線リソースを抑制することができる。
(実施の形態2)
図4は本発明の実施の形態2における電源供給経路の最適化方法を示すフロー図である。
電圧降下解析処理P1およびその出力ファイルについては実施の形態1と同様であるため、説明を省略する。
第3の電位差分計算C3で、異なる電源ドメインが交差する電源配線パターンに隣接する分岐点の電位差を計算する。そして、並行して電流密度計算D1を実行して分岐点間の電流密度の計算を行う。
次に、電位差分方向計算処理P5において、第3の電位差分計算C3の処理において算出した電位差が、シート抵抗値の低い配線層の方が小さい場所を検出する。
次に、検出された箇所の電流密度が上下層を入れ替えることによって電流密度許容値V2を超えないかの判定を行い、許容値を超えない場合には、上下層を入れ替える。この場合、分岐点間の区間だけの配線層を上下入れ替えるため、その周辺の配線から配線層を入れ替えるためのビアの追加も併せて行う。
この処理を該当分岐点において順次行うことにより、電源面積最適化レイアウト情報J9が得られる。
図9は図7と同様の元の電源メッシュを示す。シート抵抗について、上層の方が低い場合を想定する。点線で示す4つの分岐点において、VDDドメインの電位差がVSSドメインの電位差よりも小さいとする。この場合、VSSドメインを上層に変更し、VDDドメインを下層にすることが効果的な修正となる。
図5および図6は本実施の形態を用いて修正された電源配線パターンを示し、図9で例示した箇所が配線層入れ替えを行って、H形の電源配線パターンに変更されている。また、同様に他の分岐点にも処理を行った結果、例として梯子形の配線パターンも示す。
本発明の技術は、限られた配線リソースを用いて電圧降下を最小限に抑える電源供給経路の最適化方法および電源供給経路構造として有用である。
本発明の実施の形態1における電源供給経路の最適化方法を示すフロー図 本発明の実施の形態1におけるメッシュ構造の電源供給経路構造を示す平面図 本発明の実施の形態1におけるメッシュ構造の電源供給経路構造を示す斜視図 本発明の実施の形態2における電源供給経路の最適化方法を示すフロー図 本発明の実施の形態2におけるメッシュ構造の電源供給経路構造を示す平面図 本発明の実施の形態2におけるメッシュ構造の電源供給経路構造を示す斜視図 従来の技術におけるメッシュ構造の電源供給経路構造を示す平面図(その1) 従来の技術におけるメッシュ構造の電源供給経路構造を示す斜視図 従来の技術におけるメッシュ構造の電源供給経路構造を示す平面図(その2)
符号の説明
C1 第1の電位差分計算
C2 第2の電位差分計算
D1 電流密度計算
F1 制約情報ファイル
J1 LSIレイアウト情報
J2 LSI動作確率情報
J3 電源電圧情報
J4 セルライブラリ情報
J5 電圧情報
J6 電流情報
J7 削除配線・VIA情報
J8 電位差分情報
J9 電源面積最適化レイアウト情報
P1 電圧降下解析処理
P2 低電流密度領域の配線・VIA削除処理
P3 電源縮小領域周辺電位計算処理
P4 電源配線・VIA追加処理
V1 電圧降下許容値
V2 電流密度許容値
W1 電圧波形
W2 電流波形
VDD,VSS 電源ドメイン
D1〜D5 VDD電源ドメインの配線パターン
d1〜d5 分岐点間配線部分
S1〜S6 VSS電源ドメインの配線パターン
s1〜s6 分岐点間配線部分
d′3 変更された分岐点間配線部分
d′5,d′6 追加された分岐点間配線部分
s′1,s′3,s′4 追加されたVSS電源ドメインの分岐点間配線部分

Claims (5)

  1. 集積回路を構成するセルに電源を供給する電源供給経路の最適化方法であって、前記電源供給経路の電流密度と電位の情報を与えて電流および電位変化のシミュレーションを実行し、電圧変動を抑えて削除可能な電源供給経路を割り出す手順を備える電源供給経路の最適化方法。
  2. さらに、前記電源供給経路の電流密度と電位の情報を与えて電流および電位変化のシミュレーションを実行し、バイパス補強可能な電源供給経路を割り出す手順を備える請求項1に記載の電源供給経路の最適化方法。
  3. さらに、前記電源供給経路のシート抵抗値情報を与えて電流および電位変化のシミュレーションを実行し、低抵抗な配線層を電位差大の配線層に入れ替える手順を備える請求項1または請求項2に記載の電源供給経路の最適化方法。
  4. 集積回路を構成するセルに電源を供給する電源供給経路の構造であって、電源電位および接地電位等複数の電源ドメインの電源供給経路を有し、縦方向の配線層および横方向の配線層に集積回路上の大半の領域で前記複数の電源ドメインの供給経路が交互に並ぶことによってメッシュ状の供給経路を構成し、周辺の電源供給経路と比較して、1つの電源ドメインの供給経路の専有率が抑えられて他の電源ドメインの供給経路の専有率が増加している電源供給経路構造。
  5. さらに、縦方向配線層と横方向配線層のシート抵抗が異なり、周辺の電源供給経路と比較して、同一層の電源ドメインの供給経路の方向が変えて配線されて、平行配線を遮る状態でH形または梯子形に構成されている請求項4に記載の電源供給経路構造。
JP2006307319A 2006-11-14 2006-11-14 電源供給経路の最適化方法および電源供給経路構造 Pending JP2008124286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006307319A JP2008124286A (ja) 2006-11-14 2006-11-14 電源供給経路の最適化方法および電源供給経路構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307319A JP2008124286A (ja) 2006-11-14 2006-11-14 電源供給経路の最適化方法および電源供給経路構造

Publications (1)

Publication Number Publication Date
JP2008124286A true JP2008124286A (ja) 2008-05-29

Family

ID=39508713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307319A Pending JP2008124286A (ja) 2006-11-14 2006-11-14 電源供給経路の最適化方法および電源供給経路構造

Country Status (1)

Country Link
JP (1) JP2008124286A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092635A1 (ja) * 2009-02-10 2010-08-19 パナソニック株式会社 半導体集積回路の配線構造及びそれを有する半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092635A1 (ja) * 2009-02-10 2010-08-19 パナソニック株式会社 半導体集積回路の配線構造及びそれを有する半導体装置
JP2010186823A (ja) * 2009-02-10 2010-08-26 Panasonic Corp 半導体集積回路の配線構造及びそれを有する半導体装置
US8487423B2 (en) 2009-02-10 2013-07-16 Panasonic Corporation Interconnect structure of semiconductor integrated circuit and semiconductor device including the same

Similar Documents

Publication Publication Date Title
Xu et al. Redundant-via enhanced maze routing for yield improvement
US20120025403A1 (en) Design apparatus of semiconductor device, design method of semiconductor device, and semiconductor device
JP4986114B2 (ja) 半導体集積回路及び半導体集積回路の設計方法
KR101278434B1 (ko) 집적회로 장치 및 집적회로 장치를 설계하기 위한 방법 및 장치
US20070033562A1 (en) Integrated circuit power distribution layout with sliding grids
US8225261B2 (en) Methods for defining contact grid in dynamic array architecture
US8171446B2 (en) Method for designing a semiconductor device by computing a number of vias, program therefor, and semiconductor device
KR20170015070A (ko) 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JP2011124423A (ja) セルライブラリ、レイアウト方法およびレイアウト装置
JP2004139181A (ja) レイアウト装置及びプログラム
JP2008227130A (ja) 半導体集積回路およびレイアウト設計方法
JP2008021001A (ja) パターン修正装置、パターン最適化装置及び集積回路設計装置
JP2008124286A (ja) 電源供給経路の最適化方法および電源供給経路構造
JP4335933B2 (ja) 半導体集積回路及び半導体集積回路の設計プログラム
JP6328974B2 (ja) 半導体装置及び半導体装置の設計手法
JP2008310527A (ja) 半導体集積回路のレイアウト設計装置及びレイアウト設計方法
JP5456093B2 (ja) 半導体集積回路及び半導体集積回路の設計方法
WO2014195806A2 (en) Methods and systems for insertion of spare wiring structures for improved engineering change orders
JP3553010B2 (ja) 半導体集積回路設計方法
CN113095034B (zh) 利用额外电力网格补偿压降的方法与电路系统
JP2005157487A (ja) 自動配置配線方法
US7107556B1 (en) Method and system for implementing an analytical wirelength formulation for unavailability of routing directions
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP2005276970A (ja) オンチップデカップリングキャパシタ挿入方法及び集積回路装置