CN105374694B - 芯片装置及其凸块配置方法 - Google Patents

芯片装置及其凸块配置方法 Download PDF

Info

Publication number
CN105374694B
CN105374694B CN201510888099.8A CN201510888099A CN105374694B CN 105374694 B CN105374694 B CN 105374694B CN 201510888099 A CN201510888099 A CN 201510888099A CN 105374694 B CN105374694 B CN 105374694B
Authority
CN
China
Prior art keywords
bumps
bump
chip device
integrated circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510888099.8A
Other languages
English (en)
Other versions
CN105374694A (zh
Inventor
蒋昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Nuclear Power Automation System Engineering Co Ltd
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201510888099.8A priority Critical patent/CN105374694B/zh
Publication of CN105374694A publication Critical patent/CN105374694A/zh
Application granted granted Critical
Publication of CN105374694B publication Critical patent/CN105374694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种芯片装置。该芯片装置包括多个第一凸块、多个第二凸块和基板。所述第一凸块用以供应第一电压至该芯片装置内的多个集成电路。所述第二凸块用以供应第二电压至所述集成电路。该基板透过倒装芯片技术与所述第一凸块和所述第二凸块互相电性连接，其中所述第一凸块和所述第二凸块配置于该芯片装置的最高金属层；以及其中最相近的两个第一凸块之间的距离大于两个最相近的第一凸块和第二凸块之间的距离。

Description

芯片装置及其凸块配置方法
技术领域
本发明有关于芯片装置，特别是有关于应用倒装芯片技术和特定凸块配置方法的芯片装置。
背景技术
倒装芯片技术(Flip-Chip)，也称“倒装芯片封装”或“倒装芯片封装法”，是芯片封装技术的一种。近年来倒装芯片技术发展逐渐成熟，导入各项应用的比重也有所提升。有别于一般芯片封装方式，倒装芯片封装技术是将芯片连接点凸块(bump)，然后将芯片翻转过来使凸块与基板/散热基板直接连接而得其名。倒装芯片封装技术不但免除打线程序、低热阻，又具高电流驱动优势，能在小面积下瞬间产生大流明输出。在现有技术中，不同电性的凸块采用平行配置。然而，平行配置的方式往往造成芯片内部供电不平衡。对此，本发明提出一种凸块配置方法及应用该凸块配置方法的芯片装置。
发明内容
本发明的一示范性实施例提供一种芯片装置。该芯片装置包括多个第一凸块、多个第二凸块、以及基板。所述第一凸块，配置于该芯片装置的最高金属层，用以供应第一电压至该芯片装置内的多个集成电路。所述第二凸块，配置于该芯片装置的该最高金属层，用以供应第二电压至所述集成电路。该基板透过倒装芯片技术与所述第一凸块和所述第二凸块互相电性连接，其中所述第一凸块和所述第二凸块配置于该最高金属层；以及其中两最相近的该两个第一凸块之间的距离大于两个最相近的该第一凸块和该第二凸块之间的距离。
在本发明一示范性实施例中，本发明上述示范性实施例提出的芯片装置还包括多个第三凸块，配置于该芯片装置的该最高金属层。所述第三凸块透过该倒装芯片封装技术电性连接至该基板，用以提供多个输出输入信号至所述集成电路，其中所述第三凸块配置于所述第一凸块和所述第二凸块的周围。
在本发明一示范性实施例中，本发明上述示范性实施例提出的所述第一凸块和所述第二凸块交错配置于该最高金属层。
在本发明一示范性实施例中，本发明上述示范性实施例提出的所述第一凸块对齐于第一方向和第二方向，且该第二凸块同样对齐于该第一方向和该第二方向。
在本发明一示范性实施例中，本发明上述示范性实施例提出的所述第一凸块彼此之间的最小距离大于每一该第一凸块与其最靠近的该第二凸块的距离。
本发明的一示范性实施例提供一种用于芯片装置的凸块配置方法，该凸块配置方法包括：经由该芯片装置的最高金属层的多个第一凸块供应第一电压至该芯片装置内的多个集成电路；经由该芯片装置的该最高金属层的多个第二凸块供应第二电压至所述集成电路；以及透过倒装芯片技术将所述第一凸块和所述第二凸块电性连接至该芯片装置的基板，其中所述第一凸块和所述第二凸块配置于该最高金属层；以及其中两最相近的该两个第一凸块之间的距离大于两个最相近的该第一凸块和该第二凸块之间的距离。
附图说明
图1A为传统的芯片装置10的最高金属层11的凸块配置图；
图1B举例说明芯片装置10的第一电源走线121(电源线)和第二电源走线122(地线)的示意图；
图2A为依据本发明的第一实施例说明本发明的芯片装置20的最高金属层21的凸块配置图；
图2B举例说明芯片装置20的第一电源走线221(电源线)和第二电源走线222(地线)的示意图；
图3为依据本发明的第二实施例说明本发明的芯片装置30的最高金属层31的凸块配置图；
图4为依据本发明的一实施例的凸块示意图；以及
图5为依据本发明的一实施例的凸块示意图。
具体实施方式
本发明所附图示的实施例或例子将如以下说明。本发明的范畴并非以此为限。习知技艺者应能知悉在不脱离本揭露的精神和架构的前提下，当可作些许更动、替换和置换。在本揭露的实施例中，组件符号可能被重复地使用，本揭露的数种实施例可能共享相同的组件符号，但为一实施例所使用的特征组件不必然被另一实施例所使用。
图1A为传统的芯片装置10的最高金属层11的凸块配置图。在图1A中，最高金属层11包括多个第一凸块111，如图中阴影圆点所示、多个第二凸块112，如图中空心圆点所示、以及多个第三凸块110。第一凸块11用以供应第一电压VDD至芯片装置10内的多个集成电路12。第二凸块112用以供应第二电压GND至所述集成电路12，其中第二电压GND为接地电位。在图1A中，第三凸块110用以提供多个输出输入信号至芯片装置10的各个集成电路12，其中第三凸块110配置于所有第一凸块111和所有第二凸块112的周围。
在图1A中，所述第一凸块111和所述第二凸块112以成行成列的方式配置于最高金属层11之中，其中第一凸块111配置在奇数列(第1、3、5列)，而第二凸块112则配置在偶数列(第2、4、6列)。也就是说，在芯片装置10的最高金属层11之中，不同电性的凸块(第一凸块111、第二凸块112)采用平行配置。
在图1A中，在配置完成之后，芯片装置10的所有第一凸块111、第二凸块112和第三凸块110透过倒装芯片技术电性连接至芯片装置10的基板23(未图示)。
图1B举例说明芯片装置10的第一电源走线121(电源线)和第二电源走线122(地线)的示意图。在图1B中，位于芯片装置10的其它金属层的集成电路12被布置在两个第一凸块111之间。离集成电路12最近的第一凸块111透过第一电源走线121供应第一电压VDD至集成电路12，而离集成电路12最近的第二凸块112则透过第二电源走线122供应第二电压GND至集成电路12。
在图1B中，第一电源走线121的长度和第二电源走线122的长度分别为0.5d和2.2d。于此，可以发现到图1A所示凸块配置方式出现第二电源走线122的长度大于第一凸块111和第二凸块112之间距离d的情形。过长的电源走线可能导致线路传输延迟或是电位不平衡的问题。
更重要的是，芯片装置10内的其它集成电路12还可能出现第一电源走线121的长度大于第二电源走线122的长度的情形(相反情形)。这导致不同集成电路12第一电源走线121的长度有着很大差异，进而使得不同集成电路12对应出现供电过强或供电过弱的状况发生。
图2A为依据本发明的第一实施例举例说明本发明的芯片装置20的最高金属层21的凸块配置图。在图2A中，最高金属层21包括多个第一凸块211、多个第二凸块212、以及多个第三凸块210。第一凸块211，如图中阴影圆点所示，用以供应第一电压VDD至芯片装置20内的多个集成电路22。第二凸块212，如图中空心圆点所示，用以供应第二电压GND至所述集成电路22，其中第二电压GND为接地电位。在图2A中，第三凸块210用以提供多个输出输入信号至芯片装置20的各个集成电路22，其中第三凸块210配置于所有第一凸块211和所有第二凸块212的周围。
在本发明第一实施例之中，如图2A所示，第一凸块211和第二凸块212以交错配置于最高金属层21，其中两个相近的第一凸块211之间的距离大于两个最相近的第一凸块211和第二凸块212之间的距离。
在本发明第一实施例之中，所有第一凸块211都对齐于第一方向L1和第二方向L2，且所有第二凸块212也都对齐于第一方向L1和第二方向L2，其中第一方向L1垂直于第二方向L2。
在本发明第一实施例之中，所有第一凸块211彼此之间的最小距离大于每一第一凸块211与其最靠近的第二凸块212的距离。
在本发明第一实施例之中，在配置完成之后，芯片装置20的所有第一凸块211、第二凸块212和第三凸块213透过上述倒装芯片技术电性连接至芯片装置20的基板23(未图示)。
图2B举例说明芯片装置20的第一电源走线221(电源线)和第二电源走线222(地线)的示意图。在图2B中，位于芯片装置20的其它金属层的集成电路22被布置在第一凸块211与第二凸块212之间。离集成电路22最近的第一凸块211透过第一电源走线221供应第一电压VDD至集成电路22，而离集成电路22最近的第二凸块212则透过第二电源走线222供应第二电压GND至集成电路22。
在图2B中，第一电源走线221的长度和第二电源走线222的长度分别为0.5d和0.5d。与图1B相比，图2A所示凸块配置方式大幅缩短第二电源走线222的长度(0.5d)，且第一电源走线221的长度和第二电源走线222的长度更为接近。因此，图2A所示凸块配置方式大幅减少芯片装置20之中不同集成电路12所对应不同第一电源走线121或不同第二电源走线222在长度上的差异，进而使得不同集成电路12各自的供电强度趋于一致。
透过图2A所示凸块配置方式，芯片装置20内部各集成电路22和第一凸块211的距离以及和第二凸块212的距离较为相近，而有长度较相近的第一电源走线221和第二电源走线222。
因此，芯片装置20内部各集成电路22的供电比芯片装置10内部各集成电路12的供电均匀。
图3为依据本发明的第二实施例举例说明本发明的芯片装置30的最高金属层31的凸块配置图。在图3所示芯片装置30的凸块配置方式之中，虽然所有第一凸块311和第二凸块312都对齐于第三方向L3和第四方向L4，但第三方向L3并未垂直于第四方向L4。换句话说，第三方向L3和第四方向L4之间的夹角不等于90度。
但是，在本发明第二实施例之中，所有第一凸块311彼此之间的最小距离仍然大于每一第一凸块311与其最靠近的第二凸块312的距离，且两个最相近的第一凸块311之间的距离大于两个最相近的第一凸块311和第二凸块312之间的距离。因此，透过图3所示凸块配置方式，芯片装置30内部各集成电路32的供电比芯片装置10内部各集成电路12的供电均匀。
图4为根据图三中的第一凸块411和第二凸块412的示意图，图4中仅绘示图3中的凸块未绘示其他原件。在本发明一个实施例中，如图4所示，每一列的第一凸块和第二凸块交错排列，同时第一行的第一凸块411A，第二凸块412b，以及第一凸块411c在水平方向对齐，以此类推。
图5为本发明的另一实施例，仅示出和图3中的区别设计及第一凸块和第二凸块，金属层，供电电位以及第三凸块的位置均与图3相同。在图5中，每一列的第一凸块511a和第二凸块512a交错排列，但水平方向每列的第一个凸块511a，511c交错对齐，水平方向每列的第二个凸块512a，512c交错对齐，以此类推，即相邻的每列的第一个凸块511a，512b在垂直方向上间隔二分之一行距。在图5所述的实施例中，第一方向L3上同时有第一凸块和第二凸块按照每两个交错排列的方式对齐，即两个第一凸块之后是两个第二凸块，以此类推。在第二方向L4上同时有第一凸块和第二凸块按照每两个交错排列的方式对齐，以此类推。
本发明虽以较佳实施例揭露如上，使得本领域具有通常知识者能够更清楚地理解本发明的内容。然而，本领域具有通常知识者应理解到他们可轻易地以本发明做为基础，设计或修改流程以及使用芯片装置及其凸块配置方法进行相同的目的和/或达到这里介绍的实施例的相同优点。因此本发明的保护范围当视权利要求书所界定的为准。

Claims (6)

1.一种芯片装置，其特征在于，包括：
多个凸块，包括：
多个第一凸块，配置于该芯片装置的最高金属层，用以供应第一电压至该芯片装置内的多个集成电路；
多个第二凸块，配置于该芯片装置的该最高金属层，用以供应第二电压至所述集成电路；以及
基板，与所述第一凸块和所述第二凸块互相电性连接，
其中，该多个凸块布置为多行以及多列，该多列的列距相等，该多行的行距相等，
其中，该多个凸块中每列的相邻两个分别为该第一凸块以及该第二凸块，
其中，该多个凸块中每列的第一个与相邻列的第一个分别为该第一凸块以及该第二凸块，
其中，该多个凸块中该每列的第一个与该相邻列的第一个对齐，
其中，一个该集成电路布置在一个该第一凸块与一个该第二凸块之间，使该个该集成电路至最近的该第一凸块的距离与该集成电路至最近的该第二凸块的距离相等。
2.根据权利要求1所述的芯片装置，其特征在于，
所述第一凸块沿第一方向和第二方向排列，所述第二凸块同样沿该第一方向和该第二方向排列；
以及
该第一方向交叉于该第二方向。
3.根据权利要求1所述的芯片装置，其特征在于，还包括：
多个第三凸块，配置于该最高金属层，电性连接至该基板，用以提供多个输出输入信号至所述集成电路，其中所述第三凸块配置于所述第一凸块和所述第二凸块的周围。
4.一种用于芯片装置的凸块配置方法，其特征在于，该凸块配置方法包括：
经由该芯片装置的最高金属层的多个凸块中的多个第一凸块供应第一电压至该芯片装置内的多个集成电路；
经由该芯片装置的该最高金属层的该多个凸块中的多个第二凸块供应第二电压至所述集成电路；以及
将所述第一凸块和所述第二凸块电性连接至该芯片装置的基板，
其中，该多个凸块布置为多行以及多列，该多列的列距相等，该多行的行距相等，
其中，该多个凸块中每列的相邻两个分别为该第一凸块以及该第二凸块，
其中，该多个凸块中每列的第一个与相邻列的第一个分别为该第一凸块以及该第二凸块，
其中，该多个凸块中每列的第一个与相邻列的第一个对齐，
其中，一个该集成电路布置在一个该第一凸块与一个该第二凸块之间，使该个该集成电路至最近的该第一凸块的距离与该集成电路至最近的该第二凸块的距离相等。
5.根据权利要求4所述的凸块配置方法，其特征在于，还包括
将所述第一凸块沿第一方向和第二方向排列，将所述第二凸块同样沿该第一方向和该第二方向排列；以及
其中，该第一方向交叉于该第二方向。
6.根据权利要求4所述的凸块配置方法，其特征在于，还包括将该芯片装置的该最高金属层的多个第三凸块电性连接至该基板，以提供多个输出输入信号至所述集成电路，其中所述第三凸块配置于所述第一凸块和所述第二凸块的周围。
CN201510888099.8A 2015-12-04 2015-12-04 芯片装置及其凸块配置方法 Active CN105374694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510888099.8A CN105374694B (zh) 2015-12-04 2015-12-04 芯片装置及其凸块配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510888099.8A CN105374694B (zh) 2015-12-04 2015-12-04 芯片装置及其凸块配置方法

Publications (2)

Publication Number Publication Date
CN105374694A CN105374694A (zh) 2016-03-02
CN105374694B true CN105374694B (zh) 2020-09-01

Family

ID=55376772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510888099.8A Active CN105374694B (zh) 2015-12-04 2015-12-04 芯片装置及其凸块配置方法

Country Status (1)

Country Link
CN (1) CN105374694B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357921A (zh) * 2001-12-18 2002-07-10 威盛电子股份有限公司 晶片上减少阻抗的覆晶焊垫配置
CN1357920A (zh) * 2001-12-21 2002-07-10 威盛电子股份有限公司 覆晶晶片导电凸块与再分布导线层配置
US20030067066A1 (en) * 2001-10-10 2003-04-10 Nec Corporation Semiconductor device
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
CN1828879A (zh) * 2005-01-19 2006-09-06 恩益禧电子股份有限公司 具有改进的电源焊盘排列的倒装芯片半导体器件
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块
CN102956634A (zh) * 2011-08-09 2013-03-06 联发科技股份有限公司 集成电路芯片
US20140334121A1 (en) * 2012-01-27 2014-11-13 Panasonic Corporation Multilayer printed circuit board
CN205248236U (zh) * 2015-12-04 2016-05-18 上海兆芯集成电路有限公司 芯片装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067066A1 (en) * 2001-10-10 2003-04-10 Nec Corporation Semiconductor device
CN1357921A (zh) * 2001-12-18 2002-07-10 威盛电子股份有限公司 晶片上减少阻抗的覆晶焊垫配置
CN1357920A (zh) * 2001-12-21 2002-07-10 威盛电子股份有限公司 覆晶晶片导电凸块与再分布导线层配置
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
CN1828879A (zh) * 2005-01-19 2006-09-06 恩益禧电子股份有限公司 具有改进的电源焊盘排列的倒装芯片半导体器件
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块
CN102956634A (zh) * 2011-08-09 2013-03-06 联发科技股份有限公司 集成电路芯片
US20140334121A1 (en) * 2012-01-27 2014-11-13 Panasonic Corporation Multilayer printed circuit board
CN205248236U (zh) * 2015-12-04 2016-05-18 上海兆芯集成电路有限公司 芯片装置

Also Published As

Publication number Publication date
CN105374694A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
JP5164273B2 (ja) マルチダイ集積回路デバイス
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
CN111739807B (zh) 布线设计方法、布线结构以及倒装芯片
KR101366401B1 (ko) 범프 대 랜딩 트레이스 비율을 위한 구조 및 방법
JP2005051248A (ja) 集積回路上の電力格子配置技術
JP2010192680A (ja) 半導体装置
JP5056085B2 (ja) 電子部品の実装構造
US7602058B2 (en) Flip-chip semiconductor device with improved power pad arrangement
JP6597628B2 (ja) 半導体集積回路装置
JP6579111B2 (ja) 半導体集積回路装置
US20160197051A1 (en) Chip And Electronic Device
TWI671723B (zh) 一種積體電路、手機和顯示器
CN105374694B (zh) 芯片装置及其凸块配置方法
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
US11302379B2 (en) Semiconductor apparatus
JP2012209296A (ja) 半導体集積回路装置
US10153245B2 (en) Semiconductor device
WO2018180010A1 (ja) 半導体集積回路装置
JP2007294768A (ja) 半導体装置
CN105659384A (zh) 晶体管阵列布线
JP2011151065A (ja) 半導体集積回路
KR102457807B1 (ko) 복수의 패드들을 포함하는 반도체 칩
JP2015198122A (ja) 半導体装置
US8964441B2 (en) Semiconductor memory device
JP2015185723A (ja) 積層型半導体装置及び接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211027

Address after: 201206 No. 2860, Jinke Road, Pudong New Area, Shanghai

Patentee after: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

Patentee after: STATE NUCLEAR POWER AUTOMATION SYSTEM ENGINEERING Co.

Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right