JP2007294768A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007294768A JP2007294768A JP2006122639A JP2006122639A JP2007294768A JP 2007294768 A JP2007294768 A JP 2007294768A JP 2006122639 A JP2006122639 A JP 2006122639A JP 2006122639 A JP2006122639 A JP 2006122639A JP 2007294768 A JP2007294768 A JP 2007294768A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pads
- output circuit
- pad
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
- H01L2224/06139—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in different wiring levels, i.e. resurf layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Abstract
【課題】等長性を必要とする2以上の信号を有する入出力回路に接続されたパッドを等長性を維持しながら多ピン性の向上を図る半導体装置を提供する。
【解決手段】 半導体基板に形成された内部回路と、半導体基板に形成され、内部回路とは配線を介して電気的に接続された複数の入出力回路1(4、5、6)と、半導体基板に形成され、入出力回路1と配線3を介して電気的に接続された複数のパッド2とを有する。複数の入出力回路1は、少なくとも1つの2以上の信号を有する入出力回路4を有し、2以上の信号を有する入出力回路4に接続された少なくとも1部のパッド2は、インライン配置(i)され、電源用入出力回路5や1つの信号を有する入出力回路6の少なくとも一部のパッド2は、スタッガー配置(s)される。
【選択図】図3
【解決手段】 半導体基板に形成された内部回路と、半導体基板に形成され、内部回路とは配線を介して電気的に接続された複数の入出力回路1(4、5、6)と、半導体基板に形成され、入出力回路1と配線3を介して電気的に接続された複数のパッド2とを有する。複数の入出力回路1は、少なくとも1つの2以上の信号を有する入出力回路4を有し、2以上の信号を有する入出力回路4に接続された少なくとも1部のパッド2は、インライン配置(i)され、電源用入出力回路5や1つの信号を有する入出力回路6の少なくとも一部のパッド2は、スタッガー配置(s)される。
【選択図】図3
Description
本発明は、半導体装置に関し、とくに半導体チップに形成された端子であるパッドの配置構造に関するものである。
半導体装置は、半導体チップに半導体素子や集積回路などの内部回路と、半導体チップの周辺部に配置されたパッド(端子)とを備え、さらに、パッドと内部回路とを接続する配線には両者間に介在する入出力回路(I/Oセル)が挿入されている。通常、内部回路が半導体チップの中央部に形成され、パッドが半導体チップの周辺部に形成され、入出力回路は、パッドが形成された周辺領域と内部回路が形成された中央部分の間に形成されている。
半導体チップ上のパッドは、高密度実装を実施するために様々な工夫が凝らされている。例えば、パッドを絶縁膜を介して入出力回路上に形成することが知られている。また、パッドは、通常、半導体チップ上に間隔をおいて一列に配置する(これをインライン(Inline)配置という)。これを更に高密度に配置を行うためにスタッガー(Stagger) 配置、いわゆる千鳥配置をすることが知られている。この配置は、2列にパッドを配列し、各パッドは、交互に2つの列に分けて配置される方法である。
半導体チップ上のパッドは、高密度実装を実施するために様々な工夫が凝らされている。例えば、パッドを絶縁膜を介して入出力回路上に形成することが知られている。また、パッドは、通常、半導体チップ上に間隔をおいて一列に配置する(これをインライン(Inline)配置という)。これを更に高密度に配置を行うためにスタッガー(Stagger) 配置、いわゆる千鳥配置をすることが知られている。この配置は、2列にパッドを配列し、各パッドは、交互に2つの列に分けて配置される方法である。
従来のスタッガー配置のパッドにおいて、一般的にパッドピッチは、入出力回路の配列ピッチ(I/Oピッチ)より大きく、また、パッドピッチは、スタッガー配置よりインライン配置の方が大きい。したがって、パッドをインライン配置するよりスタッガー配置した方がピン数を多く取ることができる。しかし、ディファレンシャルペア信号など等長性を必要とするピンアサインでは隣り合う入出力回路とパッド間の距離が異なるため(即ち、等長性がなくなるため)入出力回路の特性の劣化・誤動作の要因となる。また、入出力回路とパッド間の距離が等しい同一側のパッドを使うとその間にあるパッドが使えなくなる場合が生じ、結局その取れるピン数が少なくなる。
等長性を必要とするLVDSを使用するような半導体チップは、一般的に高速動作が求められるものが多く、パッケージの基板配線設計でも等長性や低抵抗化が考慮される。その中で、スタッガー配置による入出力回路とパッド間の半導体チップ上の配線長(抵抗値)の違いは、タイミングや性能に影響して設計を困難にする。
等長性を必要とするLVDSを使用するような半導体チップは、一般的に高速動作が求められるものが多く、パッケージの基板配線設計でも等長性や低抵抗化が考慮される。その中で、スタッガー配置による入出力回路とパッド間の半導体チップ上の配線長(抵抗値)の違いは、タイミングや性能に影響して設計を困難にする。
特許文献1にはチップ上の限られたスペース内でより多くの数のボンディングパッドを有する半導体装置が開示されている。集積回路の周囲に隣接し同心円的であり周囲の少なくとも第1の部分に延長するボンディング・パッドの外側リングと、第1のリングの内側にあり隣接し同心円的であり周囲の少なくとも第2の部分に延長し外側リングよりも少ないボンディング・パッドを有する内側リングとを与え、第1の部分は第2の部分よりも大きくし、内側及び外側リングのボンディング・パッドにそれぞれが一意的に電気的に接続されたトレースを備え、内側及び外側リングのパッドは、内側リングの隣接するパッドが外側リングのパッドに接続された少なくとも2つのトレースによって分離されるようにスタガ配列されるようにする。
特開平10−125718号公報
本発明は、等長性を必要とする少なくとも1つの2以上の信号を有する入出力回路に接続されたパッドを等長性を維持しながら高密度に搭載して多ピン性の向上を図った半導体装置を提供する。
本発明の一態様である半導体装置は、半導体基板と、前記半導体基板に形成された内部回路と、前記半導体基板に形成され、前記内部回路と配線を介して電気的に接続された複数の入出力回路と、前記半導体基板に形成され、前記入出力回路と配線を介して電気的に接続された複数のパッドとを具備し、前記複数の入出力回路は、電源もしくは1つの信号を有する入出力回路及び少なくとも1つの2以上の信号を有する入出力回路を有し、前記2以上の信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、前記電源もしくは1つの信号を有する入出力回路の少なくとも一部のパッドはスタッガー配置されていることを特徴としている。
本発明は、等長性を必要とする少なくとも1つの2以上の信号を有する入出力回路に接続されたパッドを等長性を維持しながら高密度に搭載して多ピン性の向上を図ることができる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1、図2及び図3を参照して実施例1を説明する。
図1は、半導体基板(チップ)の平面図、図2(a)は、全てインライン配置したパッドを有する半導体装置のチップの部分平面図、図2(b)は、全てスタッガー配置したパッドを有する半導体装置のチップの部分平面図、図2(c)は、この実施例による半導体装置のチップの部分平面図、図3は、この実施例による半導体装置の他の例である。図2(c)は、図1の領域Aを示している。
図1に示すように、シリコンなどの半導体基板(チップ)10には、素子領域に半導体素子や集積回路などの内部回路7が形成されている。外部から内部回路7に入る信号あるいは外部に出力される信号は、端子であるパッド2を介して外部へ出入りする。パッド2は、内部回路7とは配線により接続され、パッド2と内部回路7との間には入出力回路1が挿入されている。入出力回路1とパッド2間は、配線3により接続されている。
図1は、半導体基板(チップ)の平面図、図2(a)は、全てインライン配置したパッドを有する半導体装置のチップの部分平面図、図2(b)は、全てスタッガー配置したパッドを有する半導体装置のチップの部分平面図、図2(c)は、この実施例による半導体装置のチップの部分平面図、図3は、この実施例による半導体装置の他の例である。図2(c)は、図1の領域Aを示している。
図1に示すように、シリコンなどの半導体基板(チップ)10には、素子領域に半導体素子や集積回路などの内部回路7が形成されている。外部から内部回路7に入る信号あるいは外部に出力される信号は、端子であるパッド2を介して外部へ出入りする。パッド2は、内部回路7とは配線により接続され、パッド2と内部回路7との間には入出力回路1が挿入されている。入出力回路1とパッド2間は、配線3により接続されている。
このような構成の半導体装置において、パッド2は、パッドピッチを小さくしてチップ上のピン数を多くしチップの高密度化を向上させなければならない。特に、ディファレンシャル信号などの等長性を必要とするパッドを有する半導体装置は、等長性を維持しながらパッド配置をレイアウトしなければならない。
この実施例では、2以上の等長性を必要とする信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、電源や等長性を必要としない1つの信号を有する入出力回路の少なくとも一部はスタッガー配置されていることを特徴としている。
この実施例では、2以上の等長性を必要とする信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、電源や等長性を必要としない1つの信号を有する入出力回路の少なくとも一部はスタッガー配置されていることを特徴としている。
図2は、2以上の等長性を必要とする信号を有する入出力回路に接続されたパッドを有する半導体装置のパッド配置を示すチップの部分平面図(図1の領域Aを現している。)である。図2(c)に示すように、図1の領域Aの入出力回路1は、少なくとも1つの2以上のディファレンンシャル信号を有する入出力回路4(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路5及び1つの信号を有し、1つのパッドに接続された入出力回路6から構成されている。入出力回路1の配列は、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。
パッド2は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路4のパッド2は、内側に配列するように配置されている。入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。一方、入出力回路5、6のパッド2は、配線3により入出力回路5、6に接続されて、外側配列に配置されている。
パッド2は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路4のパッド2は、内側に配列するように配置されている。入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。一方、入出力回路5、6のパッド2は、配線3により入出力回路5、6に接続されて、外側配列に配置されている。
このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。そして、この7つ配列した入出力回路1(4、5、6)のピッチは、390μmである。これを従来のインライン配置とスタッガー配置のパッドレイアウトを比較する。図2(a)がインライン配置であり、図2(b)がスタッガー配置である。
図2(a)に示すように、入出力回路1の配列は、図2(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。このパッド配置は、インライン配置(パッドピッチ=50μm)であり、7つ配列した入出力回路1(4、5、6)のピッチは、450μmである。
図2(a)に示すように、入出力回路1の配列は、図2(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。このパッド配置は、インライン配置(パッドピッチ=50μm)であり、7つ配列した入出力回路1(4、5、6)のピッチは、450μmである。
また、図2(b)に示すように、入出力回路1の配列は、図2(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。このパッド配置は、スタッガー配置(パッドピッチ=40μm)であり、スタッガー配置を維持するためには、入出力回路1と接続されないダミーのパッド(NC)の配置が必要になる。7つ配列した入出力回路1(4、5、6)のピッチは、480μmである。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合(図2(a)の例)及びパッドを全てスタッガー配置にした場合(図2(b)の例)より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。等長性を必要とするパッドは、インライン配置をするので、全てスタッガー配置するよりパッドを有効に使え、多くのピン数が取れる。等長性を必要とするパッドは、入出力回路とパッド間の配線長が同じになるので、入出力回路のタイミングや入出力特性に影響しない。また、等長性が保たれていない場合と比べ設計が容易になる。
図3は、この実施例の変形例を示している。
パッド2は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路4のパッド2は、外側に配列するように配置されていることに特徴がある。入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。一方、入出力回路5、6のパッド2は、配線3により入出力回路5、6に接続されて、内側配列に配置されている。
このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。
パッド2は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路4のパッド2は、外側に配列するように配置されていることに特徴がある。入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている。つまり、等長性が維持されている。一方、入出力回路5、6のパッド2は、配線3により入出力回路5、6に接続されて、内側配列に配置されている。
このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。
次に、図4及び図5を参照して実施例2を説明する。
図4(a)は、全てインライン配置したパッドを有する半導体装置のチップの部分平面図、図4(b)は、全てスタッガー配置したパッドを有する半導体装置のチップの部分平面図、図4(c)は、この実施例による半導体装置のチップの部分平面図、図5は、この実施例による半導体装置の他の例を説明するチップの部分平面図である。
シリコンなどの半導体基板(チップ)には、素子領域に半導体素子や集積回路などの内部回路が形成されている。外部から内部回路に入る信号あるいは外部に出力される信号は、端子であるパッド22を介して外部へ出入りする。パッド22は、内部回路とは配線により接続され、パッド22と内部回路との間には入出力回路21が挿入されている。入出力回路21とパッド22間は、配線23により接続されている。
図4(a)は、全てインライン配置したパッドを有する半導体装置のチップの部分平面図、図4(b)は、全てスタッガー配置したパッドを有する半導体装置のチップの部分平面図、図4(c)は、この実施例による半導体装置のチップの部分平面図、図5は、この実施例による半導体装置の他の例を説明するチップの部分平面図である。
シリコンなどの半導体基板(チップ)には、素子領域に半導体素子や集積回路などの内部回路が形成されている。外部から内部回路に入る信号あるいは外部に出力される信号は、端子であるパッド22を介して外部へ出入りする。パッド22は、内部回路とは配線により接続され、パッド22と内部回路との間には入出力回路21が挿入されている。入出力回路21とパッド22間は、配線23により接続されている。
このような構成の半導体装置において、パッド22は、パッドピッチを小さくしてチップ上のピン数を多くしチップの高密度化を向上させなければならない。特に、ディファレンシャル信号などの等長性を必要とするパッドを有する半導体装置は、等長性を維持しながらパッド配置をレイアウトしなければならない。
この実施例では、2以上の等長性を必要とする信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、電源や等長性を必要としない1つの信号を有する入出力回路の少なくとも一部はスタッガー配置されていることを特徴としている。さらに、この実施例の特徴は、パッドが形成される領域は、入出力回路が形成される領域上にあり、パッドは、絶縁膜を介して入出力回路上に形成される。
この実施例では、2以上の等長性を必要とする信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、電源や等長性を必要としない1つの信号を有する入出力回路の少なくとも一部はスタッガー配置されていることを特徴としている。さらに、この実施例の特徴は、パッドが形成される領域は、入出力回路が形成される領域上にあり、パッドは、絶縁膜を介して入出力回路上に形成される。
図4は、2以上の等長性を必要とする信号を有する入出力回路に接続されたパッドを有する半導体装置のパッド配置を示すチップの部分平面図である。
図4(c)に示すように、入出力回路21は、少なくとも2以上のディファレンンシャル信号を有する入出力回路24(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路25及び1つの信号を有し、1つのパッドに接続された入出力回路26から構成されている。入出力回路21の配列は、3つの入出力回路24の両側に入出力回路25、26が交互に配置された構成になっている。
パッド22は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路24のパッド22は、内側に配列するように配置されている。入出力回路24の2つのパッド22は、いずれも等しい長さの配線23により入出力回路24に接続されている。つまり、等長性が維持されている。一方、入出力回路25、26のパッド22は、配線23により入出力回路25、26に接続されて、外側配列に配置されている。
図4(c)に示すように、入出力回路21は、少なくとも2以上のディファレンンシャル信号を有する入出力回路24(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路25及び1つの信号を有し、1つのパッドに接続された入出力回路26から構成されている。入出力回路21の配列は、3つの入出力回路24の両側に入出力回路25、26が交互に配置された構成になっている。
パッド22は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路24のパッド22は、内側に配列するように配置されている。入出力回路24の2つのパッド22は、いずれも等しい長さの配線23により入出力回路24に接続されている。つまり、等長性が維持されている。一方、入出力回路25、26のパッド22は、配線23により入出力回路25、26に接続されて、外側配列に配置されている。
このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。そして、この7つ配列した入出力回路21(24、25、26)のピッチは、390μmである。
これを従来のインライン配置とスタッガー配置のパッドレイアウトを比較する。図4(a)がインライン配置であり、図4(b)がスタッガー配置である。
図4(a)に示すように、入出力回路1の配列は、図2(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている(パッド2は、入出力回路1(4、5、6)上に絶縁膜を介して形成されている)。つまり、等長性が維持されている。このパッド配置は、インライン配置(パッドピッチ=50μm)であり、7つ配列した入出力回路1(4、5、6)のピッチは、450μmである。
これを従来のインライン配置とスタッガー配置のパッドレイアウトを比較する。図4(a)がインライン配置であり、図4(b)がスタッガー配置である。
図4(a)に示すように、入出力回路1の配列は、図2(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている(パッド2は、入出力回路1(4、5、6)上に絶縁膜を介して形成されている)。つまり、等長性が維持されている。このパッド配置は、インライン配置(パッドピッチ=50μm)であり、7つ配列した入出力回路1(4、5、6)のピッチは、450μmである。
また、図4(b)に示すように、入出力回路1の配列は、図4(c)と同様に、3つの入出力回路4の両側に入出力回路5、6が交互に配置された構成になっている。ディファレンンシャル信号を有する入出力回路4の2つのパッド2は、いずれも等しい長さの配線3により入出力回路4に接続されている(パッド2は、入出力回路の上に絶縁膜を介して形成されている)。つまり、等長性が維持されている。このパッド配置は、スタッガー配置(パッドピッチ=40μm)であり、スタッガー配置を維持するためには、入出力回路1と接続されないダミーのパッド(NC)の配置が必要になる。7つ配列した入出力回路1(4、5、6)のピッチは、480μmである。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合(図4(a)の例)及びパッドを全てスタッガー配置にした場合(図4(b)の例)より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。等長性を必要とするパッドは、インライン配置をするので、全てスタッガー配置するよりパッドを有効に使え、多くのピン数が取れる。等長性を必要とするパッドは、入出力回路とパッド間の配線長が同じになるので、入出力回路のタイミングや入出力特性に影響しない。また、等長性が保たれていない場合と比べ設計が容易になる。パッドが入出力回路上に形成されているので、チップの小型化が可能になる。
図5は、この実施例の変形例を示している。
パッド22は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路24のパッド22は、外側に配列するように配置されている。入出力回路24の2つのパッド22は、いずれも等しい長さの配線3により入出力回路24に接続されている。つまり、等長性が維持されている。一方、入出力回路25、26のパッド22は、配線23により入出力回路25、26に接続されて、内側配列に配置されている。 このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。
パッド22は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路24のパッド22は、外側に配列するように配置されている。入出力回路24の2つのパッド22は、いずれも等しい長さの配線3により入出力回路24に接続されている。つまり、等長性が維持されている。一方、入出力回路25、26のパッド22は、配線23により入出力回路25、26に接続されて、内側配列に配置されている。 このパッド配置をみると、スタッガー配置(s)(パッドピッチ=40μm)とインライン配置(i)(パッドピッチ=50μm)とが交互に組み合わさっている。
次に、図6を参照して実施例3を説明する。
図6は、この実施例による半導体装置のチップの部分平面図である。
この実施例は、インライン配置される2以上のディファレンンシャル信号を有する入出力回路のパッドが内側配列及び外側配列のいずれにも配置されていることに特徴がある。
この実施例の入出力回路31は、少なくとも2以上のディファレンンシャル信号を有する入出力回路34(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路35及び1つの信号を有し、1つのパッドに接続された入出力回路36から構成されている。入出力回路1の配列は、4つの入出力回路34の両側に入出力回路35、36が交互に配置された構成になっている。
図6は、この実施例による半導体装置のチップの部分平面図である。
この実施例は、インライン配置される2以上のディファレンンシャル信号を有する入出力回路のパッドが内側配列及び外側配列のいずれにも配置されていることに特徴がある。
この実施例の入出力回路31は、少なくとも2以上のディファレンンシャル信号を有する入出力回路34(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路35及び1つの信号を有し、1つのパッドに接続された入出力回路36から構成されている。入出力回路1の配列は、4つの入出力回路34の両側に入出力回路35、36が交互に配置された構成になっている。
パッド32は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路34のパッド32は、内側にも外側にも配列するように配置されている。入出力回路34の2つのパッド32は、いずれも等しい長さの配線33により入出力回路34に接続されている。つまり、等長性が維持されている。一方、入出力回路35、36のパッド32は、配線33により入出力回路35、36に接続されて、外側配列に配置されている。このパッド配置をみると、スタッガー配置(s)とインライン配置(i)とが交互に組み合わさっている。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合及びパッドを全てスタッガー配置にした場合より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合及びパッドを全てスタッガー配置にした場合より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。
次に、図7を参照して実施例4を説明する。
図7は、この実施例による半導体装置のチップの部分平面図である。
この実施例は、インライン配置される2以上のディファレンンシャル信号を有する入出力回路のパッドが内側配列及び外側配列のいずれにも配置されていることに特徴がある。
この実施例の入出力回路41は、少なくとも2以上のディファレンンシャル信号を有する入出力回路44(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路45及び1つの信号を有し、1つのパッドに接続された入出力回路46から構成されている。入出力回路1の配列は、4つの入出力回路44の両側に入出力回路45、46が交互に配置された構成になっている。この実施例ではパッドは、絶縁膜を介して入出力回路上に形成されている。
図7は、この実施例による半導体装置のチップの部分平面図である。
この実施例は、インライン配置される2以上のディファレンンシャル信号を有する入出力回路のパッドが内側配列及び外側配列のいずれにも配置されていることに特徴がある。
この実施例の入出力回路41は、少なくとも2以上のディファレンンシャル信号を有する入出力回路44(この実施例では2つのディファレンンシャル信号を有し、2つのパッドに接続されている。)、電源につながり、1つのパッドに接続された入出力回路45及び1つの信号を有し、1つのパッドに接続された入出力回路46から構成されている。入出力回路1の配列は、4つの入出力回路44の両側に入出力回路45、46が交互に配置された構成になっている。この実施例ではパッドは、絶縁膜を介して入出力回路上に形成されている。
パッド42は、内側配列と外側配列(チップ周縁に近い配列)の2列に配列配置されており、ディファレンンシャル信号を有する入出力回路44のパッド42は、内側にも外側にも配列するように配置されている。入出力回路44の2つのパッド42は、いずれも等しい長さの配線43により入出力回路44に接続されている。つまり、等長性が維持されている。一方、入出力回路45、46のパッド42は、配線43により入出力回路45、46に接続されて、外側配列に配置されている。このパッド配置をみると、スタッガー配置(s)とインライン配置(i)とが交互に組み合わさっている。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合及びパッドを全てスタッガー配置にした場合より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。
以上、この実施例では、内側配列パッドでインライン配置し、電源や1つの信号を有する入出力回路のパッドをスタッガー配置したレイアウトで構成したので、パッドを全てインライン配置にした場合及びパッドを全てスタッガー配置にした場合より、ディファレンシャル信号などの等長性を維持しながらもパッドピッチが小さくなり、多くのピン数を取ることができる。
次に、図8を参照して実施例5を説明する。
図8は、この実施例による半導体装置のチップの部分平面図であり、図8(a)は、パッドがチップの外周部に配置された半導体装置、図8(b)は、パッドが入出力回路上に絶縁膜を介して形成された半導体装置である。
等長性を必要とするディファレンンシャル信号などの信号を有する入出力回路54のパッド52のインライン配置において、隣り合うパッド間の距離(b)と、電源や1つの信号を有する入出力回路55、56のパッド52のスタッガー配置において、隣り合うパッド間の距離(a)と、スタッガー配置において、外側配列もしくは内側配列の同じ側で隣り合うパッド間の距離(c)との関係が、(a)<(b)<(c)となるようにパッドをレイアウトする。
この様に構成することにより、等長性を必要とする信号のパッドは、インラインの最小パッドピッチで配置し、電源や1つの信号を有する入出力回路のパッドは、スタッガーの最小パッドピッチで配置することで、等長性を保ちながらインライン配置より多ピン化が可能になる。また、等長性が保たれていない場合と比べ設計が容易になる。
図8は、この実施例による半導体装置のチップの部分平面図であり、図8(a)は、パッドがチップの外周部に配置された半導体装置、図8(b)は、パッドが入出力回路上に絶縁膜を介して形成された半導体装置である。
等長性を必要とするディファレンンシャル信号などの信号を有する入出力回路54のパッド52のインライン配置において、隣り合うパッド間の距離(b)と、電源や1つの信号を有する入出力回路55、56のパッド52のスタッガー配置において、隣り合うパッド間の距離(a)と、スタッガー配置において、外側配列もしくは内側配列の同じ側で隣り合うパッド間の距離(c)との関係が、(a)<(b)<(c)となるようにパッドをレイアウトする。
この様に構成することにより、等長性を必要とする信号のパッドは、インラインの最小パッドピッチで配置し、電源や1つの信号を有する入出力回路のパッドは、スタッガーの最小パッドピッチで配置することで、等長性を保ちながらインライン配置より多ピン化が可能になる。また、等長性が保たれていない場合と比べ設計が容易になる。
1、21、31、41、51・・・入出力回路(I/Oセル)
2、22、32、42、52・・・パッド(端子)
3、23、33、43、53・・・配線
4・・・ディファレンンシャル信号を有する入出力回路
5・・・電源用入出力回路
6・・・1つの信号を有する入出力回路
10・・・半導体基板(チップ)
2、22、32、42、52・・・パッド(端子)
3、23、33、43、53・・・配線
4・・・ディファレンンシャル信号を有する入出力回路
5・・・電源用入出力回路
6・・・1つの信号を有する入出力回路
10・・・半導体基板(チップ)
Claims (5)
- 半導体基板と、
前記半導体基板に形成された内部回路と、
前記半導体基板に形成され、前記内部回路と配線を介して電気的に接続された複数の入出力回路と、
前記半導体基板に形成され、前記入出力回路と配線を介して電気的に接続された複数のパッドとを具備し、
前記複数の入出力回路は、電源もしくは1つの信号を有する入出力回路及び少なくとも1つの2以上の信号を有する入出力回路を有し、前記2以上の信号を有する入出力回路に接続された少なくとも1部のパッドは、インライン配置され、前記電源もしくは1つの信号を有する入出力回路の少なくとも一部のパッドはスタッガー配置されていることを特徴とする半導体装置。 - 前記スタッガー配置されたパッドにおいて隣り合うパッド間の距離をaとし、前記インライン配置されたパッドにおいて隣り合うパッド間の距離をbとし、前記スタッガー配置されたパッドの同じ配列ラインに配列されたパッドにおいて隣り合うパッド間の距離をcとしたときにa<b<cとする関係があることを特徴とする請求項1に記載の半導体装置。
- 前記内部回路は、前記半導体基板の中央部に形成され、前記パッドは、前記半導体基板の周辺部に形成され、前記入出力回路は、前記パッドが形成された領域と前記内部回路の間に形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記内部回路は、前記半導体基板の中央部に形成され、前記入出力回路は、前記半導体基板の周辺部に形成され、前記パッドは、前記入出力回路の上に絶縁膜を介して形成されることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記複数の入出力回路は、少なくとも1つの2以上の信号を有する入出力回路を有し、前記2以上の信号を有する入出力回路に接続された前記パッドは、等長性を有することを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122639A JP2007294768A (ja) | 2006-04-26 | 2006-04-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122639A JP2007294768A (ja) | 2006-04-26 | 2006-04-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294768A true JP2007294768A (ja) | 2007-11-08 |
Family
ID=38765064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122639A Pending JP2007294768A (ja) | 2006-04-26 | 2006-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294768A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267302A (ja) * | 2008-04-30 | 2009-11-12 | Nec Electronics Corp | 半導体装置及び検査方法 |
CN104916611A (zh) * | 2014-03-12 | 2015-09-16 | 株式会社东芝 | 半导体芯片以及半导体封装 |
EP4207272A1 (en) * | 2022-01-03 | 2023-07-05 | MediaTek Inc. | Board-level pad pattern for multi-row qfn packages |
EP4207273A1 (en) * | 2022-01-03 | 2023-07-05 | MediaTek Inc. | Board-level pad pattern for multi-row qfn packages |
-
2006
- 2006-04-26 JP JP2006122639A patent/JP2007294768A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267302A (ja) * | 2008-04-30 | 2009-11-12 | Nec Electronics Corp | 半導体装置及び検査方法 |
US8334201B2 (en) | 2008-04-30 | 2012-12-18 | Renesas Electronics Corporation | Semiconductor device and inspection method therefor |
CN104916611A (zh) * | 2014-03-12 | 2015-09-16 | 株式会社东芝 | 半导体芯片以及半导体封装 |
US20150262964A1 (en) * | 2014-03-12 | 2015-09-17 | Kabushiki Kaisha Toshiba | Semiconductor chip and semiconductor package |
JP2015173236A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社東芝 | 半導体チップ、および半導体パッケージ |
EP2930745A3 (en) * | 2014-03-12 | 2016-01-06 | Kabushiki Kaisha Toshiba | I/O cell configuration for a differential amplifier on a semiconductor chip and semiconductor package including the same |
US9418960B2 (en) | 2014-03-12 | 2016-08-16 | Kabushiki Kaisha Toshiba | Semiconductor chip and semiconductor package |
TWI562305B (ja) * | 2014-03-12 | 2016-12-11 | Toshiba Kk | |
CN104916611B (zh) * | 2014-03-12 | 2018-09-14 | 株式会社东芝 | 半导体芯片以及半导体封装 |
EP4207272A1 (en) * | 2022-01-03 | 2023-07-05 | MediaTek Inc. | Board-level pad pattern for multi-row qfn packages |
EP4207273A1 (en) * | 2022-01-03 | 2023-07-05 | MediaTek Inc. | Board-level pad pattern for multi-row qfn packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746770B2 (ja) | 半導体装置 | |
JP2001209773A5 (ja) | ||
US7872283B2 (en) | Semiconductor integrated circuit and multi-chip module | |
JP2007294768A (ja) | 半導体装置 | |
JP2008182062A (ja) | 半導体装置 | |
US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
US7501710B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
US8587117B2 (en) | Stacked semiconductor chips having circuit element provided with each of the semiconductor chips | |
US6710459B2 (en) | Flip-chip die for joining with a flip-chip substrate | |
US20080136011A1 (en) | Semiconductor device | |
JP2007173388A (ja) | 半導体集積回路装置 | |
KR100359591B1 (ko) | 반도체 장치 | |
JP2007103792A (ja) | 半導体装置 | |
JP4921724B2 (ja) | 半導体装置におけるパッド部の配線構造 | |
JP4708865B2 (ja) | 半導体装置 | |
US8698325B2 (en) | Integrated circuit package and physical layer interface arrangement | |
KR100331073B1 (ko) | 반도체패키지 구조 | |
JP2008060215A (ja) | 半導体装置 | |
KR100715970B1 (ko) | 메모리 모듈 | |
JP4742609B2 (ja) | 半導体パッケージ及びそれを実装したプリント配線板 | |
JP2005285295A (ja) | 半導体装置 | |
JP4889667B2 (ja) | 半導体装置 | |
US8669593B2 (en) | Semiconductor integrated circuit | |
JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
KR100842922B1 (ko) | 반도체 패키지 |