JP2008182062A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008182062A JP2008182062A JP2007014547A JP2007014547A JP2008182062A JP 2008182062 A JP2008182062 A JP 2008182062A JP 2007014547 A JP2007014547 A JP 2007014547A JP 2007014547 A JP2007014547 A JP 2007014547A JP 2008182062 A JP2008182062 A JP 2008182062A
- Authority
- JP
- Japan
- Prior art keywords
- balls
- wiring board
- staggered
- wiring
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供する。
【解決手段】半導体集積回路が形成された半導体チップと前記半導体チップが主面に搭載された配線基板12と、この配線基板主面とは反対面の裏面に形成され、半導体集積回路と電気的に接続された複数の外部端子と備えている。外部端子2は、配線基板裏面に等間隔に配置された列及び行を複数並べた格子状配列であり、格子状配列の外側の少なくとも2列もしくは2行には外部端子21、22が千鳥状に配列された領域10を有してる。BGAパッケージのボールの配置を必要な部分のみを千鳥状にすることにより高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を得ることができる。
【選択図】図1
【解決手段】半導体集積回路が形成された半導体チップと前記半導体チップが主面に搭載された配線基板12と、この配線基板主面とは反対面の裏面に形成され、半導体集積回路と電気的に接続された複数の外部端子と備えている。外部端子2は、配線基板裏面に等間隔に配置された列及び行を複数並べた格子状配列であり、格子状配列の外側の少なくとも2列もしくは2行には外部端子21、22が千鳥状に配列された領域10を有してる。BGAパッケージのボールの配置を必要な部分のみを千鳥状にすることにより高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を得ることができる。
【選択図】図1
Description
本発明は、半導体集積回路のパッケージ技術に関するものであり、とくに、BGA(Ball Grid Array )パッケージの構造に関するものである。
通信機器の高速伝送化が進むなか、半導体装置内の半導体集積回路と外部機器とのデータ通信は、差動信号を用いるシリアル伝送が主流となっている。差動信号とは、2本1組の信号線でデータを表すものであり、それぞれの信号線には意図的に位相を180度ずらした信号を与える。位相をずらす目的は、2本の信号線で伝送される信号の電位差により1つのデータを生成するためである。差動信号での伝送は、通常のシングル伝送に比べて、信号の振幅を小さくし、伝送速度を高速に出来るのが特徴となっている。
従来のBGAタイプの半導体装置は、半導体集積回路が作り込まれた半導体チップ(以下、チップという)と、チップが搭載された配線基板と、チップに形成されグリッド状に配置形成されたボール状の外部端子もしくは外部ピンとを有している。チップの半導体集積回路は、例えば、ボンディングワイヤなどを介して配線基板に形成された外部端子と電気的に接続されている。即ち、チップは、内部の半導体集積回路と電気的に接続された表面に形成された接続電極(パッド:Pad )を有し、配線基板は、外部端子と配線を介して電気的に接続されたパッドを有している。ボンディングワイヤは、チップのパッドと配線基板のパッドとを接続することによって外部端子と半導体集積回路とを電気的に接続している。
前述した2本1組の差動信号線を用いて、正確な信号を伝送するためには、2本の伝送経路を出来るだけ等長にして、信号が伝達されるまでの時間のズレを少なくする必要がある。差動信号線は、2本の信号線を平行に配線することによってノイズの影響を軽減させることも出来る。差動信号は、2本の信号線で伝送した信号の電位差によりデータが生成されるため、電源の揺れ等、2本の信号線が同じ方向性のノイズを受けた場合は、生成されるデータに影響を与えない。半導体集積回路の設計においても、差動信号線の配線は、パッドまでの距離が短くなるようにレイアウトされる。また、差動信号線は隣り合うパッドに配線されるのが一般的である。
しかしながら、いくらチップ上で等長、且つ平行になるように配線を合わせ込んでも、配線基板に搭載してパッケージに実装されると、大きくズレが生じてくる場合がある。特に、BGAパッケージを用いる場合、外部端子は、パッケージ直下(配線基板の裏面)に幾重にも配置されているため、隣り合うパッドに割り当てられた信号が、パッケージ上でも隣り合うボール状外部端子(以下、ボールという)に割り当てられるとは限らない。チップ上の隣り合うバッドから、パッケージ上の同一列(ロウ:Row )で隣り合うボールに信号を割り当てることは非常に困難であり、2本1組の差動信号線も、それぞれ異なる列(Row )のボールにアサインされることが多い。したがって、1本の配線長も異なり、また、平行配線を保つことが難しくなっている。
異なる列(Row )のボールから、BGAパッケージが搭載される実装基板であるプリント配線基板(PCB )上で平行、且つ出来るだけ等長に配線をするために2本1組のうちの1本にはプリント配線基板の別の配線層(例えば、1本は最上位層、他方を中間層又は最下位層)を使用することによって物理的には可能である。しかしその際、別の配線層に配線を通すためにビア(Via )が必要になる。そして、その影響により、信号に反射が生じ、信号品質の劣化を受けることになる。近年では反射等の影響を軽減させるプリント配線基板の製造技術もあるが、得意の使用環境や製品開発時の評価環境の構築費用が高価になる。また、高速差動信号を用いる製品は汎用性が高いものが多く、そのため、市場に普及させるためにはプリント配線基板含めたセット価格を安価にしなければならない。
以上述べたように、差動信号線による高速伝送では、2本1組の配線は、出来る限り等長、且つ平行になるようにし、プリント配線基板などの実装基板では最上位層や最下位層での同一信号配線層を使用することが望まれる。しかし、BGAパッケージを用いる場合、全てを網羅することは困難であり、出来る限りの等長、平行配線と、プリント配線基板などの実装基板の同一層での配線を実施しているのが実状である。
以上述べたように、差動信号線による高速伝送では、2本1組の配線は、出来る限り等長、且つ平行になるようにし、プリント配線基板などの実装基板では最上位層や最下位層での同一信号配線層を使用することが望まれる。しかし、BGAパッケージを用いる場合、全てを網羅することは困難であり、出来る限りの等長、平行配線と、プリント配線基板などの実装基板の同一層での配線を実施しているのが実状である。
図3(b)は、従来のBGAパッケージのボール配置とプリント配線基板上の差動信号線の配線状態を説明する概略断面図である。差動信号線はBGAパッケージの異なる列(Row )のボールに割り当てられることが多い。したがって、プリント配線基板の最上層の配線層のみ使用した場合、2本の信号は平行配線にはならず、配線の形状も異なる。
特許文献1には、千鳥状に配列した端子が配置された集積回路パッケージが開示されている。この集積回路パッケージの端子は、外側の端子配置の間隔を広くし、内側の端子配置の間隔を徐々に狭くなるように千鳥配置されている。端子配列の間隔を変えることにより、多層配線における同一配線層での配線引き出しが容易になるので、接続先の基板への引き出しパターンの配線層を減らすことができる。
特開平9−172105号公報(図3)
本発明は、このような問題を解決するためになされたものであり、高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供するものである。
本発明の半導体装置の一態様は、半導体集積回路が形成された半導体チップと、前記半導体チップが主面に搭載された配線基板と、前記配線基板の前記主面とは反対面の裏面に形成され、前記半導体集積回路と電気的に接続された複数の外部端子とを具備し、前記外部端子は、前記配線基板裏面に等間隔に配置された列もしくは行を複数並べた格子状配列であり、前記格子状配列の外側の少なくとも2列もしくは2行には前記外部端子が千鳥状に配列された領域が設けられていることを特徴としている。
BGAパッケージのボールの配置を必要な部分のみを千鳥状にすることにより、高速伝送に資する伝送経路起因による信号の品質劣化を軽減した高品質の信号伝送を提供することができる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1乃至図4を参照して実施例1を説明する。
図1は、この実施例の半導体装置であるBGAパッケージ裏面の外部端子(ボール)の配列状態を説明する平面図、図2は、BGAパッケージを搭載したプリント配線基板などからなる実装基板の断面図、図3は、この実施例及び従来例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図、図4は、この実施例の千鳥状配置領域を説明するBGAパッケージ裏面の部分平面図である。
図1は、この実施例の半導体装置であるBGAパッケージ裏面の外部端子(ボール)の配列状態を説明する平面図、図2は、BGAパッケージを搭載したプリント配線基板などからなる実装基板の断面図、図3は、この実施例及び従来例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図、図4は、この実施例の千鳥状配置領域を説明するBGAパッケージ裏面の部分平面図である。
図2に示すように、BGAパッケージ1は、半導体集積回路が形成されたチップ11と、チップ11が主面に搭載された配線基板12と、配線基板12の主面とは反対面の裏面に形成され、チップ11内の半導体集積回路と電気的に接続されたグリッド状に配置された複数の外部端子2とを有している。チップ11内の半導体集積回路は、例えば、ボンディングワイヤ13などを介して配線基板12に形成された外部端子2と電気的に接続されている。チップ11は、内部の半導体集積回路と電気的に接続され表面に形成されたパッド(図示しない)を有し、配線基板12は、外部端子2と配線(図示しない)を介して電気的に接続されたパッド(図示しない)を有している。ボンディングワイヤ13は、チップ11のパッドと配線基板12のパッドとを接続することによって外部端子2と半導体集積回路とを電気的に接続している。チップ11及びボンディングワイヤ12等は、樹脂封止体14により樹脂封止されている。
以上のように構成されたBGAパッケージ1は、図2に示す実装基板3に搭載される。実装基板3は、例えば、プリント配線基板から構成される。
以上のように構成されたBGAパッケージ1は、図2に示す実装基板3に搭載される。実装基板3は、例えば、プリント配線基板から構成される。
図1は、BGAパッケージに形成された外部端子であるボールの配置を説明するBGAパッケージの平面図である。ボール2は、配線基板12の裏面に形成されている。ボール2は、グリッド状(格子状)に配置されている。即ち、ほぼ等間隔に配列された列(この実施例では、第1列、第2列、・・・、第8列)を複数個有し、これら各列は、ほぼ等間隔に配列されている。等間隔に配列された複数の列は、横方向に並んだ複数の行(この実施例では、第1行、第2行、・・・、第8行)から構成されている。
この実施例の特徴は、ボールのグリッド状配列内の一部に千鳥状配列の領域10を有することにある。千鳥状配列の領域10には第1列のボール21(2個)及び第2列のボール(1個)が形成されている。
この実施例の特徴は、ボールのグリッド状配列内の一部に千鳥状配列の領域10を有することにある。千鳥状配列の領域10には第1列のボール21(2個)及び第2列のボール(1個)が形成されている。
図3(a)は、BGAパッケージに形成された外部端子であるボールとボールに接続された信号線との配置を説明するBGAパッケージの部分平面図である。千鳥状配列の領域10の端子21、22の内の2本には、例えば、実装基板に形成された1対の差動信号線41、42に接続されている。
差動信号線41は、千鳥状配列の領域10の第1列のボール21の1つに接続され、差動信号線42は、千鳥状配列の領域10の第2列のボール22に接続されている。そして、差動信号線41、42は、千鳥状配列の領域10から、配線基板12の第1列に近接する辺を介してBGAパッケージから導出されている。両信号線は、等長であり、平行に配線されている。差動信号線42は、このように配線するために、第1列のボール21間を通って外部に導出される。
差動信号線41は、千鳥状配列の領域10の第1列のボール21の1つに接続され、差動信号線42は、千鳥状配列の領域10の第2列のボール22に接続されている。そして、差動信号線41、42は、千鳥状配列の領域10から、配線基板12の第1列に近接する辺を介してBGAパッケージから導出されている。両信号線は、等長であり、平行に配線されている。差動信号線42は、このように配線するために、第1列のボール21間を通って外部に導出される。
差動信号線41、42は、チップ上のパッド(図示しない)から、BGAパッケージのボールまでの配線も考慮する必要があるため、最短の配線になるように、BGAパッケージの最外周の第1の列のボール21及びそれより内側の第2列のボール22に接続し、等長、平行配線を実現するために千鳥状配列の領域10のボールに接続する。
従来では、同一の列の隣り合うボールに2本1組の差動信号線をアサインすることは通常では困難なために最外周の第1の列のボールに1本、その内側の第2の列のボールにもう1本をアサインするケースが多い。しかし、このようなケースでは、図3(b)に示すように、等長、平行配線は維持されない。図3(b)に示す従来例の問題をこの実施例が解決する(図3(a)参照)。
従来では、同一の列の隣り合うボールに2本1組の差動信号線をアサインすることは通常では困難なために最外周の第1の列のボールに1本、その内側の第2の列のボールにもう1本をアサインするケースが多い。しかし、このようなケースでは、図3(b)に示すように、等長、平行配線は維持されない。図3(b)に示す従来例の問題をこの実施例が解決する(図3(a)参照)。
この実施例は、高速伝送を要求される差動信号線の本数が少ない場合に、等長、平行配線が必要ボールのみ千鳥状に配置した例である。ボールを千鳥状に配置することにより、従来のBGAパッケージで懸念されている伝送経路の平行配線が可能になる。また、プリント配線基板上で配線を直線的に引き出せるので、配線の曲がりを少なくすることができ、反射等の影響を軽減出来る。また、実装基板の内部の配線層もしくは裏面の配線層を用いる必要がなくなる。
図4は、BGAパッケージに形成されたボール配列の中に形成された千鳥状配列の領域の他の例を説明する。千鳥状配列の領域は、図3(a)の例に限らない。図3(a)のように差動信号線などの高速伝送線の本数が少ない場合は、最外層の第1の列のボール及びこの第1の列より内側の第2の列のボールの一部を千鳥状配列の領域としているが、図4に示すように、高速伝送線の本数が多い場合には、第1及び第2列のボールを全て含む千鳥状配列の領域10aを用いることができる。この場合、高速伝送信号線は、千鳥状配列の領域10aから、配線基板12の第1列に近接する辺を介してBGAパッケージから導出されている。また、複数のボールの列を縦断してなる第1の行のボール及び第2の行のボールを含む領域を千鳥状配列の領域10bとすることができる。この領域のボールに接続される高速伝送信号線は、千鳥状配列の領域10bから、配線基板12の第1の行のボールに近接する辺を介してBGAパッケージから導出される。
また、今までは、2つの列のボールもしくは2つの行のボールを用いる千鳥状配列の領域を説明したが、これに限るものではなく、千鳥状配列の領域10cのように3つあるいはそれ以上の列もしくは行のボールを用いて千鳥状配列の領域を形成することができる。千鳥状配列の領域10cは、第6の列のボール、第7の列のボール及び第8の列のボールを用いて形成され、この領域のボールに接続される高速伝送信号線は、千鳥状配列の領域10cから、配線基板12の第8の行のボールに近接する辺を介してBGAパッケージから導出される。さらに、高速伝送信号線を配線基板12の4辺全てから導出させることができる。その場合、千鳥状配列の領域は、各辺の最外層の列及び行のボール及びこれらのボールに隣接する列及び行あるいはそれよりさらに内側の列及び行のボールを用いて形成される。
次に、図5を参照して実施例2を説明する。
図5は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域は、図4の領域10aに相当する。多数の差動信号線41、42、43、44は、この領域10aのボール21、22に接続されており、この領域に近接した配線基板12の一辺から等長、平行に導出される。ボール21、22を千鳥状に配置することにより、従来のBGAパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線には、差動信号線やバスデータ線などがある。
図5は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域は、図4の領域10aに相当する。多数の差動信号線41、42、43、44は、この領域10aのボール21、22に接続されており、この領域に近接した配線基板12の一辺から等長、平行に導出される。ボール21、22を千鳥状に配置することにより、従来のBGAパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線には、差動信号線やバスデータ線などがある。
次に、図6を参照して実施例3を説明する。
図6は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域10dは、図4の領域に示す領域とは異なり、配線基板12の隣接する2つの辺から信号線が導出できるようになっていて、第1及び第2の列のボール21、22と第1及び第2の行のボール22a、23a、24a、23b、24bから構成されている。差動信号線41、42、43、44は、この領域10dのボール21、22に接続されており、この領域に近接した配線基板12の一辺から等長、平行に導出される。差動信号線45、46は、この領域10dのボール22a、23bに接続されており、この領域に近接した配線基板12の前記一辺と隣接する他辺から等長、平行に導出される。
この実施例では、ボールを千鳥状に配置することにより、従来のBGAパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線は、差動信号線やバスデータ線などがある。この実施例では、隣接する2辺に近接する最外周のボール列及びボール行を千鳥配置にしたが、配線基板12の4つの辺に近接する全てのボール列及びボール行を千鳥配置にすることができる。このようにボールを配置することにより、第1の実施例1及び実施例2の例より、さらに、等長配線、平行配線の信号本数を増すことができる。
図6は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域10dは、図4の領域に示す領域とは異なり、配線基板12の隣接する2つの辺から信号線が導出できるようになっていて、第1及び第2の列のボール21、22と第1及び第2の行のボール22a、23a、24a、23b、24bから構成されている。差動信号線41、42、43、44は、この領域10dのボール21、22に接続されており、この領域に近接した配線基板12の一辺から等長、平行に導出される。差動信号線45、46は、この領域10dのボール22a、23bに接続されており、この領域に近接した配線基板12の前記一辺と隣接する他辺から等長、平行に導出される。
この実施例では、ボールを千鳥状に配置することにより、従来のBGAパッケージで懸念されている同一平面での伝送経路の等長配線、平行配線の困難さが解消される。また、プリント配線基板上で配線を直線的に引き出せることで配線が多数あっても配線の曲がりを少なくすることが出来ると共に、反射等の影響を軽減することが出来る。この実施例で用いられる信号線は、差動信号線やバスデータ線などがある。この実施例では、隣接する2辺に近接する最外周のボール列及びボール行を千鳥配置にしたが、配線基板12の4つの辺に近接する全てのボール列及びボール行を千鳥配置にすることができる。このようにボールを配置することにより、第1の実施例1及び実施例2の例より、さらに、等長配線、平行配線の信号本数を増すことができる。
次に、図7を参照して実施例4を説明する。
図7は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域10eは、図4の領域に示す領域とは異なり、配線基板12の一辺から多数のバスデータ線41〜44、47〜53が導出されていて、第1乃至第6の列のボール2から構成されている。実施例1〜3では主として高速伝送における差動信号線に注目したが、実施例4では、バスデータ伝送においても実施例1〜3と同様の理由で信号品質の良い伝送が出来る。
近年ではビット幅を持ったデータにおいても、通信速度が速くなって来ている。ビットレートが上がるにつれて、ビット幅を持ったデータを同一タイミングで入出力させるのは困難になる。その要因の一つとして、各ビット間のデータの伝送バラツキがあるが、それらは各ビットを伝送させるための配線長の違いや配線経路の形状による信号劣化の影響が考えられる。実施例1等と同様に、使用するボールの配置を千鳥状にすることにより、バスデータにおいても、各配線の形状を平行、等長に合わせることにより、信号の劣化を防ぐことが出来る。図6の例よりもさらに多くの信号が必要な場合に適用できる。ボールを千鳥状に配置することを優先させるために、ボール25を間引くことによって、等長配線、平行配線を数多く用いることができる。
図7は、この実施例のBGAパッケージ裏面のボールの配列状態を説明する部分平面図である。この実施例のボールの千鳥状配列の領域10eは、図4の領域に示す領域とは異なり、配線基板12の一辺から多数のバスデータ線41〜44、47〜53が導出されていて、第1乃至第6の列のボール2から構成されている。実施例1〜3では主として高速伝送における差動信号線に注目したが、実施例4では、バスデータ伝送においても実施例1〜3と同様の理由で信号品質の良い伝送が出来る。
近年ではビット幅を持ったデータにおいても、通信速度が速くなって来ている。ビットレートが上がるにつれて、ビット幅を持ったデータを同一タイミングで入出力させるのは困難になる。その要因の一つとして、各ビット間のデータの伝送バラツキがあるが、それらは各ビットを伝送させるための配線長の違いや配線経路の形状による信号劣化の影響が考えられる。実施例1等と同様に、使用するボールの配置を千鳥状にすることにより、バスデータにおいても、各配線の形状を平行、等長に合わせることにより、信号の劣化を防ぐことが出来る。図6の例よりもさらに多くの信号が必要な場合に適用できる。ボールを千鳥状に配置することを優先させるために、ボール25を間引くことによって、等長配線、平行配線を数多く用いることができる。
1・・・BGAパッケージ
2、21、22、22a、23a、24a、23b、24b・・・ボール(外部端子)
3・・・実装基板(プリント配線基板)
4、41、42、43、44、45、46、47、48、49、50、51、52、53・・・信号線
10、10a、10b、10c、10d、10e・・・ボールの千鳥状配列の領域
11・・・チップ
12・・・配線基板
13・・・ボンディングワイヤ
14・・・樹脂封止体
25・・・間引かれたボール
2、21、22、22a、23a、24a、23b、24b・・・ボール(外部端子)
3・・・実装基板(プリント配線基板)
4、41、42、43、44、45、46、47、48、49、50、51、52、53・・・信号線
10、10a、10b、10c、10d、10e・・・ボールの千鳥状配列の領域
11・・・チップ
12・・・配線基板
13・・・ボンディングワイヤ
14・・・樹脂封止体
25・・・間引かれたボール
Claims (5)
- 半導体集積回路が形成された半導体チップと、
前記半導体チップが主面に搭載された配線基板と、
前記配線基板の前記主面とは反対面の裏面に形成され、前記半導体集積回路と電気的に接続された複数の外部端子とを具備し、
前記外部端子は、前記配線基板裏面に等間隔に配置された列もしくは行を複数並べた格子状配列であり、前記格子状配列の外側の少なくとも2列もしくは行には前記外部端子が千鳥配列された領域を有することを特徴とする半導体装置。 - 前記外部端子から信号線が導出され、前記千鳥配列の領域にある外部端子に接続される信号線は、前記配線基板の前記千鳥配列の領域に近接した辺から互いに平行に導出することを特徴とする請求項1に記載の半導体装置。
- 前記千鳥配列の領域にある外部端子に接続される信号線は、高速伝送信号であることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記高速伝送信号は、差動信号であることを特徴とする請求項3に記載の半導体装置。
- 前記千鳥配列の領域にある外部端子に接続される信号線は、バスデータ信号線であることを特徴とする請求項1又は請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014547A JP2008182062A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014547A JP2008182062A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182062A true JP2008182062A (ja) | 2008-08-07 |
Family
ID=39725723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014547A Pending JP2008182062A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182062A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015099890A (ja) * | 2013-11-20 | 2015-05-28 | 株式会社東芝 | 半導体装置、及び半導体パッケージ |
US9355947B2 (en) | 2014-05-14 | 2016-05-31 | Samsung Electronics Co., Ltd. | Printed circuit board having traces and ball grid array package including the same |
US9570383B2 (en) | 2014-12-12 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package, module substrate and semiconductor package module having the same |
EP3133644A1 (en) * | 2015-08-17 | 2017-02-22 | MediaTek Inc. | Ball grid array packages including a hexagonal ball array |
JP2018093230A (ja) * | 2018-03-05 | 2018-06-14 | 東芝メモリ株式会社 | ストレージ装置、及び電子機器 |
US10090235B2 (en) | 2013-11-14 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor device and semiconductor package |
-
2007
- 2007-01-25 JP JP2007014547A patent/JP2008182062A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10090235B2 (en) | 2013-11-14 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor device and semiconductor package |
US10566274B2 (en) | 2013-11-14 | 2020-02-18 | Toshiba Memory Corporation | Semiconductor device and semiconductor package including plural solder ball sets each corresponding to a pair of differential input and differential output signals |
JP2015099890A (ja) * | 2013-11-20 | 2015-05-28 | 株式会社東芝 | 半導体装置、及び半導体パッケージ |
US9355947B2 (en) | 2014-05-14 | 2016-05-31 | Samsung Electronics Co., Ltd. | Printed circuit board having traces and ball grid array package including the same |
US9570383B2 (en) | 2014-12-12 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package, module substrate and semiconductor package module having the same |
EP3133644A1 (en) * | 2015-08-17 | 2017-02-22 | MediaTek Inc. | Ball grid array packages including a hexagonal ball array |
CN106469702A (zh) * | 2015-08-17 | 2017-03-01 | 联发科技股份有限公司 | 球栅阵列及半导体封装 |
JP2018093230A (ja) * | 2018-03-05 | 2018-06-14 | 東芝メモリ株式会社 | ストレージ装置、及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5164273B2 (ja) | マルチダイ集積回路デバイス | |
JP5497266B2 (ja) | 半導体モジュール、基板および配線方法 | |
KR101654216B1 (ko) | 반도체장치 및 반도체 집적회로 | |
JP2001024151A (ja) | 半導体装置 | |
US9595489B2 (en) | Semiconductor package with bonding wires of reduced loop inductance | |
JP2007115910A (ja) | モジュール半導体装置 | |
JP2008182062A (ja) | 半導体装置 | |
JP2012222326A (ja) | 半導体装置 | |
US10720400B2 (en) | Semi-conductor package structure | |
US7816610B2 (en) | Layout circuit | |
JP5645371B2 (ja) | 半導体装置 | |
JP2013038100A (ja) | 半導体装置 | |
JP2009004628A (ja) | 半導体装置 | |
JP2007294768A (ja) | 半導体装置 | |
JP2008147438A (ja) | 半導体装置 | |
JP4921724B2 (ja) | 半導体装置におけるパッド部の配線構造 | |
JP5336700B2 (ja) | 半導体装置およびそれを用いた電子機器 | |
US8698325B2 (en) | Integrated circuit package and physical layer interface arrangement | |
JP4708865B2 (ja) | 半導体装置 | |
JP5946370B2 (ja) | 電子装置 | |
US8912656B2 (en) | Integrated circuit package and physical layer interface arrangement | |
JP5113509B2 (ja) | 半導体装置 | |
JP4742609B2 (ja) | 半導体パッケージ及びそれを実装したプリント配線板 | |
JP2005229118A (ja) | マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法 | |
KR100715970B1 (ko) | 메모리 모듈 |