JP2007214335A - 半導体装置 - Google Patents

Abstract

【課題】 電源配線及びグランド配線の電圧降下を防ぐことができる半導体装置を提供する。
【解決手段】 半導体装置の最上層に形成される電源配線５１と、半導体装置の最上層に形成され、電源配線５１に隣接したグランド配線５２と、電源配線５１に形成される、バンプを形成するための電源配線用パッド４１と、グランド配線５２に形成される、バンプを形成するためのグランド配線用パッド４２と、電源配線用パッド５１からグランド配線用パッド４２に向けて敷設された電源配線６１と、グランド配線用パッド４２から電源配線用パッド５１に向けて敷設されたグランド配線６２と、電源配線６１と下層の配線層の電源配線２１とを接続するビア３１と、グランド配線６２と下層の配線層のグランド配線２２とを接続するビア３１を備える。
【選択図】 図１

Description

本発明は、半導体装置に関する。

従来、フリップチップ型半導体装置において、例えば、ｎ層の配線層を有するフリップチップ型半導体装置は、図５、図６に示すように、（ｎ−３）層以下の配線層で所望の機能を有する半導体素子や配線が形成されており、ビアを介して（ｎ−２）層の配線層に接続されている。そして、（ｎ−１）層及び（ｎ−２）の配線層は、例えば、（ｎ−２）層の配線層に横方向の電源配線及びグランド配線１０１が形成され、（ｎ−１）層の配線層に縦方向の電源配線及びグランド配線１０２が形成されたメッシュ（網目）構造を有している。そして、このメッシュの縦方向、横方向の配線１０１、１０２が交差するところにビア１０３が設けられ、（ｎ−２）層と（ｎ−１）層が接続されている。最上配線層であるｎ層の配線層には、電源配線１０４及びグランド配線１０５が縦方向に交互に配線されており、この電源配線１０４及びグランド配線１０５は、（ｎ−１）層目の配線層とメッシュ構造の縦方向と横方向が交差する位置に設けられたビア１０６を介して接続されている。そして、電源配線１０４及びグランド配線１０５には、外部電源から電源を供給するためにバンプを接続するためのバンプ用パッドが複数設けられ、電源配線１０４及びグランド配線１０５に、複数の電源配線用パッド１０７とグランド配線用パッド１０８が、等間隔に設けられている。

ここで、このｎ層の配線層である最上配線層には、電源電圧を供給する電源配線用パッド１０７、グランド配線用パッド１０８だけでなく、図外には、信号配線用パッドも形成されている。また、ｎ層、（ｎ−１）層及び（ｎ−２）層の配線層には、層間絶縁膜が形成されているが、図中には省略している。

このように構成される従来のフリップチップ型半導体装置は、電源配線用パッド１０７から距離の離れた部分、例えば、図５では、グランド配線用パッド１０８部分が電源配線用パッド１０７から距離の離れた部分で、配線抵抗が増大して、電圧降下が生じるという問題があった。

従来技術として、電源配線用パッド及びグランド配線用パッドの間隙を通って、別の電源配線及びグランド配線を敷設し、信号配線用パッドがある領域まで配線して、（ｎ−１）層の配線層とビアで接続することにより、信号配線での電圧降下を防ぐというものがある（例えば、特許文献１参照。）。

しかしながら、この従来技術では、グランド配線用パッド付近で起きる電圧降下には、対処できず、上記問題点を解決することができない。
特開２００４−２６００５９号公報（第１２頁、図１）

本発明は、電源配線及びグランド配線の電圧降下を防ぐことができる半導体装置を提供することを目的とする。

本発明の一態様の半導体装置は、ｎ層の配線層を有する半導体装置において、前記半導体装置のｎ層に形成される第１の電源配線と、前記半導体装置のｎ層に形成され、前記第１の電源配線に隣接した第１のグランド配線と、前記第１の電源配線に形成される、バンプを形成するための第１のパッドと、前記第１のグランド配線に形成される、バンプを形成するための第２のパッドと、前記第１のパッドから前記半導体装置の電圧降下の大きい位置に向けて敷設された第２の電源配線と、前記第２のパッドから前記半導体装置の電圧降下の大きい位置に向けて敷設された第２のグランド配線と、前記第２の電源配線と（ｎ−１）層の配線層の電源配線とを接続する第１のビアと、前記第２のグランド配線と（ｎ−１）層の配線層のグランド配線とを接続する第２のビアと、を備えることを特徴としている。

また、本発明の他の態様の半導体装置は、ｎ層の配線層を有する半導体装置において、前記半導体装置のｎ層に形成される第１の電源配線と、前記半導体装置のｎ層に形成され、前記第１の電源配線に隣接した第１のグランド配線と、前記第１の電源配線に形成される、バンプを形成するための第１のパッドと、前記第１のグランド配線に形成される、バンプを形成するための第２のパッドと、前記第１の電源配線から前記第１のグランド配線に向けて配線される第２の電源配線と、前記第１のグランド配線から前記第１の電源配線に向けて配線される第２のグランド配線と、前記第２の電源配線と（ｎ−１）層の配線層の電源配線とを接続する第１のビアと、前記第２のグランド配線と（ｎ−１）層の配線層のグランド配線とを接続する第２のビアと、を備えることを特徴としている。

本発明によれば、電源配線及びグランド配線の電圧降下を防ぐことができる。

以下、本発明の実施例について、図面を参照して説明する。

図１は、本発明の実施例１に係るフリップチップ型半導体装置の構造を示す平面図である。図２は、本発明の実施例１に係るフリップチップ型半導体装置の構造を示す断面図である。図２（ａ）は、Ａ−Ａ′面の断面図であり、図２（ｂ）は、Ｂ−Ｂ′面の断面図である。ここで、図１及び図２は、ｎ層の配線層を有するフリップチップ型半導体装置で、ｎ層、（ｎ−１）層及び（ｎ−２）層の配線層の平面図及び断面図を示しており、（ｎ−３）層以下の配線構造は省略している。また、ｎ層、（ｎ−１）層及び（ｎ−２）層の配線層に形成される層間絶縁膜は、本発明の説明を行うために図中から省略している。

図１、図２に示すように、本実施例のフリップチップ型半導体装置は、ｎ層の金属配線層を有する。まず、図外の（ｎ−３）層目以下の配線層には、所定の機能を有する半導体素子が形成されており、ビアを介して上層の（ｎ−２）層目の配線層まで接続されている。

図１及び図２に示すように、（ｎ−２）層目及び（ｎ−１）層目の配線層は、横方向の配線１０と縦方向の配線２０が直交するようにメッシュ状に配線が敷設されており、（ｎ−２）層目の配線層には、横方向の配線１０が等間隔に敷設され、（ｎ−１）層目の配線層に縦方向の配線２０が敷設され、メッシュ状の配線構造を形成している。これら縦方向及び横方向の配線１０、２０は、お互いが交差する位置にビア３０が設けられ、電気的に接続されている。そして、これら縦方向及び横方向の配線１０、２０は、図２に示すように、（ｎ−２）層目の電源配線１１とグランド配線１２はお互い隣接し、電源配線１１とグランド配線１２がセットになった状態でメッシュ状の配線構造になっている。（ｎ−１）層目の電源配線２１及びグランド配線２２も同様である。図１では、図面内の混雑を避けるために、（ｎ−１）層目及び（ｎ−２）層目の配線１０、２０は、電源配線１１、２１とグランド配線１２、２２がセットになった一本の配線で描いている。そして、この（ｎ−１）層目の配線層上には、メッシュ状の配線で縦方向と横方向が交差する位置に上層のｎ層目の配線層と接続するためのビア３１が設けられている。

ｎ層目の配線層には、まず、（ｎ−１）層目の配線層の縦方向の配線１０、２０に沿って、電源配線５１及びグランド配線５２が設けられ、これら電源配線５１とグランド配線５２は、交互に敷設されている。これら電源配線５１及びグランド配線５２は、図２（ｂ）に示すように、（ｎ−１）層目の配線層の電源配線２1及びグランド配線２２に対応する部分とビア３１を介して接続されている。そして、これら電源配線５１とグランド配線５２には、最上配線層であるｎ層目の配線層から下層に電源を供給するバンプを設けるために、複数のバンプ用パッドが設けられている。また、このバンプ用パッドは、電源配線５１及びグランド配線５２にそれぞれ接続される電源配線用パッド４１及びグランド配線用パッド４２の二つを有し、図1に示すように、それぞれ等間隔に格子状に配列されている。

ここで、電源配線用パッド及びグランド配線用パッドとして、平面図上では円形を描いているが、八角形や四角形などの多角形でもかまわない。その他必要に応じて、電源配線用パッド及びグランド配線用パッドの形状は変えることができる。

本実施例では、図１に示すように、この４つの電源配線用パッド４１の真ん中に１つのグランド配線用パッド４２（若しくは、４つのグランド配線用パッド４２の真ん中に１つの電源配線用パッド４１）が設けられるように配置されている。ここで、図１に示すフリップチップ型半導体装置は、本実施例のフリップチップ型半導体装置の一部だけを表すもので、実際は、図１のような構成が連続して半導体基板上に形成されている。また、このｎ層の配線層である最上配線層には、電源電圧を供給する電源配線用パッド４１、グランド配線用パッド４２だけでなく、図外には、信号配線用パッドも形成されている。また、ｎ層、（ｎ−１）層及び（ｎ−２）層の配線層には、層間絶縁膜が形成されているが、図中には省略している。

このように構成されるフリップチップ型半導体装置は、電源配線用パッド４１から距離が離れているグランド配線用パッド４２で電圧降下が起こる傾向にある。そのため、本実施例では、この電圧降下を防ぐために、図１に示すように、電源配線用パッド４１からグランド配線用パッド４２へ向かって、斜め方向に電源配線６１が敷設されている。そして、図２（ａ）に示すように、この電源配線６１は、（ｎ−１）層目のメッシュ構造の電源配線２１とビア３１を介して接続されている。ここで、電源配線６１は、電源配線用パッド４１には接続されているが、グランド配線用パッド４２には接続されておらず、グランド配線用パッド４２の直近まで電源配線６１が延びている。同様に、グランド配線用パッド４２からもグランド配線６２が電源配線用パッド４１に向かって、グランド配線６２が敷設されている。そして、このグランド配線６２は、（ｎ−１）層目のメッシュ構造のグランド配線２２に接続されている。

ここで、本実施例では、複数の電源配線用パッド４１の中央に位置するグランド配線用パッド４２に向かって電源配線６１及びグランド配線６２を敷設していたが、それに限定されるわけではなく、電圧降下の大きい場所がグランド配線用パッド４２以外のところにあるときは、その電圧降下の大きい場所に向かって電源配線６１及びグランド配線６２を敷設し、（ｎ−１）層目の電源配線２１及びグランド配線２２とビア３１で接続することもできる。また、ｎ層目の電源配線及びグランド配線には、バンプからの高い電源供給があるために、ｎ層目と（ｎ−１）層目の電源配線及びグランド配線の配線断面積は、ｎ層目の電源配線及びグランド配線の方が（ｎ−１）層目の電源配線及びグランド配線よりも大きい方が望ましい。

また、電源配線用パッド及びグランド配線用パッドから敷設された電源配線６１及びグランド配線６２の配線幅も、（ｎ−１）層目の配線２０の配線幅よりも大きいことが望ましく、ｎ層に縦方向に敷設した電源配線５１及びグランド配線５２と同等の配線幅を有することが望ましい。また、電源配線用パッドから電圧降下の大きい箇所へ敷設した配線は、できる限り太い配線を使用することが望ましく、必ずしも細長の配線を敷設する必要はない。つまり、電圧降下の大きい箇所まで配線を敷設するときに、できる限り電圧降下の大きい箇所へ近づけるために、配線を多角形やそれ以外の形状にしてもかまわない。

以上より構成される本発明の実施例１に係るフリップチップ型半導体装置は、電源配線用パッドから電圧降下の大きい箇所へ配線を敷設し、その配線を下層配線と接続することにより、電源配線用パッドから電圧降下の大きい箇所までの配線距離を小さくし、配線断面積を大きくすることができるので、電源配線用パッドから電圧降下の大きい箇所までの寄生抵抗を小さくすることができ、電圧降下を小さくすることができる。

図３は、本発明の実施例２に係るフリップチップ型半導体装置の構造を示す平面図である。図４は、本発明の実施例２に係るフリップチップ型半導体装置の構造を示すＣ−Ｃ′面の断面図である。図３及び図４は、ｎ層の配線層を有するフリップチップ型半導体装置であり、ｎ層及び（ｎ−１）層の配線層の平面図及び断面図を示しており、（ｎ−２）層以下の配線構造は省略している。また、ｎ層、（ｎ−１）層及び（ｎ−２）層の配線層に形成される層間絶縁膜は、本発明の説明を行うために図中から省略している。

本実施例の実施例１との違いは、実施例1では、最上配線層であるｎ層目の電源配線用パッドから電圧降下の大きい箇所へ電源配線６１を敷設していたが、実施例２では、図３及び図4に示すように、ｎ層目の縦方向に敷設した電源配線５１及びグランド配線５２と直交する方向に、電源配線６３及びグランド配線６４を交互に等間隔に設けている。電源配線６３は、縦方向の電源配線５１若しくは電源配線用パッド４１に接続し、グランド配線５２及びグランド配線用パッド４２に接続しないようにグランド配線５２若しくはグランド配線用パッド４２の際まで電源配線６３が設けられている。そして、グランド配線６４は、電源配線６３に隣接する位置に形成され、縦方向のグランド配線５２若しくはグランド配線用パッド４２に接続し、電源配線５１及び電源配線用パッド４１に接続しないように電源配線５１若しくは電源配線用パッド４１の際までグランド配線６４が設けられている。これら電源配線６３及びグランド配線６４は、図４に示すように、（ｎ−１）層目のメッシュ構造の電源配線２１及びグランド配線２２にそれぞれビア３１を介して接続されている。尚、実施例１と同一の構成については、同一符号を附して説明を省略する。

ここで、ｎ層目の電源配線５１及びグランド配線５２には、バンプからの高い電源供給があるために、ｎ層目の電源配線５１及びグランド配線５２の配線断面積は、（ｎ−１）層目の電源配線２１及びグランド配線２２の配線断面積よりも大きくするのが望ましい。

また、電源配線５１及びグランド配線５２から横方向に敷設された電源配線６３及びグランド配線６４の配線断面積も、（ｎ−１）層目の配線２０の配線断面積よりも大きいことが望ましく、ｎ層に縦方向に敷設した電源配線５１及びグランド配線５２と同等の配線断面積を有することが望ましい。

以上より構成される本発明の実施例２に係るフリップチップ型半導体装置は、縦方向の電源配線及びグランド配線の間に横方向に電源配線及びグランド配線を敷設し、下層配線とビアを介して接続することにより、実施例１と同様、電源配線用パッドから電圧降下の大きい箇所までの配線距離を短く、配線断面積を大きくすることができるので、電源配線用パッドから電圧降下の大きい箇所までの寄生抵抗を小さくすることができ、電圧降下を小さくすることができる。

また、本実施例では、縦方向の電源配線とグランド配線間に形成される横方向の電源配線及びグランド配線が交互に配列されているので、電源配線とグランド配線間のカップリング容量が発生し、デカップリングとして利用することができる。そのため、フリップチップ型半導体装置のノイズを減らすことができる。

なお、本発明は、上述したような実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。

本発明の実施例１に係るフリップチップ型半導体装置の構造を示す平面図。 本発明の実施例１に係るフリップチップ型半導体装置の構造を示すＡ−Ａ′面及びＢ−Ｂ′面の断面図。 本発明の実施例２に係るフリップチップ型半導体装置の構造を示す平面図。 本発明の実施例２に係るフリップチップ型半導体装置の構造を示すＣ−Ｃ′面の断面図。 従来のフリップチップ型半導体装置の構造を示す平面図。 従来のフリップチップ型半導体装置の構造を示す断面図。

符号の説明

１０ 配線（（ｎ−２）層）
１１ 電源配線（（ｎ−２）層）
１２ グランド配線（（ｎ−２）層）
２０ 配線（（ｎ−１）層）
２１ 電源配線（（ｎ−１）層）
２２ グランド配線（（ｎ−１）層）
３０、３１ ビア
４１ 電源配線用パッド
４２ グランド配線用パッド
５１、６１、６３ 電源配線（ｎ層）
５２、６２、６４ グランド配線（ｎ層）

Claims (5)

1. ｎ層の配線層を有する半導体装置において、
   前記半導体装置のｎ層に形成される第１の電源配線と、
   前記半導体装置のｎ層に形成され、前記第１の電源配線に隣接した第１のグランド配線と、
   前記第１の電源配線に形成される、バンプを形成するための第１のパッドと、
   前記第１のグランド配線に形成される、バンプを形成するための第２のパッドと、
   前記第１のパッドから前記半導体装置の電圧降下の大きい位置に向けて敷設された第２の電源配線と、
   前記第２のパッドから前記半導体装置の電圧降下の大きい位置に向けて敷設された第２のグランド配線と、
   前記第２の電源配線と（ｎ−１）層の配線層の電源配線とを接続する第１のビアと、
   前記第２のグランド配線と（ｎ−１）層の配線層のグランド配線とを接続する第２のビアと、
   を備えることを特徴とする半導体装置。
2. 前記第２の電源配線は、前記第１のパッドから前記第２のパッド直近まで配線されることを特徴とする請求項１記載の半導体装置。
3. 前記第２のグランド配線は、前記第２のパッドから前記第１のパッド直近まで配線されることを特徴とする請求項１又は請求項２記載の半導体装置。
4. ｎ層の配線層を有する半導体装置において、
   前記半導体装置のｎ層に形成される第１の電源配線と、
   前記半導体装置のｎ層に形成され、前記第１の電源配線に隣接した第１のグランド配線と、
   前記第１の電源配線に形成される、バンプを形成するための第１のパッドと、
   前記第１のグランド配線に形成される、バンプを形成するための第２のパッドと、
   前記第１の電源配線から前記第１のグランド配線に向けて配線される第２の電源配線と、
   前記第１のグランド配線から前記第１の電源配線に向けて配線される第２のグランド配線と、
   前記第２の電源配線と（ｎ−１）層の配線層の電源配線とを接続する第１のビアと、
   前記第２のグランド配線と（ｎ−１）層の配線層のグランド配線とを接続する第２のビアと、
   を備えることを特徴とする半導体装置。
5. 前記第１の電源配線及び前記第１のグランド配線、前記第2の電源配線及び前記第2のグランド配線の断面積は、前記（ｎ−１）層の配線層の電源配線若しくはグランド配線の断面積よりも大きいことを特徴とする請求項１乃至請求項４いずれか１項に記載の半導体装置。

Images