JP2002261164A - 半導体集積回路装置およびそのレイアウト方法ならびに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 複数の回路ブロックを備えたＩＣチップにお
いて回路ブロック間の領域を削減する。 【解決手段】 少なくとも２つの回路ブロック１４，１
７が互いに接して形成されたＩＣチップ１０である。そ
の各回路ブロック１４，１７は、他方の回路ブロック１
４，１７に接し少なくとも１つの配線層を使用せずにブ
ロック内配線が行われている非専用領域１８を備えてい
る。それらの回路ブロック１４，１７を結ぶブロック間
配線２２は、非専用領域１８内の使用されていない配線
層を利用して行われている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の回路ブロッ
クを備える半導体集積回路装置およびそのレイアウト方
法ならびに電子機器に関する。

【０００２】

【背景技術および発明が解決しようとする課題】半導体
集積回路装置（以下ＩＣチップと呼ぶ）は、高集積化に
よって、小型化や低コスト化が図れるだけでなく回路の
高速動作や消費電力の削減が容易となる。そのような利
点から、ＩＣチップの高集積化は留まるところを知らな
い流れとして、その発明以来、脈々として続いている。
また、高集積化に伴って、ＩＣチップは、各回路ブロッ
ク内の配線や回路ブロック間の配線を行うために、３層
以上の配線層を備えることが一般的となっている。

【０００３】そして、複数の回路ブロックを備えたＩＣ
チップにおいては、従来、例えば図８に模式的な平面図
として示し、図９にその一部を拡大して示すＩＣチップ
８０のように、複数の回路ブロック８４が間隔を空けて
配置され、それら回路ブロック８４の間の回路ブロック
間領域８２を用いて複数の回路ブロック８４を互いに結
ぶブロック間配線２２が行われていた。したがって、回
路ブロック間領域８２は、ＩＣチップ８０のチップ面積
において無視できない割合を占めていた。例えば、３層
の配線層を持つ複数回路ブロックからなるＩＣチップに
おいては、回路ブロック間領域がチップ面積に占める割
合は３０％程度となっていた。

【０００４】一方、ＩＣチップにおいて、複数の配線層
は、各回路ブロックの全領域でそのブロック内配線のた
めに隙間なく利用されているわけではない。特に、各回
路ブロックの周縁においては必ずしも全ての配線層を用
いることなくブロック内配線を行える例が多いことを、
本願発明者は確認している。

【０００５】本発明は、上記のような点に鑑みてなされ
たものであって、その目的は、複数の回路ブロックを備
えた半導体集積回路装置において回路ブロック間の領域
を削減することができ、それによって集積度を高めるこ
とができる半導体集積回路装置およびそのレイアウト方
法ならびに電子機器を提供することにある。

【０００６】

【課題を解決するための手段】（１） 本発明に係る半
導体集積回路装置は、複数の回路ブロックを備える半導
体集積回路装置であって、少なくとも２つの回路ブロッ
クが互いに接し、前記互いに接する各回路ブロックは、
他方の回路ブロックに接し少なくとも１つの配線層を使
用せずにブロック内配線が行われている非専用領域を備
えることを特徴としている。

【０００７】本発明によれば、互いに接する回路ブロッ
クの各々において、他方の回路ブロックに接し少なくと
も１つの配線層を使用せずにブロック内配線が行われた
領域である非専用領域が設けられている。したがって、
この使用されていない配線層を利用して、互いに接する
２つの回路ブロックを結ぶブロック間配線を行うことが
可能となる。その結果、ブロック間配線のための領域を
２つの回路ブロック間に設けることなくブロック間配線
を行うことができ、回路ブロック間の領域を削減できる
分だけ集積度を高めることができる。

【０００８】（２） 本発明に係る半導体集積回路装置
は、前記互いに接する２つの回路ブロックを結ぶブロッ
ク間配線が、前記非専用領域内の使用されていない配線
層を利用して行われていることを特徴としている。

【０００９】（３） 本発明に係る半導体集積回路装置
は、少なくとも３つの回路ブロックを備える半導体集積
回路装置であって、第１回路ブロックと第３回路ブロッ
クとの間に位置する第２回路ブロックを備え、前記第２
回路ブロックは、前記第１回路ブロックと前記第３回路
ブロックとを結ぶ所与の線が通り少なくとも１つの配線
層を使用することなくブロック内配線が行われている非
専用領域を備えていることを特徴としている。

【００１０】本発明によれば、第１回路ブロックと第３
回路ブロックとの間に位置する第２回路ブロックにおい
ては、第１回路ブロックと第３回路ブロックとを結ぶ所
与の線が通る領域すなわち非専用領域におけるブロック
内配線が、少なくとも１つの配線層を使用することなく
行われている。したがって、第１回路ブロックと第３回
路ブロックとを結ぶブロック間配線を、この非専用領域
内の使用されていない配線層を利用して行うことが可能
となる。その結果、第１回路ブロックと第３回路ブロッ
クとの間のブロック間配線を、第２回路ブロックの周囲
を迂回して行う場合に比べて、短くすることができる。
また、ブロック間配線にのみ用いるための回路ブロック
間の領域を削減できるため、その分だけ集積度を高める
ことができる。

【００１１】（４） 本発明に係る半導体集積回路装置
は、（３）において、前記第１回路ブロックと前記第３
回路ブロックとを結ぶブロック間配線は前記非専用領域
内の使用されていない配線層を利用して行われているこ
とを特徴としている。

【００１２】（５） 本発明に係る半導体集積回路装置
のレイアウト方法は、複数の回路ブロックを備える半導
体集積回路装置のレイアウト方法であって、少なくとも
２つの回路ブロックを互いに接するように配置する工程
と、前記２つの回路ブロックの各々において、他方の回
路ブロックに接する所与の領域内では少なくとも１つの
配線層を使用せずにブロック内配線を行う工程と、を有
することを特徴としている。

【００１３】本発明によれば、互いに接する回路ブロッ
クの各々において、他方の回路ブロックに接し少なくと
も１つの配線層を使用せずにブロック内配線が行われた
領域を設けてレイアウトが行われる。したがって、この
使用されていない配線層を利用して、互いに接する２つ
の回路ブロックを結ぶブロック間配線を行うことが可能
となる。その結果、ブロック間配線のための領域を２つ
の回路ブロック間に設けることなくブロック間配線を行
うことができ、回路ブロック間の領域を削減できる分だ
け集積度を高めることができる。

【００１４】（６） 本発明に係る半導体集積回路装置
のレイアウト方法は、前記所与の領域における使用され
ていない配線層を利用して、前記互いに接する２つの回
路ブロックを結ぶブロック間配線を行う工程をさらに有
することを特徴としている。

【００１５】（７） 本発明に係る半導体集積回路装置
のレイアウト方法は、少なくとも３つの回路ブロックを
備える半導体集積回路装置のレイアウト方法であって、
第１回路ブロックと第３回路ブロックとの間に第２回路
ブロックが位置するように、それら３つの回路ブロック
を配置する工程と、前記第２回路ブロックにおいて、前
記第１回路ブロックと前記第３回路ブロックとを結ぶ所
与の線が通る領域では少なくとも１つの配線層を使用す
ることなくブロック内配線を行う工程と、を有すること
を特徴としている。

【００１６】本発明によれば、第１回路ブロックと第３
回路ブロックとの間に配置された第２回路ブロックにお
いては、第１回路ブロックと第３回路ブロックとを結ぶ
所与の線を含む領域におけるブロック内配線が、少なく
とも１つの配線層を使用することなく行われるようにレ
イアウトされる。したがって、第１回路ブロックと第３
回路ブロックとを結ぶブロック間配線を、この領域内の
使用されていない配線層を利用してレイアウトすること
が可能となる。その結果、第１回路ブロックと第３回路
ブロックとの間のブロック間配線を、第２回路ブロック
の周囲を迂回して行う場合に比べて、短くすることがで
きる。また、ブロック間配線に用いるための回路ブロッ
ク間の領域を削減できるため、その分だけ集積度を高め
ることができる。

【００１７】（８） 本発明に係る半導体集積回路装置
のレイアウト方法は、（７）において、前記所与の線が
通る領域における使用されていない配線層を利用して、
前記第１回路ブロックと前記第３回路ブロックとを結ぶ
ブロック間配線を行う工程をさらに有することを特徴と
している。

【００１８】（９） 本発明に係る電子機器は、（１）
ないし（４）のいずれかに記載された半導体集積回路装
置を備えることを特徴としている。

【００１９】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。

【００２０】１． ＜第１実施形態＞ １．１ 半導体集積回路装置 図１は、本実施形態の半導体集積回路装置としてのＩＣ
チップ１０を示す模式的な平面図である。この図におい
て斜線を施した各領域として示すように、ＩＣチップ１
０は４つの回路ブロック１４，１５，１６，１７を備え
ており、それらの回路ブロック１４，１５，１６，１７
が互いに接している。

【００２１】各回路ブロック１４，１５，１６，１７
は、図１において多数の点で埋めた領域として示したよ
うに、ブロック内配線に使用されていない配線層を持ち
他の回路ブロック１４に接する領域としての非専用領域
１８を備えている。例えば、ＩＣチップ１０は、４つの
配線層を備えて形成されているが、各回路ブロック１
４，１５，１６，１７の非専用領域１８においては２つ
の配線層のみを用いてブロック内配線が行われており、
残りの２つの配線層はブロック内配線には使用されてい
ない。

【００２２】図２は、図１に示したＩＣチップ１０の一
部をさらに詳細に示す模式的な平面図である。ＩＣチッ
プ１０においては互いに接する２つの回路ブロック１
４，１７を結ぶブロック間配線２２が、前述した非専用
領域１８内の使用されていない配線層を利用して行われ
ている。また、図２に示したように、各回路ブロック１
４内に形成された素子をブロック間配線に接続するため
のコンタクトホール２４が、非専用領域１８とその回路
ブロック１４，１７の他の領域との境界付近に設けられ
ている。

【００２３】なお、この例におけるブロック間配線２２
は、経路が交差しているため少なくとも２つの配線層を
用いて行われている。しかしながら、図２では、便宜的
にブロック間配線２２の全経路が見えるように示してい
る。このブロック間配線２２は、例えば、ブロック間配
線２２の図２における縦方向部分を１つの配線層を用い
て行い、横方向部分をもう１つの配線層を用いて行う。
そして、縦方向部分と横方向部分との接続部は、図示し
ていないコンタクトホールによって接続されている。

【００２４】このように、本実施形態によれば、互いに
接する回路ブロック１４，１５，１６，１７の各々にお
いて、他方の回路ブロック１４，１５，１６，１７に接
し少なくとも１つの配線層を使用せずにブロック内配線
が行われた非専用領域１８が設けられている。したがっ
て、この使用されていない配線層を利用して、互いに接
する２つの回路ブロックを結ぶブロック間配線２２を行
うことが可能となる。その結果、ブロック間配線のため
の領域を２つの回路ブロック１４とブロック１７との間
に設けることなくブロック間配線を行うことができ、そ
れによって回路ブロック間の領域を削減できる分だけ集
積度を高めることができる。これは、従来例を示す図と
して前述した図８、図９と、それらに対応する本実施形
態の図１、図２とを比較することによっても明らかであ
る。

【００２５】１．２ 半導体集積回路装置のレイアウト
方法 ここで、第１実施形態に係る半導体集積回路装置１０の
レイアウト方法について説明する。この半導体集積回路
装置１０のレイアウト方法は次の工程を含んで行われ
る。

【００２６】まず、半導体集積回路装置１０の設計領域
の寸法を決定する。設計領域は、半導体集積回路装置１
０が形成される半導体基板の表面における領域に相当す
る。

【００２７】次に、設計領域内に、少なくとも２つの回
路ブロックが互いに接するようにして、複数の回路ブロ
ック１４，１５，１６，１７を配置する。

【００２８】次いで、各回路ブロック１４，１５，１
６，１７においてブロック内配線を行う。なお、互いに
接する２つの回路ブロックの各々において、他方の回路
ブロックに接する所与の領域すなわち非専用領域１８内
では少なくとも１つの配線層を使用することなくブロッ
ク内配線を行う。

【００２９】そして、非専用領域１８における使用され
ていない配線層を利用して、互いに接する２つの回路ブ
ロックを結ぶブロック間配線２２を行う。

【００３０】このように、本実施形態に係る半導体集積
回路装置１０のレイアウト方法によれば、互いに接する
回路ブロック１４，１５，１６，１７の各々において、
他方の回路ブロック１４，１５，１６，１７に接し少な
くとも１つの配線層を使用せずにブロック内配線２２が
行われた領域を設けてレイアウトが行われる。したがっ
て、この使用されていない配線層を利用して、互いに接
する２つの回路ブロックを結ぶブロック間配線２２を行
うことが可能となる。その結果、ブロック間配線のため
の領域を２つの回路ブロック間に設けることなくブロッ
ク間配線を行うことができ、回路ブロック間の領域を削
減できる分だけ集積度を高めることができる。

【００３１】２． ＜第２実施形態＞ ２．１ 半導体集積回路装置 図３は、本実施形態の半導体集積回路装置としてのＩＣ
チップ４０を示す模式的な平面図である。この図におい
て斜線を施した各領域として示すように、ＩＣチップ４
０は、少なくとも３つの回路ブロック４４，４８，５２
を備えている。なお、回路ブロック４８（第２回路ブロ
ック）は、回路ブロック４４（第１回路ブロック）と回
路ブロック５２（第３回路ブロック）との間に位置して
いる。

【００３２】回路ブロック４８は、図３において多数の
点で埋めた領域として示したように、回路ブロック４４
と回路ブロック５２とを結ぶブロック間配線５６が通る
非専用領域５０を備えている。非専用領域５０では少な
くとも１つの配線層を使用することなくブロック内配線
が行われている。例えば、ＩＣチップ４０は、３つ以上
の配線層を備えて形成されているが、非専用領域５０に
おいては、１つまたは２つの配線層を使用することなく
ブロック内配線が行われている。この残る１つまたは２
つの配線層を利用して、回路ブロック４４と回路ブロッ
ク５２とを結ぶブロック間配線５６が行われている。ま
た、図３においては、図示の簡略化のために回路ブロッ
ク４４と回路ブロック５２とを結ぶブロック間配線５６
を１本のみ示している。

【００３３】このように、本実施形態によれば、回路ブ
ロック４４と回路ブロック５２との間に位置する回路ブ
ロック４８においては、回路ブロック４４と回路ブロッ
ク５２とを結ぶ所与の線が通る領域である非専用領域５
０におけるブロック内配線は少なくとも１つの配線層を
使用することなく行われている。したがって、回路ブロ
ック４４と回路ブロック５２とを結ぶブロック間配線５
６を、この非専用領域５０内の使用されていない配線層
を利用して行うことが可能となる。その結果、回路ブロ
ック４４と回路ブロック５２との間のブロック間配線５
６を、比較例として図３に破線で示したブロック間配線
５８のように回路ブロック４８の周囲を迂回して行う場
合に比べて、短くすることができる。また、ブロック間
配線に使用するための回路ブロック間の領域を削減でき
るため、その分だけ集積度を高めることができる。

【００３４】２．２ 半導体集積回路装置のレイアウト
方法 ここで、第２実施形態に係る半導体集積回路装置４０の
レイアウト方法について説明する。この半導体集積回路
装置４０のレイアウト方法は次の工程を含んで行われ
る。

【００３５】まず、半導体集積回路装置４０の設計領域
の寸法を決定する。設計領域は、半導体集積回路装置４
０が形成される半導体基板の表面における領域に相当す
る。

【００３６】次に、設計領域内に、第１回路ブロック４
４と第３回路ブロック５２との間に第２回路ブロック４
８が位置するようにして、３つ以上の回路ブロックを配
置する。

【００３７】次いで、第２回路ブロック４８において、
第１回路ブロック４４と第３回路ブロック５２とを結ぶ
所与の線が通る領域すなわち非専用領域５０では、少な
くとも１つの配線層を使用することなくブロック内配線
を行う。

【００３８】そして、非専用領域５０の使用されていな
い配線層を利用して、第１回路ブロック４４と第３回路
ブロック５２とを結ぶブロック間配線を行う。

【００３９】このように、本実施形態に係る半導体集積
回路装置４０のレイアウト方法によれば、第１回路ブロ
ック４４と第３回路ブロック５２との間に配置された第
２回路ブロック４８においては、第１回路ブロック４４
と第３回路ブロック５２とを結ぶ所与の線を含む領域す
なわち非専用領域５０におけるブロック内配線が、少な
くとも１つの配線層を使用することなく行われるように
レイアウトされる。したがって、第１回路ブロック４４
と第３回路ブロック５２とを結ぶブロック間配線５６
を、この非専用領域５０内の使用されていない配線層を
利用してレイアウトすることが可能となる。その結果、
第１回路ブロック４４と第３回路ブロック５２との間の
ブロック間配線を、第２回路ブロックの周囲を迂回して
行う場合に比べて、短くすることができる。また、ブロ
ック間配線に用いるための回路ブロック間の領域を削減
できるため、その分だけ集積度を高めることができる。

【００４０】３． ＜第３実施形態＞ 図４は、本実施形態の半導体集積回路装置としてのＩＣ
チップ７０を示す模式的な平面図である。ＩＣチップ７
０は、第２実施形態と同様に、図４において斜線を施し
た各領域として示す少なくとも３つの回路ブロック４
４，４８，５２を備えており、回路ブロック４４と回路
ブロック５２との間に回路ブロック４８が位置してい
る。

【００４１】回路ブロック４８においては、回路ブロッ
ク４４と回路ブロック５２とを結ぶブロック間配線５６
が通る非専用領域５０では、少なくとも１つの配線層を
使用することなくブロック内配線が行われている。例え
ば、ＩＣチップ７０は、３つ以上の配線層を備えて形成
されているが、非専用領域５０においては、少なくとも
１つの配線層を用いずにブロック内配線が行われてい
る。ブロック内配線に使用されなかったこの配線層を利
用して、回路ブロック４４と回路ブロック５２とを結ぶ
ブロック間配線５６が行われている。

【００４２】このように、本実施形態のＩＣチップ７０
においても、回路ブロック４４と回路ブロック５２との
間のブロック間配線５６を、回路ブロック４８の周囲を
迂回して行う場合に比べて、短くすることができる。ま
た、ブロック間配線に用いるための回路ブロック間の領
域を削減できるため、その分だけ集積度を高めることが
できる。

【００４３】さらに、本実施形態では、３つの回路ブロ
ック４４，４８，５２が互いに接して配置されており、
図４において多数の点で埋めた領域として示した、ブロ
ック内配線に使用されていない配線層を持つ非専用領域
１８が、他の回路ブロック４４，４８，５２に接して設
けられている。

【００４４】このように、本実施形態においても第１実
施形態と同様に、互いに接する回路ブロック４４，４
８，５２の各々において、他の回路ブロック４４，４
８，５２に接し少なくとも１つの配線層を使用せずにブ
ロック内配線が行われた非専用領域１８が設けられてい
る。したがって、この使用されていない配線層を利用し
て、互いに接する２つの回路ブロックを結ぶブロック間
配線５６を行うことが可能となる。その結果、ブロック
間配線のための領域を２つの回路ブロックの間に設ける
ことなくブロック間配線を行うことができ、回路ブロッ
ク間の領域を削減できる分だけ集積度を高めることがで
きる。これは、本実施形態のＩＣチップ７０の面積が、
図４において破線で示した領域の分だけ第２実施形態に
おける半導体集積回路装置５０の面積より少なくなって
いる点からも明らかである。

【００４５】４． ＜半導体集積回路装置を用いた電子
機器＞ 図５（Ａ）、（Ｂ）、および（Ｃ）は、前記いずれかの
実施形態の半導体集積回路装置としてのＩＣチップを用
いた電子機器の例を示す外観図である。図５（Ａ）は携
帯電話機８８であり、図５（Ｂ）は腕時計９２であり、
図５（Ｃ）は、携帯情報機器９６である。これらの電子
機器は、表示部９８の他に、図示しないが、表示情報出
力源、表示情報処理回路、クロック発生回路などの様々
な回路や、それらの回路に電力を供給する電源回路など
からなる表示信号生成部を含んで構成される。本実施形
態に係るＩＣチップは、これらの機器を構成する電子回
路部分の少なくともいずれかに使用される。

【００４６】なお、本実施形態のＩＣチップが使用され
る電子機器としては、携帯電話機、腕時計、および携帯
情報機器に限らず、ノート型パソコン、電子手帳、ペー
ジャ、電卓、ＰＯＳ端末、ＩＣカード、ミニディスクプ
レーヤなど様々な電子機器が考えられる。

【００４７】５． ＜変形例＞ ５．１ 前述した各実施形態においては、図２などに示
したように、各回路ブロック内に形成された素子をブロ
ック間配線に接続するためのコンタクトホールが、ブロ
ック間配線兼用領域と内部配線専用領域との境界付近に
設けられた例を示した。しかしながら、図２に示した回
路ブロック１４に対応する変形例として図６に示すよう
に、他のブロックと接続される素子２６がブロック間配
線兼用領域に形成されている場合などには、ブロック間
配線に接続するためのコンタクトホール２４を非専用領
域１８の中ほどにも設けてもよい。

【００４８】５．２ 前述した各実施形態においては、
配線層の数が３層または４層の半導体集積回路装置とし
てのＩＣチップを示した。しかしながら、本発明は、５
層以上の配線層を持つＩＣチップにも同様に適用するこ
とができる。

【００４９】５．３ 前述した各実施形態においては、
互いに接する回路ブロック１４，１５，１６，１７のそ
れぞれに設けられた、ブロック内配線に使用されていな
い配線層を持ち他の回路ブロック１４，１５，１６，１
７に接する領域である非専用領域１８が、各ブロック１
４，１５，１６，１７の一辺の全長にわたって設けられ
ている例を示した。しかしながら、必要なブロック間配
線が行えるのであれば、図７に示したように、互いに接
する各ブロック１４，１５，１６，１７の一辺の一部の
長さのみにわたる非専用領域１８を設けるようにしても
よい。

【００５０】５．４ 本発明は前述した各実施形態に限
定されるものではなく、本発明の要旨の範囲内、また
は、特許請求の範囲の均等範囲内で、各種の変形実施が
可能である。

【図面の簡単な説明】

【図１】第１実施形態のＩＣチップを示す模式的な平面
図である。

【図２】図１に示したＩＣチップの一部をさらに詳細に
示す模式的な平面図である。

【図３】第２実施形態のＩＣチップを示す模式的な平面
図である。

【図４】第３実施形態のＩＣチップを示す模式的な平面
図である。

【図５】（Ａ）、（Ｂ）、および（Ｃ）は、ＩＣチップ
を用いた電子機器の例を示す外観図である。

【図６】図２に示した回路ブロックの１つに対応する変
形例を示す模式的な平面図である。

【図７】互いに接する各ブロックの一辺の一部の長さの
みにわたる非専用領域を設けた変形例を示す模式的な平
面図である。

【図８】従来のＩＣチップを示す模式的な平面図であ
る。

【図９】図８の一部を拡大して示す模式的な平面図であ
る。

【符号の説明】

１０，４０，７０ ＩＣチップ（半導体集積回路装置） １４，１５，１６，１７，４４，４８，５２ 回路ブロ
ック １８，５０ 非専用領域 ２２，５６ ブロック間配線

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の回路ブロックを備える半導体集積
   回路装置であって、 少なくとも２つの回路ブロックが互いに接し、 前記互いに接する各回路ブロックは、他方の回路ブロッ
   クに接し少なくとも１つの配線層を使用せずにブロック
   内配線が行われている非専用領域を備えることを特徴と
   する半導体集積回路装置。
2. 【請求項２】 請求項１において、 前記互いに接する２つの回路ブロックを結ぶブロック間
   配線は、前記非専用領域内の使用されていない配線層を
   利用して行われていることを特徴とする半導体集積回路
   装置。
3. 【請求項３】 少なくとも３つの回路ブロックを備える
   半導体集積回路装置であって、 第１回路ブロックと第３回路ブロックとの間に位置する
   第２回路ブロックを備え、 前記第２回路ブロックは、前記第１回路ブロックと前記
   第３回路ブロックとを結ぶ所与の線が通り少なくとも１
   つの配線層を使用することなくブロック内配線が行われ
   ている非専用領域を備えていることを特徴とする半導体
   集積回路装置。
4. 【請求項４】 請求項３において、 前記第１回路ブロックと前記第３回路ブロックとを結ぶ
   ブロック間配線は前記非専用領域内の使用されていない
   配線層を利用して行われていることを特徴とする半導体
   集積回路装置。
5. 【請求項５】 複数の回路ブロックを備える半導体集積
   回路装置のレイアウト方法であって、 少なくとも２つの回路ブロックを互いに接するように配
   置する工程と、 前記２つの回路ブロックの各々において、他方の回路ブ
   ロックに接する所与の領域内では少なくとも１つの配線
   層を使用せずにブロック内配線を行う工程と、 を有することを特徴とする半導体集積回路装置のレイア
   ウト方法。
6. 【請求項６】 請求項５において、 前記所与の領域における使用されていない配線層を利用
   して、前記互いに接する２つの回路ブロックを結ぶブロ
   ック間配線を行う工程をさらに有することを特徴とする
   半導体集積回路装置。
7. 【請求項７】 少なくとも３つの回路ブロックを備える
   半導体集積回路装置のレイアウト方法であって、 第１回路ブロックと第３回路ブロックとの間に第２回路
   ブロックが位置するように、それら３つの回路ブロック
   を配置する工程と、 前記第２回路ブロックにおいて、前記第１回路ブロック
   と前記第３回路ブロックとを結ぶ所与の線が通る領域で
   は少なくとも１つの配線層を使用することなくブロック
   内配線を行う工程と、 を有することを特徴とする半導体集積回路装置のレイア
   ウト方法。
8. 【請求項８】 請求項７において、 前記所与の線を含む領域における使用されていない配線
   層を利用して、前記第１回路ブロックと前記第２回路ブ
   ロックとを結ぶブロック間配線を行う工程をさらに有す
   ることを特徴とする半導体集積回路装置のレイアウト方
   法。
9. 【請求項９】 請求項１ないし請求項４のいずれかに記
   載された半導体集積回路装置を備えることを特徴とする
   電子機器。