JPH06334303A - 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 - Google Patents
薄膜混成集積回路の製造におけるフォトレジスト層の形成方法Info
- Publication number
- JPH06334303A JPH06334303A JP14276493A JP14276493A JPH06334303A JP H06334303 A JPH06334303 A JP H06334303A JP 14276493 A JP14276493 A JP 14276493A JP 14276493 A JP14276493 A JP 14276493A JP H06334303 A JPH06334303 A JP H06334303A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- substrate
- thin film
- outer periphery
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 薄膜混成集積回路の製造におけるフォトパタ
ーニング工程において、基板に設けられた比較的大きい
径の穴の外周辺部や基板の外周辺部に載置形成されるフ
ォトレジストの厚さが、エッチング工程の薬品に耐えう
る最小限の厚さを保ち、しかも平滑で均一なものを得る
ことを目的としている。 【構成】 薄膜パターン８が形成される比較的小型の基
板１に設けられた比較的大きな、しかも多数の穴２の外
周辺３や基板１の外周辺４に、所定の高さの突起５を設
け、フォトレジスト６のダムの役割をさせて、フォトレ
ジスト６としての機能を発揮させるのに必要十分な厚さ
と、平滑で均一なフォトレジスト６層を形成する。
ーニング工程において、基板に設けられた比較的大きい
径の穴の外周辺部や基板の外周辺部に載置形成されるフ
ォトレジストの厚さが、エッチング工程の薬品に耐えう
る最小限の厚さを保ち、しかも平滑で均一なものを得る
ことを目的としている。 【構成】 薄膜パターン８が形成される比較的小型の基
板１に設けられた比較的大きな、しかも多数の穴２の外
周辺３や基板１の外周辺４に、所定の高さの突起５を設
け、フォトレジスト６のダムの役割をさせて、フォトレ
ジスト６としての機能を発揮させるのに必要十分な厚さ
と、平滑で均一なフォトレジスト６層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜混成集積回路の製
造におけるフォトレジスト層の形成方法に関する。
造におけるフォトレジスト層の形成方法に関する。
【０００２】
【従来の技術】図４に、従来の技術によるフォトレジス
ト層の形成方法を示す。
ト層の形成方法を示す。
【０００３】薄膜混成集積回路の製造プロセスにおいて
は、一般にフォトパターニング（Ｐｈｏｔｏ ｐａｔｅ
ｒｎｉｎｇ）法が採られている。フォトパターニング工
程としては、まず、配線パターン又は抵抗やコンデンサ
等の形成材料となる薄膜被膜を、スパッタ（又は蒸着）
等により生成する。次に、その被膜上にフォトレジスト
（Ｐｈｏｔｏ ｒｅｓｉｓｔ）を載置形成して、フォト
マスク（Ｐｈｏｔｏｍａｓｋ）等を用いて、紫外線等に
よる露光（Ｅｘｐｏｓｕｒｅ）を行い、これを現像（Ｄ
ｅｖｅｌｏｐｐｉｎｇ）する。次いで、薬品等によりフ
ォトエッチング（Ｐｈｏｔｏ ｅｔｃｈｉｎｇ）を行
い、最後にフォトレジストを除去する工程を経てフォト
パターニングは完了する。その際、フォトレジストは必
要な部分を残し、不要な部分は除去するフォトエッチン
グ工程において重要な役目を果たす。つまり、フォトレ
ジストはフォトエッチング工程において、薄膜被膜との
強い密着力と必要十分な厚みを保ち、薬品（フォトエッ
チング液）に耐えうるものでなければならないからであ
る。
は、一般にフォトパターニング（Ｐｈｏｔｏ ｐａｔｅ
ｒｎｉｎｇ）法が採られている。フォトパターニング工
程としては、まず、配線パターン又は抵抗やコンデンサ
等の形成材料となる薄膜被膜を、スパッタ（又は蒸着）
等により生成する。次に、その被膜上にフォトレジスト
（Ｐｈｏｔｏ ｒｅｓｉｓｔ）を載置形成して、フォト
マスク（Ｐｈｏｔｏｍａｓｋ）等を用いて、紫外線等に
よる露光（Ｅｘｐｏｓｕｒｅ）を行い、これを現像（Ｄ
ｅｖｅｌｏｐｐｉｎｇ）する。次いで、薬品等によりフ
ォトエッチング（Ｐｈｏｔｏ ｅｔｃｈｉｎｇ）を行
い、最後にフォトレジストを除去する工程を経てフォト
パターニングは完了する。その際、フォトレジストは必
要な部分を残し、不要な部分は除去するフォトエッチン
グ工程において重要な役目を果たす。つまり、フォトレ
ジストはフォトエッチング工程において、薄膜被膜との
強い密着力と必要十分な厚みを保ち、薬品（フォトエッ
チング液）に耐えうるものでなければならないからであ
る。
【０００４】従来の技術におけるフォトレジストの載置
形成方法では、一般には、図示してはいないスピンコー
ター（Ｓｐｉｎｃｏａｔｅｒ）が用いられる。本方法
は、強い遠心力を利用して平滑度と均一性が高く得られ
ることで知られている。この場合、パターンレイアウト
設計上の必要性から回路基板となるセラミック（ＡｌＯ
3 ）等の基板１に、比較的大きい径の穴２を多数設ける
ことがあり、その基板１にスピンコーターによりフォト
レジスト６を載置形成すると、図４に示すように、穴の
まわりがダレて穴に落ち込んでしまってうすくなり、最
小限必要とされる５μｍ〜10μｍ程度の厚さに対し、穴
２の周囲４ｍｍ〜５ｍｍの幅にわたって１．０μｍ〜２
μｍ程度の厚さになってしまう。〔スルーホール（Ｔｈ
ｒｏｕｇｈｈｏｌｅ）用等に設計された穴径が１．０ｍ
ｍφ程度以下のときは、厚みは５μｍ以上に保たれ
る。〕
形成方法では、一般には、図示してはいないスピンコー
ター（Ｓｐｉｎｃｏａｔｅｒ）が用いられる。本方法
は、強い遠心力を利用して平滑度と均一性が高く得られ
ることで知られている。この場合、パターンレイアウト
設計上の必要性から回路基板となるセラミック（ＡｌＯ
3 ）等の基板１に、比較的大きい径の穴２を多数設ける
ことがあり、その基板１にスピンコーターによりフォト
レジスト６を載置形成すると、図４に示すように、穴の
まわりがダレて穴に落ち込んでしまってうすくなり、最
小限必要とされる５μｍ〜10μｍ程度の厚さに対し、穴
２の周囲４ｍｍ〜５ｍｍの幅にわたって１．０μｍ〜２
μｍ程度の厚さになってしまう。〔スルーホール（Ｔｈ
ｒｏｕｇｈｈｏｌｅ）用等に設計された穴径が１．０ｍ
ｍφ程度以下のときは、厚みは５μｍ以上に保たれ
る。〕
【０００５】そのために、６ｍｍ〜８ｍｍφにも達する
比較的穴径の大きいものが必要とされる場合には、穴２
の外周辺３から近接した部分は、フォトレジスト６の厚
さが最小限必要とする５μｍ以上に達せず、従ってその
部分には、配線パターン８はもとより、他のパターンの
形成ができず、比較的小型な基板上の限られた面積を有
効に活用できないという問題点があった。また、図２に
示されるようなヒートシンク７に載置接着されたＩＣチ
ップ13とのボンディング10を行わねばならない場合に
は、ボンディングパッド９との距離が離れすぎ、ボンデ
ィングワイヤー12の長さが長くなってしまうという欠点
があった。
比較的穴径の大きいものが必要とされる場合には、穴２
の外周辺３から近接した部分は、フォトレジスト６の厚
さが最小限必要とする５μｍ以上に達せず、従ってその
部分には、配線パターン８はもとより、他のパターンの
形成ができず、比較的小型な基板上の限られた面積を有
効に活用できないという問題点があった。また、図２に
示されるようなヒートシンク７に載置接着されたＩＣチ
ップ13とのボンディング10を行わねばならない場合に
は、ボンディングパッド９との距離が離れすぎ、ボンデ
ィングワイヤー12の長さが長くなってしまうという欠点
があった。
【０００６】
【発明が解決しようとする課題】本発明では、フォトエ
ッチング法によるパターニングプロセスにおいて、フォ
トレジストの厚さがエッチング工程で耐えうる最小限の
厚さを保ち、しかも均一なものが得られて、比較的大き
な、かつ多数の穴が存在する基板においても、その穴の
外周辺に近接する面積が有効に活用できること。また、
配線パターンやその他抵抗、コンデンサ、ボンディング
パッド等を設けることができるなどパターニングする上
での自由度が高められて、結果として実装密度を高めう
るフォトレジスト層の形成方法を提供することを目的と
している。また、可能な限り、穴の外周辺に近接してパ
ターンを形成することにより、ＩＣチップ等が搭載され
ていて、ワイヤーボンディングが必要とされる場合に、
可能な限りボンディングのワイヤーの長さを短くするこ
とにより、ボンディングの信頼度と電気的特性を劣化さ
せないことを目的としている。
ッチング法によるパターニングプロセスにおいて、フォ
トレジストの厚さがエッチング工程で耐えうる最小限の
厚さを保ち、しかも均一なものが得られて、比較的大き
な、かつ多数の穴が存在する基板においても、その穴の
外周辺に近接する面積が有効に活用できること。また、
配線パターンやその他抵抗、コンデンサ、ボンディング
パッド等を設けることができるなどパターニングする上
での自由度が高められて、結果として実装密度を高めう
るフォトレジスト層の形成方法を提供することを目的と
している。また、可能な限り、穴の外周辺に近接してパ
ターンを形成することにより、ＩＣチップ等が搭載され
ていて、ワイヤーボンディングが必要とされる場合に、
可能な限りボンディングのワイヤーの長さを短くするこ
とにより、ボンディングの信頼度と電気的特性を劣化さ
せないことを目的としている。
【０００７】
【課題を解決するための手段】前記目的達成のために、
本発明の製造方法では、薄膜パターンが形成される比較
的小型の基板（60ｍｍ×60ｍｍ□）、例えばセラミック
（ＡｌＯ3 ）基板に設けられた比較的大きな穴（６ｍｍ
〜８ｍｍφ程度）のもので、しかも多数の（例えば、20
個程度）穴の外周辺や、基板外周辺に、一定以上の高さ
（２μｍ〜５μｍ程度）の突起を設け、フォトレジスト
のダムとしての役割をさせることにより、フォトレジス
トとしての機能を発揮させるのに必要な、５μｍ〜10μ
ｍ程度の厚さのフォトレジスト層を形成する。
本発明の製造方法では、薄膜パターンが形成される比較
的小型の基板（60ｍｍ×60ｍｍ□）、例えばセラミック
（ＡｌＯ3 ）基板に設けられた比較的大きな穴（６ｍｍ
〜８ｍｍφ程度）のもので、しかも多数の（例えば、20
個程度）穴の外周辺や、基板外周辺に、一定以上の高さ
（２μｍ〜５μｍ程度）の突起を設け、フォトレジスト
のダムとしての役割をさせることにより、フォトレジス
トとしての機能を発揮させるのに必要な、５μｍ〜10μ
ｍ程度の厚さのフォトレジスト層を形成する。
【０００８】
【作用】一般的な製造方法においては、薄膜パターンを
形成するために用いられる基板、例えば、セラミック
（ＡｌＯ3 ）基板には突起などの通常バリと呼ばれるも
のは、できるだけ小さくするか、全くない方が良いとさ
れている。本発明によるフォトレジスト層の形成方法に
おいては、該基板の製造時に積極的に一定の高さ（２μ
ｍ〜５μｍ程度）の突起を再現性のよい方法で、例え
ば、グリーンシートを所定の外形寸法と所定の径と数の
穴を、金型等を用いて打ち抜き加工するときに形成し、
それをフォトレジストがダレるのを防ぐダムとして役立
たせるものである。
形成するために用いられる基板、例えば、セラミック
（ＡｌＯ3 ）基板には突起などの通常バリと呼ばれるも
のは、できるだけ小さくするか、全くない方が良いとさ
れている。本発明によるフォトレジスト層の形成方法に
おいては、該基板の製造時に積極的に一定の高さ（２μ
ｍ〜５μｍ程度）の突起を再現性のよい方法で、例え
ば、グリーンシートを所定の外形寸法と所定の径と数の
穴を、金型等を用いて打ち抜き加工するときに形成し、
それをフォトレジストがダレるのを防ぐダムとして役立
たせるものである。
【０００９】このことにより、従来の技術では、穴の外
周辺や基板外周辺から４ｍｍ〜５ｍｍ程度の範囲内まで
は、フォトレジストの厚さが１μｍ〜２μｍ程度になっ
てしまい、パターン形成は不可能だったものが、本発明
のように、一定の高さの突起を設けたことにより、穴の
外周辺や基板外周辺から０．５ｍｍの範囲までパターン
の形成ができるようになった。また、突起の形成は、一
般的に用いられている基板製造工程で、基板の成形に用
いられる金型の打ち抜きポンチとダイのクリアランスを
一定条件に保つことにより、着実に突起形成の再現性が
得られる。
周辺や基板外周辺から４ｍｍ〜５ｍｍ程度の範囲内まで
は、フォトレジストの厚さが１μｍ〜２μｍ程度になっ
てしまい、パターン形成は不可能だったものが、本発明
のように、一定の高さの突起を設けたことにより、穴の
外周辺や基板外周辺から０．５ｍｍの範囲までパターン
の形成ができるようになった。また、突起の形成は、一
般的に用いられている基板製造工程で、基板の成形に用
いられる金型の打ち抜きポンチとダイのクリアランスを
一定条件に保つことにより、着実に突起形成の再現性が
得られる。
【００１０】さらに、突起を形成する他の方法として
は、レーザー加工によっても可能である。また、フォト
レジストフィルムを貼る方法やローラを用いてフォトレ
ジストを転写する方法があるが、いずれの方法を使用す
るかは、必要とする精度や均一性を考慮して選択を行
う。
は、レーザー加工によっても可能である。また、フォト
レジストフィルムを貼る方法やローラを用いてフォトレ
ジストを転写する方法があるが、いずれの方法を使用す
るかは、必要とする精度や均一性を考慮して選択を行
う。
【００１１】
【実施例】図１に、本発明による実施例を示す。図１
（ａ）は断面図であり、セラミック（ＡｌＯ3 ）の基板
１に金属製でＡｕメッキされたヒートシンク７が接着さ
れている回路基板15の一部である。多数設けられた穴２
の外周辺（まわり）３には、フォトレジスト６のダムの
役割をさせる突起５が２μｍ〜５μｍの高さ程度に形成
されている。このために、図１（ｂ）に示す拡大図のよ
うに、穴２の外周辺３でも突起５によるダムの効果によ
りダレが少なくなり、厚さが保たれている。
（ａ）は断面図であり、セラミック（ＡｌＯ3 ）の基板
１に金属製でＡｕメッキされたヒートシンク７が接着さ
れている回路基板15の一部である。多数設けられた穴２
の外周辺（まわり）３には、フォトレジスト６のダムの
役割をさせる突起５が２μｍ〜５μｍの高さ程度に形成
されている。このために、図１（ｂ）に示す拡大図のよ
うに、穴２の外周辺３でも突起５によるダムの効果によ
りダレが少なくなり、厚さが保たれている。
【００１２】図２には、ＩＣチップ13が実装され、ワイ
ヤーボンディング10がされている状況を示す実施例の断
面図である。ボンディングパッド９が穴の外周辺３に近
づきボンディングワイヤー11の長さが短くできたことを
示している。
ヤーボンディング10がされている状況を示す実施例の断
面図である。ボンディングパッド９が穴の外周辺３に近
づきボンディングワイヤー11の長さが短くできたことを
示している。
【００１３】図３は、本実施例の１つを示すもので、基
板１とヒートシンクが接着されている回路基盤15の大き
さが60ｍｍ×60ｍｍ□の比較的小型なものに21個所の穴
２が設けられ、その中には、ヒートシンク７上に接着さ
れたＩＣチップ13があり、パターン８が形成されている
状況を示す。また、図３に示すように穴２の外周辺３の
みならず回路基板15の外周辺４部分も同様に突起５の形
成により、効果を現す。
板１とヒートシンクが接着されている回路基盤15の大き
さが60ｍｍ×60ｍｍ□の比較的小型なものに21個所の穴
２が設けられ、その中には、ヒートシンク７上に接着さ
れたＩＣチップ13があり、パターン８が形成されている
状況を示す。また、図３に示すように穴２の外周辺３の
みならず回路基板15の外周辺４部分も同様に突起５の形
成により、効果を現す。
【００１４】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００１５】強い遠心力によって、均一性と平滑度が得
られることを特長とするスピンコーターによるフォトレ
ジストの形成方法であるが、穴径の比較的大きい穴の外
周辺部や基板の外周辺部では、薄くなってしまい、所期
の厚さが得られない、という欠点があった。そこで本発
明では、穴の外周辺部及び基板外周辺部に突起を形成
し、フォトレジストに対するダムの役目をさせることに
よって、その特長を生かしながら欠点を解消することが
できた。
られることを特長とするスピンコーターによるフォトレ
ジストの形成方法であるが、穴径の比較的大きい穴の外
周辺部や基板の外周辺部では、薄くなってしまい、所期
の厚さが得られない、という欠点があった。そこで本発
明では、穴の外周辺部及び基板外周辺部に突起を形成
し、フォトレジストに対するダムの役目をさせることに
よって、その特長を生かしながら欠点を解消することが
できた。
【００１６】前記の成果を得たことにより、穴の外周辺
及び基板の外形辺部の直近まで、配線パターンやボンデ
ィングパッド、その他抵抗、コンデンサ等のパターン形
成が可能となり、実装の自由度と密度を高めることがで
きた。
及び基板の外形辺部の直近まで、配線パターンやボンデ
ィングパッド、その他抵抗、コンデンサ等のパターン形
成が可能となり、実装の自由度と密度を高めることがで
きた。
【００１７】さらに、前記の成果により、ＩＣチップ等
が搭載されボンディングが必要とされるような実装にあ
っては、ボインディングパッドの設置が可能な限り直近
にできるので、ボンディングワイヤーの長さを短くする
ことができ、配線の信頼性の向上と電気的特性の劣化を
防ぐことができた。
が搭載されボンディングが必要とされるような実装にあ
っては、ボインディングパッドの設置が可能な限り直近
にできるので、ボンディングワイヤーの長さを短くする
ことができ、配線の信頼性の向上と電気的特性の劣化を
防ぐことができた。
【図１】本発明による実施例を示す断面図並びに同拡大
図である。
図である。
【図２】本発明による実施例を示す実装基板の断面図で
ある。
ある。
【図３】本発明による実施例の１例を示す回路基板の平
面図である。
面図である。
【図４】従来の技術による実施例を示す断面図である。
１ 基板 ２ 穴 ３ 穴外周辺 ４ 基板外周辺 ５ 突起 ６ フォトレジスト ７ ヒートシンク ８ パターン ９ ボンディングパッド 10 ボンディング 11 本発明によるボンディングワイヤー 12 従来の技術によるボンディングワイヤー 13 ＩＣチップ 15 回路基板
Claims (1)
- 【請求項】 薄膜混成集積回路の製造におけるフォトパ
ターニング工程において、 基板（１）に設けられた穴（２）の外周辺上（３）に、
突起（５）を設けてフォトレジスト（６）層を形成する
こと、 を特徴とする薄膜混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14276493A JPH06334303A (ja) | 1993-05-21 | 1993-05-21 | 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14276493A JPH06334303A (ja) | 1993-05-21 | 1993-05-21 | 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334303A true JPH06334303A (ja) | 1994-12-02 |
Family
ID=15323045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14276493A Withdrawn JPH06334303A (ja) | 1993-05-21 | 1993-05-21 | 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334303A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059823A (ja) * | 2001-06-07 | 2003-02-28 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| WO2008108184A1 (ja) * | 2007-03-06 | 2008-09-12 | Central Glass Company, Limited | 機能性被膜形成基材の製法 |
-
1993
- 1993-05-21 JP JP14276493A patent/JPH06334303A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059823A (ja) * | 2001-06-07 | 2003-02-28 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| WO2008108184A1 (ja) * | 2007-03-06 | 2008-09-12 | Central Glass Company, Limited | 機能性被膜形成基材の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4526859A (en) | Metallization of a ceramic substrate | |
| JPH04249321A (ja) | 半導体装置の製造方法 | |
| US6130027A (en) | Process for producing lead frames | |
| JPH06334303A (ja) | 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法 | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100356014B1 (ko) | 정렬 마크 제조 방법 | |
| JP2003218113A (ja) | 半導体装置及びその製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP2000328264A (ja) | エッチング部品の製造方法 | |
| JPH06104315A (ja) | 半導体パッケージとその製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JP2762500B2 (ja) | 半導体装置 | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JPH0675360A (ja) | レチクル及びそれを用いた半導体装置の製造方法 | |
| JPS63296247A (ja) | 配線の形成方法 | |
| JPH04263446A (ja) | Ｔａｂ用テープキャリア | |
| JPH1064960A (ja) | Ｔａｂテープとその製造方法 | |
| JPH05175388A (ja) | 半導体装置用リードフレームの製造方法 | |
| KR20010003218A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH03125446A (ja) | テープキャリアの製造方法 | |
| JPH11145135A (ja) | 半導体装置の製造方法 | |
| KR930014924A (ko) | Ic 패키지 제조방법 | |
| JPS6030100B2 (ja) | パタ−ン形成方法 | |
| JPS616865A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |