JPH11145135A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上に配線を形成する半導体装置の
製造方法において、配線層のフォトレジストパターンに
スリットを設ける工程と、スリットを設けたフォトレジ
ストパターンを用いて配線層のエッチングを行う工程と
を有することにより、半導体基板上に配線パターンを設
計寸法通り正確に形成することを目的とする。 【解決手段】 半導体基板上に配線層１を形成する。そ
の後、フォトリソグラフィー技術により、前記配線層１
上に端部から５．０μｍ以内にスリット５（幅１〜４μ
ｍのスリットを６箇所）を設けたフォトレジストパター
ン２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の配線
形成における半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の微細化が進行
し、半導体基板上に設計寸法通りパターンを正確に形成
することが重要になってきている。

【０００３】以下に、従来の半導体装置の製造方法につ
いて説明する。図２（ａ）〜（ｃ）は従来の半導体装置
の製造方法の模式図を示している。（ａ）において半導
体基板上に配線層１を形成する。その後、（ｂ）におい
てフォトリソグラフィー技術により、前記配線層１上に
フォトレジストパターン２を形成する。（ｃ）において
フォトレジストパターンをマスクにエッチングを行い、
半導体基板上に配線パターン３を形成する。

【０００４】しかしながら、上記従来の半導体装置の製
造方法では、配線幅の広いパターンの場合、現像時の高
温処理によりフォトレジストパターン２がフォトレジス
トの表面張力と収縮により形状変化を起こし、配線パタ
ーン３の端部が設計パターン４の端部の位置から後退す
るという問題がある（図２（ｃ））。この後退量は配線
幅と相関があり、配線幅５．０μｍ以上で著しく増加す
る。

【０００５】

【発明が解決しようとする課題】上記課題について鑑
み、本発明の目的は上記従来の問題を解決するもので、
配線パターン３が設計パターン４の端部の位置から後退
することを防止することができる半導体装置の製造方法
を提供することを目的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
配線を形成する方法であって、配線層のフォトレジスト
パターンにスリットを設ける工程と、スリットを設けた
フォトレジストパターンを用いて配線層のエッチングを
行う工程とを有することを特徴とする。

【０００７】また、本発明の半導体装置の製造方法にお
いて、スリットを配線パターン端部より５．０μｍ以内
（好ましくは４〜５μｍ）に設けることが好ましい。

【０００８】さらに、本発明の半導体装置の製造方法に
おいて、スリットの幅が１〜４μｍであることが好まし
い。尚、スリットの形状や長さ、数は特に限定されな
い。

【０００９】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法における実施の形態について、図１（ａ）〜（ｃ）
に示す図面を参照しながら説明する。

【００１０】（ａ）において半導体基板上に配線層１を
形成する。その後、（ｂ）においてフォトリソグラフィ
ー技術により、前記配線層１上に端部から５．０μｍ以
内（好ましくは、端部から４〜５μｍ）にスリット５
（幅１〜４μｍのスリットを６箇所）を設けたフォトレ
ジストパターン２を形成する。端部から５．０μｍ以内
に前記スリット５を設けることによりフォトレジストの
表面張力と収縮が小さくなり、前記フォトレジストパタ
ーン２の端部は形状変化を起こさない。そのため（ｃ）
において前記フォトレジストパターン２を用いてエッチ
ングを行っても配線パターン４は後退を起こさず設計寸
法通り、正確に形成される。尚、配線幅は１０μｍ以上
である。

【００１１】本発明の半導体装置の製造方法において、
特に限定されないが、配線層としては、アルミニウム配
線層、銅配線層等が挙げられる。

【００１２】

【発明の効果】以上のように、本発明は、フォトレジス
トパターンにスリットを設けることにより、フォトレジ
ストの表面張力と収縮が小さくなり、端部が形状変化を
起こさず、配線パターンの後退を防止することができる
ため、設計寸法通り配線パターンを正確に形成をするこ
とができる。さらに前記の構造にすることにより、配線
と配線間の断線を防止する効果を発揮させることができ
る優れた半導体装置の製造方法を実現できるものであ
る。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の実施の形態に
おける工程順模式図。

【図２】従来の半導体装置の製造方法の工程順模式図。

【符号の説明】

１ 配線層 ２ フォトレジストパターン ３ 配線パターン ４ 設計パターン ５ スリット

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に配線を形成する方法であ
   って、配線層のフォトレジストパターンにスリットを設
   ける工程と、スリットを設けたフォトレジストパターン
   を用いて配線層のエッチングを行う工程とを有する半導
   体装置の製造方法。
2. 【請求項２】 スリットを配線パターン端部より５．０
   μｍ以内に設ける請求項１に記載の半導体装置の製造方
   法。
3. 【請求項３】 スリットの幅が１〜４μｍである請求項
   １又は２に記載の半導体装置の製造方法。