JP2018026451A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018026451A
JP2018026451A JP2016157369A JP2016157369A JP2018026451A JP 2018026451 A JP2018026451 A JP 2018026451A JP 2016157369 A JP2016157369 A JP 2016157369A JP 2016157369 A JP2016157369 A JP 2016157369A JP 2018026451 A JP2018026451 A JP 2018026451A
Authority
JP
Japan
Prior art keywords
wiring
width
semiconductor device
pad
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016157369A
Other languages
English (en)
Inventor
裕之 宇都宮
Hiroyuki Utsunomiya
裕之 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016157369A priority Critical patent/JP2018026451A/ja
Priority to TW106126037A priority patent/TWI716621B/zh
Priority to KR1020170099546A priority patent/KR20180018364A/ko
Priority to CN201710674574.0A priority patent/CN107731777A/zh
Priority to US15/672,578 priority patent/US10483223B2/en
Publication of JP2018026451A publication Critical patent/JP2018026451A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】広い面積の配線もしくはパッドと接続している細幅配線が所望の寸法および形状に安定して形成された半導体装置を提供する。
【解決手段】広い面積の配線もしくはパッド１に接続する第２配線２との接合箇所６の近傍にスリット３を設ける。これにより、フォトリソグラフィー工程でのベーク処理やＵＶキュアなどで起きるレジストの引っ張り応力を分散し、第２配線端のレジストの収縮、変形量を緩和する事ができ、配線の寸法及び形状を安定化できる。
【選択図】図１

Description

本発明は、面積の広い配線もしくはパッドとそれに接続した細幅配線を有する半導体装置に関する。
半導体基板上に絶縁膜あるいは導電性膜等を所望の形に加工する工程を積み重ねて半導体素子および配線を形成するが、通常はフォトリソグラフィー工程によって所定の膜の上にレジストパターンを形成してそれをマスクとしてエッチング等の加工によって所望のパターンや寸法を得ている。エッチング加工を行う場合にはレジストの密着性やエッチングの耐性向上を目的としてレジストパターンにベーク処理やＵＶキュアなどの処置を行っている。
特開２００４−２２６５３号公報
しかしながら、広い面積の配線もしくはパッドに接続した細幅の配線を形成する場合、図４に示すように、フォトリソグラフィー工程で金属膜上に形成されるレジストパターンは、工程内でベーク処理やＵＶキュアが行われるため、広い面積の配線もしくはパッド１に対応するレジストパターンはレジストの中心方向に収縮する。レジストパターンは上部の収縮率が高く、レジストの収縮率に応じてレジストパターン端部の傾斜勾配が緩くなり、配線もしくはパッド１の外周部に見られる歪みのようにエッチングにて所望の寸法・形状を安定して形成する事が困難になる。広い面積の配線もしくはパッド１に接続された細幅の配線２は自身の収縮以外に上述の広い面積の配線の収縮の影響も受け、大きなレジストパターンの収縮が発生することになり、広い面積の配線と同様にレジストパターン端での傾斜勾配も緩やかになり、エッチングで所望の寸法・形状を安定して形成する事が困難になる。本来であれば、細幅の配線２は欠損部８まで延びて配線形成されるはずであるが、ＶＩＡコンタクト５が部分的に露出して細幅の配線２によって被覆されない。
本発明は、上記課題に鑑み、広い面積の配線もしくはパッドと接続している細幅の配線を所望の寸法や形状に安定して形成することを目的とする。
上記課題を解決するために、広い面積の配線もしくはパッドと細幅の配線が接続する接合箇所の近傍にスリットを設けた半導体装置とした。
本発明によれば、広い面積の配線もしくはパッドに接続される細幅の配線の形成において所望の寸法および形状の配線の形成が可能となる。
本発明の第１の実施形態にかかる半導体装置の平面図である。 本発明の第２の実施形態にかかる半導体装置の平面図である。 本発明の第３の実施形態にかかる半導体装置の平面図である。 従来の半導体装置の平面図である。
以下、本発明の実施形態について図を用いて説明する。
図１は、本発明の第１の実施形態にかかる半導体装置の平面図であり、半導体装置における絶縁膜上の金属配線を図示したものである。金属配線は半導体基板の表面に設けられた絶縁膜の上に配置され、半導体素子とともに半導体装置を構成している。縦（第１方向）の幅ａが５０μｍ以上で横（第２方向）の幅ｂが５０μｍ以上という広い面積の配線である第１配線もしくはパッド１と第１配線もしくはパッド１に接続された細幅の第２配線２を示してある。細幅の第２配線２は第１配線と同一層で形成された配線である。第２配線２の一端は接合箇所６にて第１配線１と接続し、第２配線２の一端の反対側の他端付近にはＶＩＡコンタクト５が設けられ、ＶＩＡコンタクト５は露出することなく第２配線２によって被覆されている。
第２配線の線幅ｃは第１配線もしくはパッド１の縦横の幅ａ，ｂよりも狭く、両者が接続されている接合箇所６の近傍の第１配線もしくはパッド１内にはスリット３が設けられている。ここで、接合箇所６からスリット３までの距離ｆは２０μｍ以内が望ましい。しかしながら、この様に第２配線２の近傍にスリット３を設置すると局所的に電流密度が高くなり、マイグレーションによる配線寿命の低下が考えられるため、スリット３と第２配線２との距離ｆは第２配線の線幅ｃよりも大きくしておく事が望ましい。
スリット３の長さｅは第２配線の線幅ｃよりも大きい方が望ましいが、例えば第２配線の線幅ｃの１/２〜同等の長さがあれば効果を得られる。また、図のように、第２配線の線幅方向に対応して１つのスリットが縦長に設けられている事が望ましいが、スリットが分断されていてもよく、その場合は、分断されたスリットの合計の長さが上記以上あればその効果は得られる。なお、分断された小スリットの１つ分の長さは少なくとも２ｕｍ程度以上ある事が望ましい。
広い面積の配線もしくはパッド１や第２配線２の線幅ｃにもよるが、第２配線の長さｄが小さい場合に応力が強く、例えば第２配線の長さｄが２０μｍ以下程度の範囲であればスリットの効果を得られることになる。
また、図１では、スリット３は第２配線の近傍以外にも第１配線もしくはパッド１内に複数配置されているが、これらの接合箇所６以外へのスリット３の配置から近傍に配置されたスリットへの影響は少なく、その配置に制限はない。すなわち、第１配線もしくはパッド内に複数のスリットが均等、もしくはランダムに配置されていてもよい。もちろん、第２配線の近傍だけにスリットが配置されていてもよい。
ここで、第１配線内に設けたスリットの効果について説明する。
スリットが無い場合は、フォトリソグラフィー工程にて第１配線もしくはパッドの第２方向における線幅ｂおよび第２配線の長さｄにわたる幅広のレジストパターンが形成されることになるが、その第２配線端におけるレジストパターンは断面視的に極めて緩やかな傾斜を持つことになる。これはベーク処理やＵＶキュア処理にてレジストパターンが収縮することによるもので、スリットの無い場合は、線幅ｂおよび第２配線の長さｄにわたる幅広のレジストパターンが形成されるために収縮がレジストパターン端部に大きく影響することになる。これに対し、本実施例のように第１配線もしくはパッド内にスリットを設けた場合は、幅広のレジストパターンがスリットによって分断されることになり、ベーク処理やＵＶキュア処理によるレジストパターンの収縮の影響が小さくなる。スリットが無い場合のようにレジストパターンが緩やかな傾斜を持つと、その傾斜におけるレジスト膜厚は配線のエッチングに要する本来の膜厚よりも薄くなるため第２配線の欠損に至ることになるが、本実施例の場合はエッチングに耐えうるレジスト膜厚が確保でき、欠損には至らず、ＶＩＡコンタクト５が露出することはない。
図２は、本発明の第２の実施形態にかかる半導体装置の平面図である。
本実施形態が第１の実施形態と異なるところは第１配線もしくはパッド１の１辺に複数の第２配線２を設けている点である。複数の第２配線２が第１配線もしくはパッド１と接続する各々の接合箇所６の近傍には対応するスリット３がそれぞれ設けられている。ここでは複数の第２配線の接続箇所近傍のみにスリットを設けているが、図１と同様に、第１配線もしくはパッド１の周囲にスリットを設けてもよい。このようにすることで、第１配線もしくはパッド１の端部が所望の形状に形成されることになる。
図３は、本発明の第３の実施形態にかかる半導体装置の平面図である。
本実施形態が第１の実施形態と異なるところは第２配線が第１配線と接続する一端と反対側の他端にて第３配線に接続する点である。図３（ａ）には本発明図を、図３（ｂ）には従来図を示している。
まず、図３（ｂ）を用いて説明する。第２配線２は第１接合箇所６にて広い面積を有する第１配線もしくはパッド１に接続し、第２接合箇所７にて線幅ｇの細幅配線である第３配線４に接続している。半導体基板上に金属膜を成膜したのち、金属膜上にフォトリソグラフィー工程にてレジストパターンを形成するとレジストパターンはベーク処理やＵＶキュア処理にて収縮して第１配線もしくはパッド１側にレジストパターンが引き寄せられることになり、第３配線４の第２接合箇所７の反対側のレジストパターンに膜厚が極めて薄い部分を生じる。この部分ではエッチングに十分なレジスト厚ではないためにエッチングすると第３配線４の一部に欠損９が発生する。この欠損部９では電流密度が高くなりエレクトロマイグレーションによる配線寿命の低下が起こることになる。
図３（ａ）の本発明図では、第１接合箇所６の近傍の第１配線もしくはパッド１内にスリット３が設けられており、このスリット３の配置によってレジストパターンの収縮が緩和され、図３（ｂ）の欠損部９に相当する端部におけるレジストパターンの断面形状は急峻となり、エッチングに耐えうるレジスト膜厚を確保できる。このため欠損に至ることがなく、エレクトロマイグレーションによる配線寿命の低下の懸念もない。
なお、図３（ａ）では第２配線と第３配線はＴ字型に接続しているが、Ｌ字型に接続している場合でもスリットを設けることで同様の効果が得られる。
以上説明したように、本発明によれば、所望の寸法および形状の配線の形成が可能となる。
１ 第１配線もしくはパッド
２ 第２配線
３ スリット
４ 第３配線
５ ＶＩＡコンタクト
６ 第１接合箇所
７ 第２接合箇所
８ 第２配線欠損部
９ 第３配線欠損部
ａ 第１配線もしくはパッドの第１方向における線幅
ｂ 第１配線もしくはパッドの第２方向における線幅
ｃ 第２配線の線幅（第１方向における線幅）
ｄ 第２配線の長さ（第２方向における線幅）
ｅ スリットの長さ（第１方向における幅）
ｆ スリットと第１接合箇所との距離
ｇ 第３配線の線幅（第２方向における線幅）

Claims (10)

  1. 半導体基板と、
    前記半導体基板の表面に設けられた絶縁膜と、
    前記絶縁膜の上に配置された、第１方向に第１幅および、前記第１方向に対し垂直な第２方向に第２幅を有する第１配線と、
    前記第１方向に前記第１幅および前記第２幅よりも狭い第３幅を有する第２配線と、
    前記第１配線と前記第２配線の一端との前記第１方向に設けられた第１接合箇所から、前記第３幅の長さ以上離して、前記第１配線に設けられた、前記第１方向に前記第３幅の１／２以上の長さとなる第４幅を有するスリットと、
    を有する半導体装置。
  2. 前記第１方向において、前記スリットは分断され、複数の小スリットからなることを特徴とする請求項１記載の半導体装置。
  3. 前記第２配線は前記第１配線の１辺に複数配置され、前記第１配線と前記第２配線の一端との第１接合箇所近傍それぞれに複数の前記スリットが設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２配線の一端と反対側の他端に第３配線が接合していることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記第２配線の一端と反対側の他端にＶＩＡコンタクトを有することを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  6. 半導体基板と、
    前記半導体基板の表面に設けられた絶縁膜と、
    前記絶縁膜の上に配置された、第１方向に第１幅および、前記第１方向に対し垂直な第２方向に第２幅を有するパッドと、
    前記第１方向に前記第１幅および前記第２幅よりも狭い第３幅を有する第２配線と、
    前記パッドと前記第２配線の一端との前記第１方向に設けられた第１接合箇所から、前記第３幅の長さ以上離して、前記パッドに設けられた、前記第１方向に前記第３幅の１／２以上の長さとなる第４幅を有するスリットと、
    を有する半導体装置。
  7. 前記第１方向において、前記スリットは分断され、複数の小スリットからなることを特徴とする請求項６記載の半導体装置。
  8. 前記第２配線は前記パッドの１辺に複数配置され、前記パッドと前記第２配線の一端との第１接合箇所近傍それぞれに複数の前記スリットが設けられていることを特徴とする請求項６または請求項７記載の半導体装置。
  9. 前記第２配線の一端と反対側の他端に第３配線が接合していることを特徴とする請求項６乃至８のいずれか１項記載の半導体装置。
  10. 前記第２配線の一端と反対側の他端にＶＩＡコンタクトを有することを特徴とする請求項６乃至８のいずれか１項記載の半導体装置。
JP2016157369A 2016-08-10 2016-08-10 半導体装置 Pending JP2018026451A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016157369A JP2018026451A (ja) 2016-08-10 2016-08-10 半導体装置
TW106126037A TWI716621B (zh) 2016-08-10 2017-08-02 半導體裝置
KR1020170099546A KR20180018364A (ko) 2016-08-10 2017-08-07 반도체 장치
CN201710674574.0A CN107731777A (zh) 2016-08-10 2017-08-09 半导体装置
US15/672,578 US10483223B2 (en) 2016-08-10 2017-08-09 Semiconductor device having a large area interconnect or pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016157369A JP2018026451A (ja) 2016-08-10 2016-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2018026451A true JP2018026451A (ja) 2018-02-15

Family

ID=61159241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016157369A Pending JP2018026451A (ja) 2016-08-10 2016-08-10 半導体装置

Country Status (5)

Country Link
US (1) US10483223B2 (ja)
JP (1) JP2018026451A (ja)
KR (1) KR20180018364A (ja)
CN (1) CN107731777A (ja)
TW (1) TWI716621B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184237A (en) * 1982-04-26 1982-11-12 Toshiba Corp Semiconductor device
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
JPH0786329A (ja) * 1993-09-14 1995-03-31 Nissan Motor Co Ltd 半導体装置
JPH11145135A (ja) * 1997-11-05 1999-05-28 Matsushita Electron Corp 半導体装置の製造方法
US7042097B2 (en) * 2003-06-06 2006-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing stress-induced voiding in an interconnect of integrated circuits
JP2006339408A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2010272810A (ja) * 2009-05-25 2010-12-02 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572139A (en) * 1978-11-22 1980-05-30 Toho Iyaku Kenkyusho:Kk Preparation of 4-allyloxy-3,5-disubstituted-phenylacetic acid
DE69233550T2 (de) * 1991-01-22 2006-06-22 Nec Corp. Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht
JP3384901B2 (ja) * 1995-02-02 2003-03-10 三菱電機株式会社 リードフレーム
JP2003257970A (ja) * 2002-02-27 2003-09-12 Nec Electronics Corp 半導体装置及びその配線構造
JP2004022653A (ja) 2002-06-13 2004-01-22 Denso Corp 半導体装置
US6989614B2 (en) * 2002-08-21 2006-01-24 Canon Kabushiki Kaisha Oscillating device
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
US20050082677A1 (en) * 2003-10-15 2005-04-21 Su-Chen Fan Interconnect structure for integrated circuits
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP2005259968A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
US7301239B2 (en) * 2004-07-26 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wiring structure to minimize stress induced void formation
JP4731456B2 (ja) * 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置
JP5446863B2 (ja) 2007-08-23 2014-03-19 株式会社大真空 電子部品用パッケージ及び電子部品用パッケージのベース
US8056039B2 (en) * 2008-05-29 2011-11-08 International Business Machines Corporation Interconnect structure for integrated circuits having improved electromigration characteristics
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
US10804153B2 (en) * 2014-06-16 2020-10-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method to minimize stress on stack via

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184237A (en) * 1982-04-26 1982-11-12 Toshiba Corp Semiconductor device
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
JPH0786329A (ja) * 1993-09-14 1995-03-31 Nissan Motor Co Ltd 半導体装置
JPH11145135A (ja) * 1997-11-05 1999-05-28 Matsushita Electron Corp 半導体装置の製造方法
US7042097B2 (en) * 2003-06-06 2006-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing stress-induced voiding in an interconnect of integrated circuits
JP2006339408A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2010272810A (ja) * 2009-05-25 2010-12-02 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN107731777A (zh) 2018-02-23
US20180047684A1 (en) 2018-02-15
TW201816971A (zh) 2018-05-01
US10483223B2 (en) 2019-11-19
TWI716621B (zh) 2021-01-21
KR20180018364A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
TWI528495B (zh) 具有通孔線路結構之佈線設計
KR20110057600A (ko) 반도체 소자 및 이의 제조 방법
KR20170003453A (ko) 반도체 장치
JP2015198135A (ja) 半導体装置の製造方法
JP5230061B2 (ja) 半導体装置及びその製造方法
JP6303137B2 (ja) 半導体装置
JP2018026451A (ja) 半導体装置
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP4901302B2 (ja) 半導体集積回路
TWI760712B (zh) 半導體裝置及半導體裝置之製造方法
TWI794301B (zh) 攝像元件安裝基板
TWI549243B (zh) 半導體結構及其製造方法
US10642122B2 (en) Flexible laminated structure and display
KR20160112086A (ko) 표시 장치
TWI731431B (zh) 接墊結構
JP4092214B2 (ja) 半導体装置
JP2012164882A (ja) 半導体装置
JP2008251331A (ja) 凸形ケルビン・スパイラルコンタクタ
TWI571699B (zh) 佈局圖案以及包含該佈局圖案的光罩
JP6581031B2 (ja) 半導体装置の製造方法
JP2009229409A (ja) 外力検知装置の製造方法および外力検知装置
TWI602477B (zh) 用於電子元件的圖案結構及其製造方法
US20210104477A1 (en) Pad structure
US20160148871A1 (en) Electronic component and method for producing the same
JP2007180098A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818