TWI760712B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI760712B
TWI760712B TW109108718A TW109108718A TWI760712B TW I760712 B TWI760712 B TW I760712B TW 109108718 A TW109108718 A TW 109108718A TW 109108718 A TW109108718 A TW 109108718A TW I760712 B TWI760712 B TW I760712B
Authority
TW
Taiwan
Prior art keywords
pair
air bridge
source electrodes
electrodes
substrate
Prior art date
Application number
TW109108718A
Other languages
English (en)
Other versions
TW202109675A (zh
Inventor
清水一希
Original Assignee
日商東芝股份有限公司
日商東芝基礎設施系統股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司, 日商東芝基礎設施系統股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202109675A publication Critical patent/TW202109675A/zh
Application granted granted Critical
Publication of TWI760712B publication Critical patent/TWI760712B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明之半導體裝置具備：基板；一對源極電極，其於上述基板之上表面互相隔開設置；閘極電極，其設置於上述基板之上述上表面中上述一對源極電極間，與上述一對源極電極有距離，且上表面低於上述一對源極電極之上表面；及空氣橋，其在與上述基板及上述閘極電極之間隔出空間而設置，並連接於上述一對源極電極之上述上表面；且上述空氣橋之上表面包含與上述一對源極電極對向之一對第1區域、及位於上述一對第1區域間之第2區域，上述第2區域配置於較上述一對第1區域低之位置。

Description

半導體裝置及半導體裝置之製造方法
本發明之實施形態係關於一種半導體裝置及半導體裝置之製造方法。
有時於半導體裝置之基板，為了使隔開設置之2個源極電極電性連接，而設置空氣橋。藉由使用空氣橋進行配線，可不與位於源極電極間之閘極電極或其他電極相接，而使源極電極彼此連接。
先前之空氣橋例如如圖1所設置。圖1係顯示先前之半導體裝置之剖面，於基板10設有源極電極30。為了不使左右之源極電極30與閘極電極40接觸而連接，設有空氣橋70。
然而，如圖1所示，先前之空氣橋70在設置於源極電極30之部分與設置於閘極電極40上方之部分，高度不同，閘極電極40上方之部分為上凸之形狀。此處，將α方向設為上，將β方向設為下。該凸形狀之部分於自上方向施加外力時，集中受力，故因空氣橋之破損或空氣橋與閘極電極接近接觸，而有元件短路、破損之虞。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開昭61-95554號公報
[發明所欲解決之問題]
本發明所欲解決之問題係提供一種提高設置於半導體裝置之空氣橋之強度的半導體裝置及半導體裝置之製造方法。 [解決問題之技術手段]
實施形態之半導體裝置具備：基板；一對源極電極，其等於上述基板之上表面互相隔開設置；閘極電極，其設置於上述基板之上述上表面中上述一對源極電極間，離開上述一對源極電極，且上表面低於上述一對源極電極之上表面；及空氣橋，其於上述基板及上述閘極電極間隔出空間設置，並連接於上述一對源極電極之上述上表面；上述空氣橋之上表面包含與上述一對源極電極對向之一對第1區域、及位於上述一對第1區域間之第2區域，上述第2區域配置於較上述一對第1區域更低之位置。
＜第1實施形態＞ 以下，基於圖式，針對本實施形態之半導體裝置100之製造方法進行說明。
圖2係顯示本實施形態之半導體裝置100之圖。 於基板10之一面10a設有一對源極電極30、及閘極電極40。另，於以下之說明中，將基板10中設有一對源極電極30及閘極電極40之一面10a稱為上表面10a。圖2之源極電極30及閘極電極40為pad電極，由於其他之歐姆電極或閘極電極之面積較小，難以與外部電路連接，故設為pad電極。
一對源極電極30互相隔開。又，於基板10排列設置有歐姆電極20。該歐姆電極20之源極電極20a與汲極電極20b交替排列。
閘極電極40於相鄰之2個源極電極30間，與源極電極30隔開設置。又，閘極電極40於歐姆電極20與源極電極30間，以不與周圍之電極連接之方式隔開設置。
相鄰之2個源極電極30藉由空氣橋70電性連接。又，源極電極30與各源極電極20a亦藉由空氣橋70電性連接。
圖3係模式性顯示本實施形態之半導體裝置之剖面之圖。 圖3係顯示圖2之X-Y之剖視圖。此處，將α方向設為上，將β方向設為下。於半導體基板10設有2個源極電極30。此處，將源極電極30之基板10側之面稱為第1面或下表面，將源極電極30之與基板10側相反側之面稱為第2面或上表面30a。該等2個源極電極30之上表面30a(第2面)大致成同一面。於該等2個源極電極30間，隔開設有閘極電極40。閘極電極40之上表面40a低於一對源極電極30之上表面30a。於2個源極電極30，設有不與一對源極電極30間之閘極電極40或設置於基板10之其他電極相接，而用以使源極電極30彼此電性連接之空氣橋70。空氣橋70於基板10及閘極電極40間隔出空間S設置。空氣橋70連接於一對源極電極30之上表面30a。
如圖3所示，於源極電極30之側面、基板10、閘極電極40，設有絕緣膜50。絕緣膜50覆蓋基板10之面向空間S之面、一對源極電極30之面向空間S之面、及閘極電極40之面向空間S之面。
空氣橋70設置於源極電極30之上表面30a(第2面)，不論場所皆以大致相同之厚度形成，且形成為幾乎無凹凸之狀態。即，空氣橋70之上表面71包含與一對源極電極30對向之一對第1區域71a、及位於一對第1區域71a間之第2區域71b，且於上下方向上，第2區域71b配置於與一對第1區域71a大致相同之位置。
圖4A～圖4C係顯示本實施形態之半導體裝置之製造方法之圖。 圖5A～圖5C係顯示本實施形態之半導體裝置之製造方法之圖。 接著，使用圖4A～圖4C及圖5A～圖5C，針對半導體裝置100之製造方法進行說明。
如圖4A所示，基板10包含GaAs、GaN等。如圖4B所示，於基板10之上表面10a(一面)設有2個源極電極30。一對源極電極30以互相隔開之方式設置。
接著，如圖4B所示，於基板10之上表面10a設置閘極電極40。閘極電極40設置成於一對源極電極30間，離開一對源極電極30。又，閘極電極40之上表面40a低於源極電極30之上表面30a而形成。閘極電極40包含Pt、Ti、Au。源極電極30與閘極電極40之形成順序可為任意。
接著，如圖4C所示，於源極電極30之閘極電極40側之側面、基板10與閘極電極40設置絕緣膜50。藉由以CVD(Chemical Vapor Deposition：化學氣相沈積)法，於該等之表面堆積SiN，而形成絕緣膜50。絕緣膜50覆蓋基板10之位於源極電極30與閘極電極40間之面、一對源極電極30之互相對向之面、閘極電極40之上表面40a、及閘極電極40之與源極電極30對向之面。另，絕緣膜50不形成於一對源極電極30之上表面30a。
接著，如圖5A所示，以覆蓋該等絕緣膜50之方式，塗布空氣橋基底抗蝕劑60。空氣橋基底抗蝕劑60藉由以旋塗塗布光阻劑而設置。塗布光阻劑時，高度與源極電極30大致相同，且光阻劑之表面與源極電極30之上表面30a(第2面)成大致同一面。即，形成為於上下方向上，將空氣橋基底抗蝕劑60之上表面60a形成於與一對源極電極30之上表面30a大致相同位置。另，藉由旋塗等設置之空氣橋基底抗蝕劑60之上表面形成於高於一對源極電極30之上表面30a之位置之情形時，以於上下方向上，最終之空氣橋基底抗蝕劑60之上表面60a位於與一對源極電極30之上表面30a大致相同位置之方式，藉由蝕刻等去除空氣橋基底抗蝕劑60之上部。雖後續要去除空氣橋基底抗蝕劑60，但須考慮經過一系列步驟時，不會對以源極電極30為代表之附近之電極或配線造成如涉及到性能之較大影響而決定高度。
如圖5B所示，其後，藉由鍍敷使Au與2個源極電極30之上表面30a與空氣橋基底抗蝕劑60之上表面60a密接，形成空氣橋70。空氣橋70以確保電阻不過大程度之適當厚度之方式形成。
最後，如圖5C所示，將空氣橋基底抗蝕劑60全部去除。藉由將空氣橋基底抗蝕劑60去除，而於設有空氣橋基底抗蝕劑60之區域形成空間S。因此，空氣橋基底抗蝕劑60之形狀以作為空間S之形狀的方式，於去除空氣橋基底抗蝕劑60後，仍殘存於半導體裝置100。
如此，設置幾乎無凹凸之空氣橋70，2個源極電極30不須與閘極電極40連接而藉由空氣橋70連接。
如此，以使2個源極電極30之上表面30a(第2面)成為與後續設置之空氣橋基底抗蝕劑60相同之高度之方式，形成源極電極30。藉此，空氣橋70之上表面71為大致平面，幾乎無凹凸。因此，即便施加來自上方之力之情形時，亦不會局部受力而將力分散。結果，空氣橋70不易受外力而破損，又，可防止元件之短路、破壞。
又，該構造為亦可適用於連結圖2之X’-Y’之空氣橋70、及由該空氣橋70連結之源極電極20a及源極電極30之構造。與X-Y同樣地，以使源極電極30及源極電極20a之上表面(第2面)成為與後續設置之空氣橋基底抗蝕劑60相同之高度之方式，形成源極電極30，藉此，空氣橋70之上表面為大致平面，幾乎無凹凸。因此，即便施加來自上方之力之情形時，亦不會局部受力而將力分散。結果，空氣橋70不易受外力而破損，又，可防止元件之短路、破壞。
如上所說明，根據本實施形態，藉由減少空氣橋70之凹凸，即便對空氣橋70施加外力之情形時，亦可抑制力局部集中。藉此，可提供提高空氣橋70之強度，防止破損或元件之短路、破壞之半導體裝置100及半導體裝置100之製造方法。
＜第2實施形態＞ 第1實施形態中，藉由使空氣橋70大致平面地形成，而提高針對來自上方之外力之強度。然而，即便設為此種構造，若源極電極30與空氣橋70之連接弱，則有時亦自該連接部分產生破損。因此，第2實施形態中，藉由增大空氣橋70與源極電極30之連接面積，來防止破損。
圖6係模式性顯示本實施形態之半導體裝置之圖。 另，於以下，如圖6所示，將沿自源極電極30朝向基板10之方向觀察半導體裝置100之情況，稱為「俯視」。
於基板10設有2個源極電極30，於其等之間設有閘極電極40。源極電極30彼此不與其等之間的電極或配線連接，而藉由空氣橋70連接。又，於與源極電極30有距離之位置，設有歐姆電極20。歐姆電極20與源極電極30係不與其等之間的電極或配線連接，而藉由空氣橋70連接。
與圖2不同，如圖6所示，於源極電極30與空氣橋70之連接部分，空氣橋70之寬度W1、W2係不固定，而設置成與源極電極30之寬度大致相同，或其以上。又，空氣橋70之長度L較長，設置至源極電極30之寬度LS開始變寬之部分。
空氣橋70與源極電極30之連接面積愈大，空氣橋70與源極電極30之連接強度愈高。另一方面，俯視時，閘極電極40與空氣橋70重疊之面積愈大，靜電電容愈增加，半導體裝置100之電路特性愈降低。如圖6所示，俯視時，空氣橋70之對源極電極30之連接部分較空氣橋70之與閘極電極40重疊之部分，更向與一對源極電極30排列之方向交叉之方向D1突出。藉此，可提高源極電極30與空氣橋70之連接強度，且抑制閘極電極40與空氣橋70之重疊。
再者，半導體裝置100具備連接源極電極20a與源極電極30之複數個空氣橋80。空氣橋80自源極電極20a向源極電極30延伸。空氣橋80連接於源極電極20a之上表面及源極電極30之上表面。
如圖6所示，俯視時，空氣橋80之對源極電極30之連接部分較空氣橋80之與閘極電極40重疊之部分，更向與一對源極電極20a、30排列之方向交叉之方向D2、D3突出。藉此，可提高源極電極30與空氣橋80之連接強度，且抑制閘極電極40與空氣橋80之重疊。
對於第2實施形態相關之製造方法，製造步驟與第1實施形態同樣。藉由於圖5B中形成空氣橋70時，將空氣橋之寬度與長度設為如圖6所示之遮罩，便可製造第2實施形態之半導體裝置。
另，第2實施形態中，可以先前之方法設置空氣橋，亦可如第1實施形態所示設置空氣橋。
如此，第2實施形態中，於空氣橋70與源極電極30之連接部分，將空氣橋70之寬度增大至與源極電極30相同之程度之寬度，藉此，由於增大連接面積，故可防止自上方施加外力時，連接部分破損，結果，可增加強度。
如上所說明，本實施形態中，俯視時，空氣橋70、80之對源極電極30之連接部分較空氣橋70、80之與閘極電極40重疊之部分，更向與一對源極電極排列之方向交叉之方向突出。藉此，可提高源極電極30與空氣橋80之連接強度，且抑制閘極電極40與空氣橋80之重疊。
＜第3實施形態＞ 圖7係模式性顯示本實施形態之半導體裝置之圖。 本實施形態之半導體裝置200與上述第1實施形態之半導體裝置100之不同點在於空氣橋170之形狀。另，於以下之說明中，原則上僅說明與第1實施形態之不同點。以下說明之事項以外者皆與第1實施形態相同。
空氣橋170包含例如Au等金屬材料。空氣橋170自一源極電極30向另一源極電極30延伸。空氣橋170於基板10及閘極電極40間隔出空間S而設置。空氣橋170連接於一對源極電極30之上表面30a。
空氣橋170之表面包含下表面171及上表面172。下表面171係面向源極電極30之面。上表面172係與面向源極電極30之面相反側之面。
空氣橋170之下表面171包含連接於一對源極電極30之上表面30a之一對第1區域171a、及位於一對第1區域171a間之第2區域171b。下表面171之第2區域171b位於空間S正上方之區域。下表面171之第2區域171b配置於較下表面171之第1區域171a更低之位置。即，空氣橋170具備向空間S突出之凸部170a。
空氣橋之上表面172包含與一對源極電極30對向之一對第1區域172a、及位於一對第1區域172a間之第2區域172b。上表面172之第2區域172b配置於較上表面172之第1區域172a更低之位置。上表面172之第2區域172b位於空間S正上方之區域之至少一部分。即，空氣橋170具備向空間S凹陷之凹部170b。如此，空氣橋170之上表面172之形狀大致對應於下表面171之形狀。
圖8A～圖8C係模式性顯示本實施形態之半導體裝置之製造方法之圖。 圖9A～圖9C係模式性顯示本實施形態之半導體裝置之製造方法之圖。 以下，參照圖8A～圖8C及圖9A～圖9C，說明半導體裝置200之製造方法。
首先，如圖8A所示，準備基板10。 接著，如圖8B所示，於基板10之上表面10a設置一對源極電極30及閘極電極40。閘極電極40設置成於一對源極電極30間，離開一對源極電極30。又，閘極電極40之上表面40a形成於較一對源極電極30之上表面30a更低之位置。形成源極電極30及閘極電極40之順序未特別限定。源極電極30之上表面30a之位置設定於使後續步驟中設置之空氣橋170之下表面171之第2區域171b與閘極電極40之上表面40a之距離成為適當距離之位置。源極電極30藉由例如蒸鍍等設置於基板10之上表面10a。藉由蒸鍍，可增加源極電極30之高度。
接著，如圖8C所示，以覆蓋基板10之源極電極30與閘極電極40間之面、一對源極電極30之彼此對向之面、閘極電極40之上表面、閘極電極40之與源極電極30對向之面之方式，設置絕緣膜50。另，絕緣膜50不形成於一對源極電極30之上表面30a。
接著，如圖9A所示，將空氣橋基底抗蝕劑160設置於一對源極電極30間。此時，空氣橋基底抗蝕劑160覆蓋閘極電極40。又，將空氣橋基底抗蝕劑160之上表面160a形成於較一對源極電極30之上表面30a更低之位置。空氣橋基底抗蝕劑160未特別限定，但例如藉由以旋塗塗布光阻劑等而設置於基板10上。藉由旋塗等設置之空氣橋基底抗蝕劑160之上表面形成於與一對源極電極30之上表面30a相同或高於上表面30a之位置之情形時，以最終之空氣橋基底抗蝕劑160之上表面160a位於較一對源極電極30之上表面30a更低之位置之方式，藉由蝕刻等將空氣橋基底抗蝕劑160之上部去除。
接著，如圖9B所示，於一對源極電極30之上表面30a及空氣橋基底抗蝕劑160之上表面160a設置空氣橋170。空氣橋170形成為與一對源極電極30之上表面30a及空氣橋基底抗蝕劑160之上表面160a之相對位置關係大致對應之形狀。空氣橋170未特別限定，可藉由例如鍍敷等而設置。
接著，如圖9C所示，將空氣橋基底抗蝕劑160去除。藉由將空氣橋基底抗蝕劑160去除，而於曾設有空氣橋基底抗蝕劑160之區域形成空間S。因此，空氣橋基底抗蝕劑160之形狀以作為空間S之形狀之方式，於去除空氣橋基底抗蝕劑160後，仍殘存於半導體裝置200。
如以上所說明，根據本實施形態之半導體裝置200，空氣橋170之上表面172包含與一對源極電極30對向之一對第1區域172a、及位於一對第1區域172a間之第2區域172b。且，第2區域172b配置於較一對第1區域172a低之位置。即，空氣橋170之上表面172中，在位於空間S正上方之區域配置有凹部170b。藉此，於對空氣橋170之上表面172施加外力之情形時，可抑制力集中於空氣橋170中位於空間S正上方之部分。因此，可提高空氣橋170之強度。另，該構造亦可適用於連接圖2所示之源極電極20a與源極電極30之空氣橋。
又，根據本實施形態之半導體裝置200之製造方法，空氣橋基底抗蝕劑160之上表面160a形成於較一對源極電極30之上表面30a低之位置。空氣橋170形成為與一對源極電極30之上表面30a及空氣橋基底抗蝕劑160之上表面160a之相對位置關係大致對應之形狀。即，空氣橋170之上表面172中，在位於空間S正上方之區域形成有凹部170b。藉此，於對空氣橋170之上表面172施加外力之情形時，可抑制力集中於空氣橋170中位於空間S正上方之部分。因此，可提高空氣橋170之強度。另，該製造方法亦可適用於連接圖2所示之源極電極20a與源極電極30之空氣橋之製造方法。
以上，如第1實施形態及第3實施形態所說明，實施形態之半導體裝置中，空氣橋之上表面包含與一對源極電極對向之一對第1區域、及位於一對第1區域間之第2區域。且，第2區域配置於第1區域以下之位置。藉此，可抑制空氣橋之上表面中位於空間之正上方之區域突出。因此，於對空氣橋之上表面施加外力之情形時，可抑制力集中於空氣橋中位於空間正上方之部分。因此，可提高空氣橋之強度。
又，如第1實施形態及第3實施形態所說明，實施形態之半導體裝置之製造方法中，以使上表面位於一對源極電極之上表面以下之位置之方式，設置空氣橋基底抗蝕劑。空氣橋形成為與一對源極電極之上表面及空氣橋基底抗蝕劑之上表面之相對位置關係大致對應之形狀。藉此，可抑制空氣橋之上表面中位於空間正上方之區域突出。因此，於對空氣橋之上表面施加外力之情形時，可抑制力集中於空氣橋中位於空間正上方之部分。因此，可提高空氣橋之強度。
根據以上說明之實施形態，可提供提高空氣橋之強度之半導體裝置及半導體裝置之製造方法。
又，雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並非意欲限定發明之範圍。該等新穎之實施形態可以此外之各種形態實施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其之變化包含於發明範圍或主旨內，且包含於申請專利範圍所記載之發明及其均等物之範圍內。
10:基板 10a:上表面 20:歐姆電極 20a:源極電極 20b:汲極電極 30:源極電極 30a:上表面 40:閘極電極 40a:上表面 50:絕緣膜 60:空氣橋基底抗蝕劑 60a:上表面 70:空氣橋 71:上表面 71a:第1區域 71b:第2區域 80:空氣橋 100:半導體裝置 160:空氣橋基底抗蝕劑 160a:上表面 170:空氣橋 170a:凸部 170b:凹部 171:下表面 171a:第1區域 171b:第2區域 172:上表面 172a:第1區域 172b:第2區域 200:半導體裝置 D1:方向 D2:方向 D3:方向 L:長度 LS:寬度 S:空間 W1:寬度 W2:寬度 α:方向 β:方向
圖1係模式性顯示先前之半導體裝置之剖視圖。 圖2係模式性顯示第1實施形態之半導體裝置之圖。 圖3係模式性顯示第1實施形態之半導體裝置之剖面之圖。 圖4A係顯示第1實施形態之半導體裝置之製造方法之圖。 圖4B係顯示第1實施形態之半導體裝置之製造方法之圖。 圖4C係顯示第1實施形態之半導體裝置之製造方法之圖。 圖5A係顯示第1實施形態之半導體裝置之製造方法之圖。 圖5B係顯示第1實施形態之半導體裝置之製造方法之圖。 圖5C係顯示第1實施形態之半導體裝置之製造方法之圖。 圖6係模式性顯示第2實施形態之半導體裝置之圖。 圖7係模式性顯示第3實施形態之半導體裝置之剖面之圖。 圖8A係顯示第3實施形態之半導體裝置之製造方法之圖。 圖8B係顯示第3實施形態之半導體裝置之製造方法之圖。 圖8C係顯示第3實施形態之半導體裝置之製造方法之圖。 圖9A係顯示第3實施形態之半導體裝置之製造方法之圖。 圖9B係顯示第3實施形態之半導體裝置之製造方法之圖。 圖9C係顯示第3實施形態之半導體裝置之製造方法之圖。
10:基板
30:源極電極
40:閘極電極
50:絕緣膜
70:空氣橋
α:方向
β:方向

Claims (4)

  1. 一種半導體裝置，其包含：基板；一對源極電極，其等於上述基板之上表面互相隔開設置；閘極電極，其設置於上述基板之上述上表面中上述一對源極電極間，與上述一對源極電極有距離，且上表面低於上述一對源極電極之上表面；及空氣橋，其在與上述基板及上述閘極電極之間隔出空間而設置，並連接於上述一對源極電極之上述上表面；且上述空氣橋之上表面包含與上述一對源極電極對向之一對第1區域、及位於上述一對第1區域間之第2區域，上述第2區域配置於較上述一對第1區域低之位置，俯視時，上述空氣橋之與上述源極電極之連接部分，較上述空氣橋之與上述閘極電極重疊之部分，向與上述一對源極電極之排列方向交叉的方向突出。
  2. 一種半導體裝置，其包含：基板；一對源極電極，其於上述基板之上表面互相隔開設置；閘極電極，其設置於上述基板之上述上表面中上述一對源極電極間，與上述一對源極電極有距離，且上表面低於上述一對源極電極之上表 面；及空氣橋，其在與上述基板及上述閘極電極之間隔出空間而設置，並連接於上述一對源極電極之上述上表面；且上述空氣橋之上表面包含與上述一對源極電極對向之一對第1區域、及位於上述一對第1區域間之第2區域，上述第2區域配置於上述一對第1區域以下之位置，俯視時，上述空氣橋之與上述源極電極之連接部分較上述空氣橋之與上述閘極電極重疊之部分，向與上述一對源極電極之排列方向交叉的方向突出。
  3. 如請求項1或2之半導體裝置，其進而包含絕緣膜，其覆蓋上述基板之面向上述空間之面、上述一對源極電極之面向上述空間之面、及上述閘極電極之面向上述空間之面。
  4. 一種半導體裝置之製造方法，其包含如下步驟：於基板之上表面，設置相互隔開之一對源極電極、及配置於上述一對源極電極間，與上述一對源極電極有距離，且上表面低於上述一對源極電極之上表面之閘極電極的步驟；於上述一對源極電極間，以覆蓋上述閘極電極，且使上表面位於上述一對源極電極之上述上表面以下位置之方式，設置空氣橋基底抗蝕劑的步驟；於上述一對源極電極之上述上表面、及上述空氣橋基底抗蝕劑之上述上表面設置空氣橋的步驟；及 去除上述空氣橋基底抗蝕劑之步驟；且於設置上述空氣橋之步驟中，將位於一對第1區域間之第2區域，形成於較上述空氣橋之上表面中之與上述一對源極電極對向之上述一對第1區域低的位置，俯視時，上述空氣橋之與上述源極電極之連接部分，較上述空氣橋之與上述閘極電極重疊之部分，向與上述一對源極電極之排列方向交叉的方向突出。
TW109108718A 2019-03-29 2020-03-17 半導體裝置及半導體裝置之製造方法 TWI760712B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-067284 2019-03-29
JP2019067284 2019-03-29
WOPCT/JP2019/035905 2019-09-12
PCT/JP2019/035905 WO2020202600A1 (ja) 2019-03-29 2019-09-12 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202109675A TW202109675A (zh) 2021-03-01
TWI760712B true TWI760712B (zh) 2022-04-11

Family

ID=72668488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108718A TWI760712B (zh) 2019-03-29 2020-03-17 半導體裝置及半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US20220005748A1 (zh)
EP (1) EP3951848A4 (zh)
JP (1) JP7254907B2 (zh)
TW (1) TWI760712B (zh)
WO (1) WO2020202600A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220136990A (ko) * 2021-03-30 2022-10-11 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 포토레지스트 제거 방법 및 포토레지스트 제거 시스템

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002299443A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
TW200531135A (en) * 2004-02-25 2005-09-16 Cree Inc Semiconductor devices having thermal spacers
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
TW200830549A (en) * 2006-11-02 2008-07-16 Toshiba Kk Semiconductor device
TW200834865A (en) * 2006-09-27 2008-08-16 Nec Electronics Corp Semiconductor apparatus
TW200933885A (en) * 2007-10-26 2009-08-01 Toshiba Kk Semiconductor device
JP2012069987A (ja) * 2011-11-25 2012-04-05 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016012737A (ja) * 2015-10-06 2016-01-21 三菱電機株式会社 半導体装置
JP2016151563A (ja) * 2015-02-19 2016-08-22 三菱電機株式会社 半導体デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195554A (ja) * 1984-10-16 1986-05-14 Nec Corp マイクロ波モノリシック回路及びその製造方法
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
US7767589B2 (en) * 2007-02-07 2010-08-03 Raytheon Company Passivation layer for a circuit device and method of manufacture

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002299443A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
TW200531135A (en) * 2004-02-25 2005-09-16 Cree Inc Semiconductor devices having thermal spacers
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
TW200834865A (en) * 2006-09-27 2008-08-16 Nec Electronics Corp Semiconductor apparatus
TW200830549A (en) * 2006-11-02 2008-07-16 Toshiba Kk Semiconductor device
TW200933885A (en) * 2007-10-26 2009-08-01 Toshiba Kk Semiconductor device
JP2012069987A (ja) * 2011-11-25 2012-04-05 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016151563A (ja) * 2015-02-19 2016-08-22 三菱電機株式会社 半導体デバイス
JP2016012737A (ja) * 2015-10-06 2016-01-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7254907B2 (ja) 2023-04-10
TW202109675A (zh) 2021-03-01
EP3951848A4 (en) 2023-01-11
US20220005748A1 (en) 2022-01-06
EP3951848A1 (en) 2022-02-09
WO2020202600A1 (ja) 2020-10-08
JPWO2020202600A1 (zh) 2020-10-08

Similar Documents

Publication Publication Date Title
US10090486B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
CN108538897B (zh) 具有微盖层的显示装置及其制造方法
US9252164B2 (en) Display device and method for manufacturing the same
US20080180627A1 (en) Mounting terminal substrate and display device using the same
US8274166B2 (en) Semiconductor device and method of manufacturing the same
EP2657969A2 (en) Array substrate and method of fabricating the same
US9190430B2 (en) Method of fabricating display panel
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
WO2019010893A1 (zh) 阵列基板及液晶显示器
TWI760712B (zh) 半導體裝置及半導體裝置之製造方法
JP4645832B2 (ja) 半導体装置及びその製造方法
US10600700B2 (en) Test structure and manufacturing method therefor
KR100767152B1 (ko) 반도체 장치
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
CN111740013B (zh) 掩模板、显示面板及显示面板的制作方法
US7812451B2 (en) Semiconductor device and method of manufacturing the same
WO2018059091A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
US20220209014A1 (en) Semiconductor device
US20240071971A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220415705A1 (en) Integrated electronic device with a pad structure including a barrier structure and related manufacturing process
JP2797929B2 (ja) 半導体装置
JP7249898B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002246411A (ja) 半導体装置及びその製造方法
CN115398512A (zh) 显示装置和显示装置的制造方法
TW202015191A (zh) 晶片封裝體