WO2020202600A1 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
WO2020202600A1
WO2020202600A1 PCT/JP2019/035905 JP2019035905W WO2020202600A1 WO 2020202600 A1 WO2020202600 A1 WO 2020202600A1 JP 2019035905 W JP2019035905 W JP 2019035905W WO 2020202600 A1 WO2020202600 A1 WO 2020202600A1
Authority
WO
WIPO (PCT)
Prior art keywords
air bridge
source electrodes
pair
substrate
semiconductor device
Prior art date
Application number
PCT/JP2019/035905
Other languages
English (en)
French (fr)
Inventor
清水　一希
Original Assignee
株式会社 東芝
東芝インフラシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝, 東芝インフラシステムズ株式会社 filed Critical 株式会社 東芝
Priority to JP2021511084A priority Critical patent/JP7254907B2/ja
Priority to EP19923204.2A priority patent/EP3951848A4/en
Priority to US17/276,560 priority patent/US20220005748A1/en
Priority to TW109108718A priority patent/TWI760712B/zh
Publication of WO2020202600A1 publication Critical patent/WO2020202600A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Definitions

  • An embodiment of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • An air bridge may be provided in order to electrically connect two source electrodes provided apart from each other on the substrate of the semiconductor device. By wiring using an air bridge, it is possible to connect the source electrodes to each other without contacting the gate electrode or other electrodes between the source electrodes.
  • FIG. 1 shows a cross section of a conventional semiconductor device, in which a source electrode 30 is provided on a substrate 10.
  • An air bridge 70 is provided to connect the left and right source electrodes 30 without contacting the gate electrode 40.
  • the height is different between the portion provided on the source electrode 30 and the portion provided above the gate electrode 40, and the height is different above the gate electrode 40.
  • the part had an upwardly convex shape.
  • the ⁇ direction is up and the ⁇ direction is down.
  • the convex shape is concentrated and the force is applied. Therefore, if the air bridge is damaged or the air bridge and the gate electrode come into close contact, the element will be short-circuited. There was a risk of destroying it.
  • An object to be solved by the present invention is to provide a semiconductor device having improved strength of an air bridge provided in the semiconductor device, and a method for manufacturing the semiconductor device.
  • the method for manufacturing the semiconductor device of the embodiment includes a step of providing two source electrodes on a substrate, a step of providing a gate electrode between the two source electrodes on one surface of the substrate, and a step of providing the two source electrodes.
  • a method for manufacturing a semiconductor device including a step of removing a bridge base resist, wherein the surfaces of the two source electrodes opposite to the substrate and the surface of the air bridge base resist provided in a later step are substantially equal to each other. It is characterized by being flush with each other.
  • FIG. 1 is a cross-sectional view schematically showing a conventional semiconductor device.
  • FIG. 2 is a diagram schematically showing a semiconductor device according to the first embodiment.
  • FIG. 3 is a diagram schematically showing a cross section of the semiconductor device according to the first embodiment.
  • FIG. 4A is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 4B is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 4C is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5A is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5B is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5A is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5B is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 5C is a diagram showing a method of manufacturing a semiconductor device according to the first embodiment.
  • FIG. 6 is a diagram schematically showing the semiconductor device according to the second embodiment.
  • FIG. 7 is a diagram schematically showing a cross section of the semiconductor device according to the third embodiment.
  • FIG. 8A is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 8B is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 8C is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 9A is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 9B is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 9C is a diagram showing a method of manufacturing a semiconductor device according to the third embodiment.
  • FIG. 2 is a diagram showing a semiconductor device 100 according to the present embodiment.
  • a pair of source electrodes 30 and a gate electrode 40 are provided on one surface 10a of the substrate 10.
  • one surface 10a on which the pair of source electrodes 30 and the gate electrode 40 are provided on the substrate 10 is referred to as an upper surface 10a.
  • the source electrode 30 and the gate electrode 40 in FIG. 2 are pad electrodes, and are provided as pad electrodes because the area of other ohmic electrodes and gate electrodes is small and it is difficult to connect to an external circuit.
  • the pair of source electrodes 30 are separated from each other. Further, ohmic electrodes 20 are provided side by side on the substrate 10. In the ohmic electrode 20, the source electrode 20a and the drain electrode 20b are alternately arranged.
  • the gate electrode 40 is provided between two adjacent source electrodes 30 apart from the source electrode 30. Further, the gate electrode 40 is provided between the ohmic electrode 20 and the source electrode 30 so as not to be connected to the surrounding electrodes.
  • the two adjacent source electrodes 30 are electrically connected by an air bridge 70. Further, the source electrode 30 and each source electrode 20a are also electrically connected by an air bridge 70.
  • FIG. 3 is a diagram schematically showing a cross section of the semiconductor device according to the present embodiment.
  • FIG. 3 represents a cross-sectional view taken along the line XY of FIG.
  • the ⁇ direction is up and the ⁇ direction is down.
  • Two source electrodes 30 are provided on the semiconductor substrate 10.
  • the surface of the source electrode 30 on the substrate 10 side is referred to as a first surface or a lower surface
  • the surface of the source electrode 30 opposite to the substrate 10 side is referred to as a second surface or an upper surface 30a.
  • the upper surfaces 30a (second surface) of these two source electrodes 30 are substantially flush with each other.
  • a gate electrode 40 is provided between the two source electrodes 30 so as to be separated from each other.
  • the upper surface 40a of the gate electrode 40 is lower than the upper surface 30a of the pair of source electrodes 30.
  • the two source electrodes 30 have an air bridge 70 for electrically connecting the source electrodes 30 to each other without contacting the gate electrode 40 between the pair of source electrodes 30 and other electrodes provided on the substrate 10. It is provided.
  • the air bridge 70 is provided between the substrate 10 and the gate electrode 40 with a space S separated from the substrate 10.
  • the air bridge 70 is connected to the upper surface 30a of the pair of source electrodes 30.
  • an insulating film 50 is provided on the side surface of the source electrode 30, the substrate 10, and the gate electrode 40.
  • the insulating film 50 covers the surface of the substrate 10 facing the space S, the surface of the pair of source electrodes 30 facing the space S, and the surface of the gate electrode 40 facing the space S.
  • the air bridge 70 is provided on the upper surface 30a (second surface) of the source electrode 30, is formed to have substantially the same thickness regardless of the location, and is formed in a state where there is almost no unevenness. That is, the upper surface 71 of the air bridge 70 includes a pair of first regions 71a facing the pair of source electrodes 30 and a second region 71b located between the pair of first regions 71a, and in the vertical direction, The second region 71b is arranged at substantially the same position as the pair of first regions 71a.
  • FIGS. 4A to 4C are views showing a method of manufacturing a semiconductor device according to the present embodiment.
  • 5A to 5C are views showing a method of manufacturing a semiconductor device according to the present embodiment.
  • a method of manufacturing the semiconductor device 100 will be described with reference to FIGS. 4A to 4C and FIGS. 5A to 5C.
  • the substrate 10 contains GaAs, GaN, and the like.
  • two source electrodes 30 are provided on the upper surface 10a (one surface) of the substrate 10. The pair of source electrodes 30 are provided so as to be separated from each other.
  • a gate electrode 40 is provided on the upper surface 10a of the substrate 10.
  • the gate electrode 40 is provided between the pair of source electrodes 30 so as to be separated from the pair of source electrodes 30. Further, the upper surface 40a of the gate electrode 40 is formed lower than the upper surface 30a of the source electrode 30.
  • the gate electrode 40 includes Pt, Ti, and Au. The order in which the source electrode 30 and the gate electrode 40 are formed may be either.
  • an insulating film 50 is provided on the side surface of the source electrode 30 on the gate electrode 40 side, the substrate 10, and the gate electrode 40.
  • the insulating film 50 is formed by depositing SiN on these surfaces by the CVD method.
  • the insulating film 50 includes a surface located between the source electrode 30 and the gate electrode 40 of the substrate 10, surfaces facing each other of the pair of source electrodes 30, the upper surface 40a of the gate electrode 40, and the source electrode 30 of the gate electrode 40. Covers the surface facing the surface.
  • the insulating film 50 is not formed on the upper surface 30a of the pair of source electrodes 30.
  • the air bridge base resist 60 is applied so as to cover these insulating films 50.
  • the air bridge base resist 60 is provided by applying a photoresist with a spin coat.
  • the height is substantially the same as that of the source electrode 30, so that the surface of the photoresist and the upper surface 30a (second surface) of the source electrode 30 are substantially flush with each other. That is, in the vertical direction, the upper surface 60a of the air bridge base resist 60 is formed at substantially the same position as the upper surface 30a of the pair of source electrodes 30.
  • the final upper surface 60a of the air bridge base resist 60 is formed in the vertical direction.
  • the upper part of the air bridge base resist 60 is removed by etching or the like so that it is located at substantially the same position as the upper surface 30a of the pair of source electrodes 30.
  • the air bridge base resist 60 is removed after this, but the height is taken into consideration so that the source electrode 30 and other nearby electrodes and wiring will not be significantly affected by performance when undergoing a series of steps. Is decided.
  • the air bridge 70 is formed so as to secure an appropriate thickness so that the resistance does not become too large.
  • the air bridge 70 having almost no unevenness is provided, and the two source electrodes 30 are connected by the air bridge 70 without being connected to the gate electrode 40.
  • the source electrode 30 is formed so that the upper surface 30a (second surface) of the two source electrodes 30 is at the same height as the air bridge base resist 60 to be provided thereafter.
  • the upper surface 71 of the air bridge 70 becomes substantially flat and has almost no unevenness. Therefore, even when a force from above is applied, the force is not partially applied and is dispersed. As a result, the air bridge 70 is less likely to be damaged by an external force, and it is possible to prevent a short circuit or breakage of the element.
  • this structure is also applicable to the air bridge 70 connecting X'-Y'in FIG. 2, and the source electrode 20a and the source electrode 30 connected by the air bridge 70.
  • the air bridge 70 is formed by forming the source electrode 30 so that the upper surface (second surface) of the source electrode 30 and the source electrode 20a is at the same height as the air bridge base resist 60 to be provided thereafter, as in the case of XY.
  • the upper surface of the is substantially flat and has almost no unevenness. Therefore, even when a force from above is applied, the force is not partially applied and is dispersed. As a result, the air bridge 70 is less likely to be damaged by an external force, and it is possible to prevent a short circuit or breakage of the element.
  • the present embodiment by reducing the unevenness of the air bridge 70, it is possible to prevent the force from being partially concentrated even when an external force is applied to the air bridge 70.
  • This makes it possible to provide a semiconductor device 100 and a method for manufacturing the semiconductor device 100, which improves the strength of the air bridge 70 and prevents breakage and short-circuiting / destruction of elements.
  • the air bridge 70 is formed to have a substantially flat surface to increase the strength against an external force from above.
  • the connection portion may be damaged. Therefore, in the second embodiment, damage is prevented by increasing the connection area of the air bridge 70 with the source electrode 30.
  • FIG. 6 is a diagram schematically showing a semiconductor device according to the present embodiment.
  • viewing the semiconductor device 100 in the direction from the source electrode 30 toward the substrate 10 as shown in FIG. 6 is referred to as “top view”.
  • the substrate 10 is provided with two source electrodes 30 and a gate electrode 40 between them.
  • the source electrodes 30 are connected by an air bridge 70 without being connected to the electrodes or wiring between them.
  • the ohmic electrode 20 is provided at a position separated from the source electrode 30.
  • the ohmic electrode 20 and the source electrode 30 are connected by an air bridge 70 without being connected to an electrode or wiring between them.
  • the widths W1 and W2 of the air bridge 70 are not constant at the connection portion between the source electrode 30 and the air bridge 70, and are substantially the same as or wider than the width of the source electrode 30. It is provided so as to be. Further, the length L of the air bridge 70 is long, and the width LS of the source electrode 30 is provided up to a portion where the width LS begins to widen.
  • connection portion of the air bridge 70 to the source electrode 30 is in a direction D1 that intersects the line-up direction of the pair of source electrodes 30 rather than the portion that overlaps with the gate electrode 40 of the air bridge 70. It protrudes into. As a result, it is possible to suppress the overlap between the gate electrode 40 and the air bridge 70 while improving the connection strength between the source electrode 30 and the air bridge 70.
  • the semiconductor device 100 includes a plurality of air bridges 80 for connecting the source electrode 20a and the source electrode 30.
  • the air bridge 80 extends from the source electrode 20a toward the source electrode 30.
  • the air bridge 80 is connected to the upper surface of the source electrode 20a and the upper surface of the source electrode 30.
  • connection portion of the air bridge 80 to the source electrode 30 intersects the direction in which the pair of source electrodes 20a and 30 are lined up rather than the portion overlapping the gate electrode 40 of the air bridge 80. It projects in directions D2 and D3. As a result, it is possible to suppress the overlap between the gate electrode 40 and the air bridge 80 while improving the connection strength between the source electrode 30 and the air bridge 80.
  • the manufacturing process is the same as that of the first embodiment.
  • the semiconductor device of the second embodiment can be manufactured by using the width and length of the air bridge as a mask as shown in FIG.
  • the air bridge may be provided by the conventional method, or the air bridge may be provided as in the first embodiment.
  • the width of the air bridge 70 is increased to the same width as the source electrode 30, so that the connection area is increased. , It is possible to prevent the connection portion from being damaged when an external force is applied from above, and as a result, it is possible to increase the strength.
  • connection portion of the air bridges 70 and 80 to the source electrode 30 is a pair of source electrodes rather than the portion of the air bridge 70 and 80 that overlaps with the gate electrode 40. It protrudes in the direction that intersects the line-up direction. As a result, it is possible to suppress the overlap between the gate electrode 40 and the air bridge 80 while improving the connection strength between the source electrode 30 and the air bridge 80.
  • FIG. 7 is a diagram schematically showing a semiconductor device according to the present embodiment.
  • the semiconductor device 200 according to the present embodiment is different from the semiconductor device 100 according to the first embodiment in the shape of the air bridge 170.
  • the differences from the first embodiment will be described. The same applies to the first embodiment except for the matters described below.
  • the air bridge 170 is made of a metal material such as Au.
  • the air bridge 170 extends from one source electrode 30 toward the other source electrode 30.
  • the air bridge 170 is provided between the substrate 10 and the gate electrode 40 with a space S separated from the substrate 10.
  • the air bridge 170 is connected to the upper surface 30a of the pair of source electrodes 30.
  • the surface of the air bridge 170 includes a lower surface 171 and an upper surface 172.
  • the lower surface 171 is a surface facing the source electrode 30.
  • the upper surface 172 is a surface opposite to the surface facing the source electrode 30.
  • the lower surface 171 of the air bridge 170 includes a pair of first regions 171a connected to the upper surfaces 30a of the pair of source electrodes 30, and a second region 171b located between the pair of first regions 171a.
  • the second region 171b of the lower surface 171 is located in a region directly above the space S.
  • the second region 171b of the lower surface 171 is arranged at a position lower than the first region 171a of the lower surface 171. That is, the air bridge 170 includes a convex portion 170a that protrudes toward the space S.
  • the upper surface 172 of the air bridge includes a pair of first regions 172a facing the pair of source electrodes 30 and a second region 172b located between the pair of first regions 172a.
  • the second region 172b of the upper surface 172 is arranged at a position lower than the first region 172a of the upper surface 172.
  • the second region 172b of the upper surface 172 is located at least a part of the region directly above the space S. That is, the air bridge 170 includes a recess 170b recessed toward the space S.
  • the shape of the upper surface 172 of the air bridge 170 generally corresponds to the shape of the lower surface 171.
  • FIGS. 8A to 8C are diagrams schematically showing a method for manufacturing a semiconductor device according to the present embodiment.
  • 9A to 9C are diagrams schematically showing a method for manufacturing a semiconductor device according to the present embodiment.
  • a method for manufacturing the semiconductor device 200 will be described with reference to FIGS. 8A to 8C and FIGS. 9A to 9C.
  • the substrate 10 is prepared.
  • a pair of source electrodes 30 and gate electrodes 40 are provided on the upper surface 10a of the substrate 10.
  • the gate electrode 40 is provided between the pair of source electrodes 30 so as to be separated from the pair of source electrodes 30.
  • the upper surface 40a of the gate electrode 40 is formed at a position lower than the upper surface 30a of the pair of source electrodes 30.
  • the order in which the source electrode 30 and the gate electrode 40 are formed is not particularly limited.
  • the position of the upper surface 30a of the source electrode 30 is set to a position where the distance between the second region 171b of the lower surface 171 of the air bridge 170 provided in a later step and the upper surface 40a of the gate electrode 40 is an appropriate distance.
  • the source electrode 30 is provided on the upper surface 10a of the substrate 10 by, for example, vapor deposition or the like. The height of the source electrode 30 can be increased by vapor deposition.
  • An insulating film 50 is provided so as to cover the surface facing the electrode 30. The insulating film 50 is not formed on the upper surface 30a of the pair of source electrodes 30.
  • an air bridge base resist 160 is provided between the pair of source electrodes 30.
  • the air bridge base resist 160 covers the gate electrode 40.
  • the upper surface 160a of the air bridge base resist 160 is formed at a position lower than the upper surface 30a of the pair of source electrodes 30.
  • the air bridge base resist 160 is not particularly limited, but is provided on the substrate 10 by, for example, applying a photoresist by spin coating or the like.
  • the upper surface of the air bridge base resist 160 provided by spin coating or the like is formed at the same position as or higher than the upper surface 30a of the pair of source electrodes 30, the upper surface 160a of the final air bridge base resist 160 is paired.
  • the upper part of the air bridge base resist 160 is removed by etching or the like so as to be located at a position lower than the upper surface 30a of the source electrode 30.
  • an air bridge 170 is provided on the upper surface 30a of the pair of source electrodes 30 and the upper surface 160a of the air bridge base resist 160.
  • the air bridge 170 is formed in a shape substantially corresponding to the relative positional relationship between the upper surface 30a of the pair of source electrodes 30 and the upper surface 160a of the air bridge base resist 160.
  • the air bridge 170 is not particularly limited, but can be provided by, for example, plating.
  • the air bridge base resist 160 is removed.
  • a space S is formed in the region where the air bridge base resist 160 is provided. Therefore, the shape of the air bridge base resist 160 remains in the semiconductor device 200 as the shape of the space S even after the air bridge base resist 160 is removed.
  • the upper surface 172 of the air bridge 170 is located between the pair of first regions 172a facing the pair of source electrodes 30 and the pair of first regions 172a. Includes a second region 172b located in.
  • the second region 172b is arranged at a position lower than the pair of first regions 172a. That is, in the upper surface 172 of the air bridge 170, the recess 170b is arranged in the region located directly above the space S.
  • the upper surface 160a of the air bridge base resist 160 is formed at a position lower than the upper surface 30a of the pair of source electrodes 30.
  • the air bridge 170 is formed in a shape substantially corresponding to the relative positional relationship between the upper surface 30a of the pair of source electrodes 30 and the upper surface 160a of the air bridge base resist 160. That is, on the upper surface 172 of the air bridge 170, a recess 170b is formed in a region located directly above the space S.
  • This manufacturing method can also be applied to the manufacturing method of the air bridge connecting the source electrode 20a and the source electrode 30 shown in FIG.
  • the upper surface of the air bridge has a pair of first regions facing the pair of source electrodes and a pair of first regions. Includes a second region located between one region. The second region is arranged at a position below the first region.
  • the air bridge base resist is located so that the upper surface is located at a position below the upper surface of the pair of source electrodes. Is provided.
  • the air bridge is formed in a shape substantially corresponding to the relative positional relationship between the upper surface of the pair of source electrodes and the upper surface of the air bridge base resist.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置の製造方法は、基板に２つのソース電極を設ける工程と、前記基板の一方の面に、前記２つのソース電極の間にゲート電極を設ける工程と、前記２つのソース電極の側面と前記基板と前記ゲート電極に絶縁膜を設ける工程と、前記絶縁膜に、エアーブリッジ下地レジストを設ける工程と、前記２つのソース電極及び前記エアーブリッジ下地レジストに、エアーブリッジを設け、前記エアーブリッジ下地レジストを除去する工程と、を含む半導体装置の製造方法であって、前記２つのソース電極の前記基板と反対側の面と、後の工程で設ける前記エアーブリッジ下地レジストの表面が、略面一となっていることを特徴とする。

Description

半導体装置、半導体装置の製造方法
　本発明の実施形態は、半導体装置と、半導体装置の製造方法に関する。
　半導体装置の基板に、離間して設けられた２つのソース電極を電気的に接続させるため、エアーブリッジが設けられることがある。エアーブリッジを用いて配線することで、ソース電極の間にあるゲート電極やその他の電極に接することなく、ソース電極同士を接続させることが可能となる。
　従来のエアーブリッジは、例えば図１のように設けられる。図１は、従来の半導体装置の断面を示しており、基板１０にソース電極３０が設けられている。左右のソース電極３０をゲート電極４０に接触させずに接続させるため、エアーブリッジ７０が設けられている。
　ところで図１に示すように、従来のエアーブリッジ７０は、ソース電極３０に設けられている部分とゲート電極４０の上方に設けられている部分とで、高さが異なり、ゲート電極４０の上方の部分が上に凸の形状となっていた。ここでは、α方向を上、β方向を下とする。この凸の形状となっている部分は、上方向から外力が加わると集中して力が加わることになるので、エアーブリッジの破損やエアーブリッジとゲート電極が接近接触することにより、素子が短絡・破壊する恐れがあった。
特開昭６１－９５５５４号公報
　本発明が解決しようとする課題は、半導体装置に設けられたエアーブリッジの強度を向上させた半導体装置と、半導体装置の製造方法を提供することである。
　実施形態の半導体装置の製造方法は、基板に２つのソース電極を設ける工程と、前記基板の一方の面に、前記２つのソース電極の間にゲート電極を設ける工程と、前記２つのソース電極の側面と前記基板と前記ゲート電極に絶縁膜を設ける工程と、前記絶縁膜に、エアーブリッジ下地レジストを設ける工程と、前記２つのソース電極及び前記エアーブリッジ下地レジストに、エアーブリッジを設け、前記エアーブリッジ下地レジストを除去する工程と、を含む半導体装置の製造方法であって、前記２つのソース電極の前記基板と反対側の面と、後の工程で設ける前記エアーブリッジ下地レジストの表面が、略面一となっていることを特徴とする。
図１は、従来の半導体装置を模式的に表した断面図である。 図２は、第１の実施形態に係る半導体装置を模式的に表した図である。 図３は、第１の実施形態に係る半導体装置の断面を模式的に表した図である。 図４Ａは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図４Ｂは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図４Ｃは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図５Ａは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図５Ｂは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図５Ｃは、第１の実施形態に係る半導体装置の製造方法を表した図である。 図６は、第２の実施形態に係る半導体装置を模式的に表した図である。 図７は、第３の実施形態に係る半導体装置の断面を模式的に表した図である。 図８Ａは、第３の実施形態に係る半導体装置の製造方法を表した図である。 図８Ｂは、第３の実施形態に係る半導体装置の製造方法を表した図である。 図８Ｃは、第３の実施形態に係る半導体装置の製造方法を表した図である。 図９Ａは、第３の実施形態に係る半導体装置の製造方法を表した図である。 図９Ｂは、第３の実施形態に係る半導体装置の製造方法を表した図である。 図９Ｃは、第３の実施形態に係る半導体装置の製造方法を表した図である。
　＜第１の実施形態＞
　以下、本実施形態に係る半導体装置１００の製造方法について、図面に基づき説明する。
　図２は本実施形態に係る半導体装置１００を表した図である。
　基板１０の一方の面１０ａに一対のソース電極３０と、ゲート電極４０が設けられている。なお、以下の説明では、基板１０において一対のソース電極３０及びゲート電極４０が設けられている一方の面１０ａを上面１０ａという。図２のソース電極３０及びゲート電極４０はｐａｄ電極であり、他のオーミック電極やゲート電極の面積が小さく外部回路との接続が困難であることからｐａｄ電極として設けられている。
　一対のソース電極３０は、互いに離間している。また基板１０にはオーミック電極２０が並んで設けられている。このオーミック電極２０は、ソース電極２０ａとドレイン電極２０ｂが交互に並んでいる。
　ゲート電極４０は、隣り合う２つのソース電極３０の間に、ソース電極３０と離間して設けられる。またゲート電極４０は、オーミック電極２０とソース電極３０との間に、周囲の電極と接続されないよう離間して設けられている。
　隣り合う２つのソース電極３０は、エアーブリッジ７０によって電気的に接続されている。また、ソース電極３０と各ソース電極２０ａもエアーブリッジ７０によって電気的に接続されている。
　図３は、本実施形態に係る半導体装置の断面を模式的に表した図である。
　図３は、図２のＸ－Ｙの断面図を表す。ここでは、α方向を上、β方向を下とする。半導体基板１０に２つのソース電極３０が設けられている。ここで、ソース電極３０の基板１０側の面を第１面又は下面、ソース電極３０の基板１０側と反対側の面を第２面又は上面３０ａと呼ぶ。これら２つのソース電極３０の上面３０ａ（第２面）は、略面一となっている。これら２つのソース電極３０の間には離間してゲート電極４０が設けられている。ゲート電極４０の上面４０ａは、一対のソース電極３０の上面３０ａよりも低い。２つのソース電極３０には、一対のソース電極３０の間のゲート電極４０や基板１０に設けられたその他の電極に接することなく、ソース電極３０同士を電気的に接続させるためのエアーブリッジ７０が設けられている。エアーブリッジ７０は、基板１０及びゲート電極４０との間に空間Ｓを隔てて設けられている。エアーブリッジ７０は、一対のソース電極３０の上面３０ａに接続されている。
　図３に示すように、ソース電極３０の側面、基板１０、ゲート電極４０には、絶縁膜５０が設けられている。絶縁膜５０は、基板１０の空間Ｓに臨む面、一対のソース電極３０の空間Ｓに臨む面、及びゲート電極４０の空間Ｓに臨む面を覆う。
　エアーブリッジ７０はソース電極３０の上面３０ａ（第２面）に設けられており、場所によらずほぼ同じ厚さで形成され、凹凸がほとんどない状態に形成される。すなわち、エアーブリッジ７０の上面７１は、一対のソース電極３０と対向する一対の第１領域７１ａと、一対の第１領域７１ａの間に位置する第２領域７１ｂと、を含み、上下方向において、第２領域７１ｂは、一対の第１領域７１ａと略同じ位置に配置されている。
　図４Ａ～図４Ｃは、本実施形態に係る半導体装置の製造方法を表した図である。
　図５Ａ～図５Ｃは、本実施形態に係る半導体装置の製造方法を表した図である。
　次に、図４Ａ～図４Ｃ及び図５Ａ～図５Ｃを用いて半導体装置１００の製造方法について説明する。
　図４Ａに示すように、基板１０は、ＧａＡｓ、ＧａＮ等を含む。図４Ｂに示すように、基板１０の上面１０ａ（一方の面）に２つのソース電極３０を設ける。一対のソース電極３０は、互いに離間するように設けられる。
　続いて、図４Ｂに示すように、基板１０の上面１０ａに、ゲート電極４０を設ける。ゲート電極４０は、一対のソース電極３０の間において一対のソース電極３０から離間するように設けられる。またゲート電極４０の上面４０ａは、ソース電極３０の上面３０ａよりも低く形成される。ゲート電極４０は、Ｐｔ、Ｔｉ、Ａｕを含む。ソース電極３０とゲート電極４０の形成される順序は、どちらからでも構わない。
　続いて、図４Ｃに示すように、ソース電極３０のゲート電極４０側の側面と、基板１０と、ゲート電極４０に、絶縁膜５０を設ける。ＣＶＤ法により、これらの表面に、ＳｉＮを堆積させることで、絶縁膜５０を形成する。絶縁膜５０は、基板１０のソース電極３０とゲート電極４０の間に位置する面と、一対のソース電極３０の互いに対向する面と、ゲート電極４０の上面４０ａと、ゲート電極４０のソース電極３０に対向する面と、を覆う。なお、絶縁膜５０は、一対のソース電極３０の上面３０ａには形成しない。
　次に、図５Ａに示すように、これらの絶縁膜５０を覆うように、エアーブリッジ下地レジスト６０を塗布する。エアーブリッジ下地レジスト６０は、フォトレジストをスピンコートで塗布することにより設けられる。フォトレジストを塗布する際は、ソース電極３０と略同じ高さであり、フォトレジストの表面とソース電極３０の上面３０ａ（第２面）とが略面一になるようにする。すなわち、上下方向において、エアーブリッジ下地レジスト６０の上面６０ａを、一対のソース電極３０の上面３０ａと略同じ位置に形成する。なお、スピンコート等により設けたエアーブリッジ下地レジスト６０の上面が一対のソース電極３０の上面３０ａよりも高い位置に形成された場合、上下方向において、最終的なエアーブリッジ下地レジスト６０の上面６０ａが一対のソース電極３０の上面３０ａと略同じ位置に位置するように、エッチング等によりエアーブリッジ下地レジスト６０の上部を除去する。エアーブリッジ下地レジスト６０はこの後に除去されるが、一連の工程を経た時に、ソース電極３０をはじめとする近くの電極や配線に性能に関わるような大きな影響が出ないよう、考慮して高さが決められる。
　図５Ｂに示すように、この後、２つのソース電極３０の上面３０ａとエアーブリッジ下地レジスト６０の上面６０ａにめっきによってＡｕを密着させ、エアーブリッジ７０を形成する。エアーブリッジ７０は、抵抗が大きくなり過ぎない程度の適度な厚さを確保するように形成される。
　最後に、図５Ｃに示すように、エアーブリッジ下地レジスト６０を全て除去する。エアーブリッジ下地レジスト６０を除去することによって、エアーブリッジ下地レジスト６０が設けられていた領域に空間Ｓが形成される。したがって、エアーブリッジ下地レジスト６０の形状は、空間Ｓの形状としてエアーブリッジ下地レジスト６０の除去後にも半導体装置１００に残る。
　こうして、凹凸がほとんどないエアーブリッジ７０が設けられ、２つのソース電極３０はゲート電極４０と接続されることなくエアーブリッジ７０により接続される。
　このように、２つのソース電極３０の上面３０ａ（第２面）を、その後設けるエアーブリッジ下地レジスト６０と同じ高さになるように、ソース電極３０を形成する。これにより、エアーブリッジ７０の上面７１は略平面になり凹凸がほとんどなくなる。このため、上方からの力が加わった場合でも部分的に力が加わることなく、分散される。結果的に、エアーブリッジ７０は、外力に対して破損しづらくなり、また素子の短絡・破壊を防ぐことが可能となる。
　また、この構造は図２のＸ‘－Ｙ’を結ぶエアーブリッジ７０と、このエアーブリッジ７０によって結ばれるソース電極２０ａ及びソース電極３０にも適用が可能な構造である。Ｘ－Ｙと同様にソース電極３０及びソース電極２０ａの上面（第２面）を、その後設けるエアーブリッジ下地レジスト６０と同じ高さになるように、ソース電極３０を形成することにより、エアーブリッジ７０の上面は略平面になり凹凸がほとんどなくなる。このため、上方からの力が加わった場合でも部分的に力が加わることなく、分散される。結果的にエアーブリッジ７０は、外力に対して破損しづらくなり、また素子の短絡・破壊を防ぐことが可能となる。
　以上説明したように、本実施形態によれば、エアーブリッジ７０の凹凸を減らすことで、エアーブリッジ７０に外力が加わった場合でも部分的に力が集中することを抑制できる。これにより、エアーブリッジ７０の強度を向上させ、破損や、素子の短絡・破壊を防ぐ半導体装置１００及び半導体装置１００の製造方法を提供できる。
　＜第２の実施形態＞
　第１の実施形態では、エアーブリッジ７０を略平面にして形成することにより、上方からの外力に対する強度をあげた。しかし、このような構造にしても、ソース電極３０とエアーブリッジ７０の接続が弱いと、この接続部分から破損してしまうことがある。そこで、第２の実施形態においては、エアーブリッジ７０のソース電極３０との接続面積を大きくすることにより破損を防ぐ。
　図６は、本実施形態に係る半導体装置を模式的に表した図である。
　なお、以下では、図６のように、ソース電極３０から基板１０に向かう方向に、半導体装置１００を見ることを「上面視」という。
　基板１０に２つのソース電極３０と、それらの間にゲート電極４０が設けられている。ソース電極３０同士は、その間の電極や配線とは接続されずに、エアーブリッジ７０によって接続されている。また、ソース電極３０から離間した位置にオーミック電極２０が設けられている。オーミック電極２０とソース電極３０は、その間の電極や配線とは接続されずに、エアーブリッジ７０によって接続されている。
　図２とは異なり、図６に示すように、ソース電極３０とエアーブリッジ７０の接続部分において、エアーブリッジ７０の幅Ｗ１、Ｗ２は一定ではなく、ソース電極３０の幅と略同じ、もしくはそれ以上になるように設けられる。また、エアーブリッジ７０の長さＬが長く、ソース電極３０の幅ＬＳが広くなり始める部分まで設けられている。
　エアーブリッジ７０とソース電極３０の接続面積が大きいほど、エアーブリッジ７０とソース電極３０の接続強度は向上する。一方、上面視においてゲート電極４０とエアーブリッジ７０が重なる面積が大きいほど、静電容量が増加して半導体装置１００の回路の性能が低下する。図６に示すように、上面視において、エアーブリッジ７０のソース電極３０への接続部分は、エアーブリッジ７０のゲート電極４０と重なる部分よりも、一対のソース電極３０の並ぶ方向と交差する方向Ｄ１に突出している。これにより、ソース電極３０とエアーブリッジ７０の接続強度を向上させつつ、ゲート電極４０とエアーブリッジ７０との重なりを抑制できる。
　さらに半導体装置１００は、ソース電極２０ａとソース電極３０を接続する複数のエアーブリッジ８０を備える。エアーブリッジ８０は、ソース電極２０ａからソース電極３０に向かって延びている。エアーブリッジ８０は、ソース電極２０ａの上面及びソース電極３０の上面に接続されている。
　図６に示すように、上面視において、エアーブリッジ８０のソース電極３０への接続部分は、エアーブリッジ８０のゲート電極４０と重なる部分よりも、一対のソース電極２０ａ、３０が並ぶ方向と交差する方向Ｄ２、Ｄ３に突出している。これにより、ソース電極３０とエアーブリッジ８０の接続強度を向上させつつ、ゲート電極４０とエアーブリッジ８０との重なりを抑制できる。
　第２の実施形態に関する製造方法について、製造工程は第１の実施形態と同様である。図５Ｂでエアーブリッジ７０を形成する際に、エアーブリッジの幅と長さを図６に示す通りのマスクにすることで、第２の実施形態の半導体装置を製造できる。
　なお、第２の実施形態では、従来の方法でエアーブリッジを設けても良いし、第１の実施形態の通りにエアーブリッジを設けても良い。
　このようにして、第２の実施形態では、エアーブリッジ７０とソース電極３０の接続部分において、エアーブリッジ７０の幅をソース電極３０と同じ程度の幅まで大きくすることにより、接続面積を大きくしたので、上方より外力が加わった際に接続部分が破損してしまうのを防ぎ、結果的に強度を増すことが可能となる。
　以上説明したように、本実施形態では、上面視において、エアーブリッジ７０、８０のソース電極３０への接続部分は、エアーブリッジ７０、８０のゲート電極４０と重なる部分よりも、一対のソース電極の並ぶ方向と交差する方向に突出している。これにより、ソース電極３０とエアーブリッジ８０の接続強度を向上させつつ、ゲート電極４０とエアーブリッジ８０との重なりを抑制できる。
　＜第３の実施形態＞
　図７は、本実施形態に係る半導体装置を模式的に表した図である。
　本実施形態に係る半導体装置２００は、エアーブリッジ１７０の形状において上記の第１の実施形態に係る半導体装置１００と相違する。なお、以下の説明においては、原則として、第１の実施形態との相違点のみを説明する。以下に説明する事項以外は第１の実施形態と同様である。
　エアーブリッジ１７０は、例えば、Ａｕ等の金属材料からなる。エアーブリッジ１７０は、一方のソース電極３０から他方のソース電極３０に向かって延びている。エアーブリッジ１７０は、基板１０及びゲート電極４０との間に空間Ｓを隔てて設けられている。エアーブリッジ１７０は、一対のソース電極３０の上面３０ａに接続されている。
　エアーブリッジ１７０の表面は、下面１７１及び上面１７２を含む。下面１７１は、ソース電極３０に臨む面である。上面１７２は、ソース電極３０に臨む面の反対側の面である。
　エアーブリッジ１７０の下面１７１は、一対のソース電極３０の上面３０ａに接続される一対の第１領域１７１ａと、一対の第１領域１７１ａの間に位置する第２領域１７１ｂと、を含む。下面１７１の第２領域１７１ｂは、空間Ｓの直上の領域に位置する。下面１７１の第２領域１７１ｂは、下面１７１の第１領域１７１ａよりも低い位置に配置されている。すなわち、エアーブリッジ１７０は、空間Ｓに向かって突出する凸部１７０ａを備える。
　エアーブリッジの上面１７２は、一対のソース電極３０に対向する一対の第１領域１７２ａと、一対の第１領域１７２ａの間に位置する第２領域１７２ｂと、を含む。上面１７２の第２領域１７２ｂは、上面１７２の第１領域１７２ａよりも低い位置に配置されている。上面１７２の第２領域１７２ｂは、空間Ｓの直上の領域の少なくとも一部に位置する。すなわち、エアーブリッジ１７０は、空間Ｓに向かって凹んだ凹部１７０ｂを備える。このように、エアーブリッジ１７０の上面１７２の形状は、下面１７１の形状に概ね対応している。
　図８Ａ～図８Ｃは、本実施形態に係る半導体装置の製造方法を模式的に表す図である。
　図９Ａ～図９Ｃは、本実施形態に係る半導体装置の製造方法を模式的に表す図である。
　以下、図８Ａ～図８Ｃ及び図９Ａ～図９Ｃを参照して、半導体装置２００の製造方法を説明する。
　まず、図８Ａに示すように、基板１０を準備する。
　次に、図８Ｂに示すように、基板１０の上面１０ａに一対のソース電極３０及びゲート電極４０を設ける。ゲート電極４０は、一対のソース電極３０の間において一対のソース電極３０から離間するように設けられる。また、ゲート電極４０の上面４０ａは、一対のソース電極３０の上面３０ａよりも低い位置に形成される。ソース電極３０及びゲート電極４０を形成する順番は、特に限定されない。ソース電極３０の上面３０ａの位置は、後の工程で設けられるエアーブリッジ１７０の下面１７１の第２領域１７１ｂとゲート電極４０の上面４０ａとの距離が適切な距離となる位置に設定される。ソース電極３０は、例えば、蒸着等によって基板１０の上面１０ａに設けられる。蒸着によって、ソース電極３０の高さを大きくすることができる。
　次に、図８Ｃに示すように、基板１０のソース電極３０とゲート電極４０の間の面と、一対のソース電極３０の互いに対向する面と、ゲート電極４０の上面と、ゲート電極４０のソース電極３０に対向する面と、を覆うように絶縁膜５０を設ける。なお、絶縁膜５０は、一対のソース電極３０の上面３０ａには形成しない。
　次に、図９Ａに示すように、エアーブリッジ下地レジスト１６０を一対のソース電極３０の間に設ける。このとき、エアーブリッジ下地レジスト１６０がゲート電極４０を覆うようにする。また、エアーブリッジ下地レジスト１６０の上面１６０ａを、一対のソース電極３０の上面３０ａよりも低い位置に形成する。エアーブリッジ下地レジスト１６０は、特に限定されないが、例えば、フォトレジストをスピンコートで塗布すること等により基板１０上に設けられる。スピンコート等により設けたエアーブリッジ下地レジスト１６０の上面が一対のソース電極３０の上面３０ａと同じ又は上面３０ａよりも高い位置に形成された場合、最終的なエアーブリッジ下地レジスト１６０の上面１６０ａが一対のソース電極３０の上面３０ａよりも低い位置に位置するように、エッチング等によりエアーブリッジ下地レジスト１６０の上部を除去する。
　次に、図９Ｂに示すように、一対のソース電極３０の上面３０ａ及びエアーブリッジ下地レジスト１６０の上面１６０ａにエアーブリッジ１７０を設ける。エアーブリッジ１７０は、一対のソース電極３０の上面３０ａ及びエアーブリッジ下地レジスト１６０の上面１６０ａの相対的な位置関係に概ね対応した形状に、形成される。エアーブリッジ１７０は、特に限定されないが、例えば、めっき等によって設けることができる。
　次に、図９Ｃに示すように、エアーブリッジ下地レジスト１６０を除去する。エアーブリッジ下地レジスト１６０を除去することによって、エアーブリッジ下地レジスト１６０が設けられていた領域に空間Ｓが形成される。したがって、エアーブリッジ下地レジスト１６０の形状は、空間Ｓの形状としてエアーブリッジ下地レジスト１６０の除去後にも半導体装置２００に残る。
　以上説明したように、本実施形態に係る半導体装置２００によれば、エアーブリッジ１７０の上面１７２は、一対のソース電極３０に対向する一対の第１領域１７２ａと、一対の第１領域１７２ａの間に位置する第２領域１７２ｂと、を含む。そして、第２領域１７２ｂは、一対の第１領域１７２ａよりも低い位置に配置されている。すなわち、エアーブリッジ１７０の上面１７２において、空間Ｓの直上に位置する領域には凹部１７０ｂが配置されている。これによって、エアーブリッジ１７０の上面１７２に外力が付加された場合に、エアーブリッジ１７０において空間Ｓの直上に位置する部分に力が集中することを抑制できる。したがって、エアーブリッジ１７０の強度を向上させることができる。なお、この構造は、図２に示すソース電極２０ａとソース電極３０を接続するエアーブリッジにも適用できる。
　また、本実施形態に係る半導体装置２００の製造方法によれば、エアーブリッジ下地レジスト１６０の上面１６０ａが、一対のソース電極３０の上面３０ａよりも低い位置に形成される。エアーブリッジ１７０は、一対のソース電極３０の上面３０ａ及びエアーブリッジ下地レジスト１６０の上面１６０ａの相対的な位置関係に概ね対応した形状に、形成される。すなわち、エアーブリッジ１７０の上面１７２において、空間Ｓの直上に位置する領域には凹部１７０ｂが形成される。これによって、エアーブリッジ１７０の上面１７２に外力が付加された場合に、エアーブリッジ１７０において空間Ｓの直上に位置する部分に力が集中することを抑制できる。したがって、エアーブリッジ１７０の強度を向上させることができる。なお、この製造方法は、図２に示すソース電極２０ａとソース電極３０を接続するエアーブリッジの製造方法にも適用できる。
　以上、第１の実施形態及び第３の実施形態で説明したように、実施形態に係る半導体装置では、エアーブリッジの上面は、一対のソース電極に対向する一対の第１領域と、一対の第１領域の間に位置する第２領域と、を含む。そして、第２領域は、第１領域以下の位置に配置されている。これによって、エアーブリッジの上面において、空間の直上に位置する領域が突出することを抑制できる。したがって、エアーブリッジの上面に外力が付加された場合に、エアーブリッジにおいて空間の直上に位置する部分に力が集中することを抑制できる。これによって、エアーブリッジの強度を向上させることができる。
　また、第１の実施形態及び第３の実施形態で説明したように、実施形態に係る半導体装置の製造方法では、上面が一対のソース電極の上面以下の位置に位置するようにエアーブリッジ下地レジストを設ける。エアーブリッジは、一対のソース電極の上面及びエアーブリッジ下地レジストの上面の相対的な位置関係に概ね対応した形状に、形成される。これによって、エアーブリッジの上面において、空間の直上に位置する領域が突出することを抑制できる。したがって、エアーブリッジの上面に外力が付加された場合に、エアーブリッジにおいて空間の直上に位置する部分に力が集中することを抑制できる。これによって、エアーブリッジの強度を向上させることができる。
　以上説明した実施形態によれば、エアーブリッジの強度を向上させた半導体装置と、半導体装置の製造方法を提供することができる。
　また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (10)

  1. 　基板に、２つのソース電極を設ける工程と、
    　前記基板の一方の面に、前記２つのソース電極の間にゲート電極を設ける工程と、
    　前記２つのソース電極の側面と前記基板と前記ゲート電極に絶縁膜を設ける工程と、
    　前記絶縁膜に、エアーブリッジ下地レジストを設ける工程と、
    　前記２つのソース電極及び前記エアーブリッジ下地レジストに、エアーブリッジを設け、
    　前記エアーブリッジ下地レジストを除去する工程と、
    を含む半導体装置の製造方法であって、
    　前記２つのソース電極の前記基板と反対側の面と、後の工程で設ける前記エアーブリッジ下地レジストの表面が、略面一となっていることを特徴とする、
    半導体装置の製造方法。
  2. 　前記基板に、前記２つのソース電極を設ける工程と、
    　前記基板の一方の面に、前記２つのソース電極の間に前記ゲート電極を設ける工程と、
    　前記２つのソース電極の側面と前記基板と前記ゲート電極に前記絶縁膜を設ける工程と、
    　前記絶縁膜に、前記エアーブリッジ下地レジストを設ける工程と、
    　前記２つのソース電極及び前記エアーブリッジ下地レジストに、前記エアーブリッジを設け、
    　前記エアーブリッジ下地レジストを除去する工程と、
    を含む半導体装置の製造方法であって、
    　前記エアーブリッジは、その幅が、前記２つのソース電極の幅と略同一又はそれ以上となるように設けられることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  3. 　基板と、
    　前記基板の一方の面に設けられた２つのソース電極と、
    　前記基板に、前記２つのソース電極の間に設けられたゲート電極と、
    　前記２つのソース電極の側面と前記基板と前記ゲート電極に設けられた絶縁膜と、
    　前記２つのソース電極に設けられたエアーブリッジと、
    を備え、
    　前記エアーブリッジの表面が、略面一となっていることを特徴とする、半導体装置。
  4. 　前記基板と、
    　前記基板の一方の面に設けられた前記２つのソース電極と、
    　前記基板に、前記２つのソース電極の間に設けられた前記ゲート電極と、
    　前記２つのソース電極の側面と前記基板と前記ゲート電極に設けられた前記絶縁膜と、
    　前記２つのソース電極に設けられた前記エアーブリッジと、
    を備え、
    　前記エアーブリッジは、その幅が、前記２つのソース電極の幅と略同一又はそれ以上となるように設けられることを特徴とする、請求項３に記載の半導体装置。
  5. 　基板と、
    　前記基板の上面に互いに離間して設けられた一対のソース電極と、
    　前記基板の前記上面において前記一対のソース電極の間に設けられ、前記一対のソース電極から離間し、上面が前記一対のソース電極の上面よりも低いゲート電極と、
    　前記基板及び前記ゲート電極との間に空間を隔てて設けられ、前記一対のソース電極の前記上面に接続されたエアーブリッジと、
    　を備え、
    　前記エアーブリッジの上面は、前記一対のソース電極に対向する一対の第１領域と、前記一対の第１領域の間に位置する第２領域と、を含み、
    　前記第２領域は、前記一対の第１領域以下の位置に配置されている半導体装置。
  6. 　前記第２領域は、上下方向において、前記一対の第１領域と同じ位置に配置されている請求項５に記載の半導体装置。
  7. 　前記第２領域は、前記一対の第１領域よりも低い位置に配置されている請求項５に記載の半導体装置。
  8. 　上面視において、
    　前記エアーブリッジの前記ソース電極への接続部分は、前記エアーブリッジの前記ゲート電極と重なる部分よりも、前記一対のソース電極の並ぶ方向と交差する方向に突出している請求項５～７のいずれか１つに記載の半導体装置。
  9. 　前記基板の前記空間に臨む面、前記一対のソース電極の前記空間に臨む面、及び前記ゲート電極の前記空間に臨む面を覆う絶縁膜をさらに備えた請求項５～８のいずれか１つに記載の半導体装置。
  10. 　基板の上面に、互いに離間する一対のソース電極と、前記一対のソース電極の間に配置され、前記一対のソース電極から離間し、上面が前記一対のソース電極の上面よりも低いゲート電極と、を設ける工程と、
    　前記一対のソース電極の間に、前記ゲート電極を覆い、上面が前記一対のソース電極の前記上面以下の位置に位置するようにエアーブリッジ下地レジストを設ける工程と、
    　前記一対のソース電極の前記上面及び前記エアーブリッジ下地レジストの前記上面にエアーブリッジを設ける工程と、
    　前記エアーブリッジ下地レジストを除去する工程と、
    　を備えた半導体装置の製造方法。
PCT/JP2019/035905 2019-03-29 2019-09-12 半導体装置、半導体装置の製造方法 WO2020202600A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021511084A JP7254907B2 (ja) 2019-03-29 2019-09-12 半導体装置、半導体装置の製造方法
EP19923204.2A EP3951848A4 (en) 2019-03-29 2019-09-12 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE FABRICATION METHOD
US17/276,560 US20220005748A1 (en) 2019-03-29 2019-09-12 Semiconductor device and method for manufacturing semiconductor device
TW109108718A TWI760712B (zh) 2019-03-29 2020-03-17 半導體裝置及半導體裝置之製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019067284 2019-03-29
JP2019-067284 2019-03-29

Publications (1)

Publication Number Publication Date
WO2020202600A1 true WO2020202600A1 (ja) 2020-10-08

Family

ID=72668488

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/035905 WO2020202600A1 (ja) 2019-03-29 2019-09-12 半導体装置、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220005748A1 (ja)
EP (1) EP3951848A4 (ja)
JP (1) JP7254907B2 (ja)
TW (1) TWI760712B (ja)
WO (1) WO2020202600A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220317573A1 (en) * 2021-03-30 2022-10-06 Tencent Technology (Shenzhen) Company Limited Photoresist removal method and photoresist removal system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195554A (ja) 1984-10-16 1986-05-14 Nec Corp マイクロ波モノリシック回路及びその製造方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002299443A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
JP2012069987A (ja) * 2011-11-25 2012-04-05 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016012737A (ja) * 2015-10-06 2016-01-21 三菱電機株式会社 半導体装置
JP2016151563A (ja) * 2015-02-19 2016-08-22 三菱電機株式会社 半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
US7135747B2 (en) * 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
EP2088620B1 (en) * 2006-11-02 2016-03-16 Kabushiki Kaisha Toshiba Semiconductor device
US7767589B2 (en) * 2007-02-07 2010-08-03 Raytheon Company Passivation layer for a circuit device and method of manufacture
JP5106041B2 (ja) * 2007-10-26 2012-12-26 株式会社東芝 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195554A (ja) 1984-10-16 1986-05-14 Nec Corp マイクロ波モノリシック回路及びその製造方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002299443A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
JP2012069987A (ja) * 2011-11-25 2012-04-05 Mitsubishi Electric Corp 半導体装置の製造方法
JP2016151563A (ja) * 2015-02-19 2016-08-22 三菱電機株式会社 半導体デバイス
JP2016012737A (ja) * 2015-10-06 2016-01-21 三菱電機株式会社 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3951848A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220317573A1 (en) * 2021-03-30 2022-10-06 Tencent Technology (Shenzhen) Company Limited Photoresist removal method and photoresist removal system

Also Published As

Publication number Publication date
EP3951848A1 (en) 2022-02-09
TWI760712B (zh) 2022-04-11
JP7254907B2 (ja) 2023-04-10
JPWO2020202600A1 (ja) 2020-10-08
EP3951848A4 (en) 2023-01-11
US20220005748A1 (en) 2022-01-06
TW202109675A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
US10090486B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
US8274166B2 (en) Semiconductor device and method of manufacturing the same
KR100721113B1 (ko) 박막트랜지스터기판
US11271020B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20150162396A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20190074348A1 (en) Capacitor
WO2019010893A1 (zh) 阵列基板及液晶显示器
US6710547B2 (en) Organic EL display device
WO2020202600A1 (ja) 半導体装置、半導体装置の製造方法
US7812451B2 (en) Semiconductor device and method of manufacturing the same
TWI703686B (zh) 薄膜覆晶封裝結構
CN112563300A (zh) 柔性电子装置
WO2021027066A1 (zh) 显示面板
JP5421550B2 (ja) 表示装置
CN111129042A (zh) 显示面板及显示面板制作方法
WO2018088265A1 (ja) 電子部品
JP7215800B2 (ja) 半導体装置の製造方法および半導体装置
WO2017166398A1 (zh) 阵列基板及其制造方法、显示装置
US20220209014A1 (en) Semiconductor device
KR102385502B1 (ko) 반도체 장치의 제조 방법
JP2010072216A (ja) 基板修理方法および基板
JP7017035B2 (ja) 半導体装置の製造方法
JP2022144464A (ja) キャパシタ
CN115398512A (zh) 显示装置和显示装置的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19923204

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021511084

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019923204

Country of ref document: EP

Effective date: 20211029