JP5421550B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5421550B2 JP5421550B2 JP2008148815A JP2008148815A JP5421550B2 JP 5421550 B2 JP5421550 B2 JP 5421550B2 JP 2008148815 A JP2008148815 A JP 2008148815A JP 2008148815 A JP2008148815 A JP 2008148815A JP 5421550 B2 JP5421550 B2 JP 5421550B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- alloy
- layer structure
- molybdenum
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 86
- 239000010408 film Substances 0.000 claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910000838 Al alloy Inorganic materials 0.000 claims description 36
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 29
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 28
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 28
- 239000011733 molybdenum Substances 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 28
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 27
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 27
- 239000000788 chromium alloy Substances 0.000 claims description 27
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- 229910001080 W alloy Inorganic materials 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 26
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 26
- 239000010937 tungsten Substances 0.000 claims description 26
- 229910052721 tungsten Inorganic materials 0.000 claims description 26
- 239000011651 chromium Substances 0.000 claims description 24
- 229910052804 chromium Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 150000003608 titanium Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 238000000206 photolithography Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
本発明は、表示装置に係り、特に、表示基板に電子回路を備える表示装置に関する。
表示装置の電子回路素子として用いられている薄膜トランジスタや抵抗素子は、板状のガラス基板の上に種々の金属膜及び絶縁膜及び半導体膜を形成する成膜工程、これらの膜を所定の形状にするためのレジストパターンを形成するフォトリソグラフィ工程、このレジストパターンに被覆された領域の膜が残るように膜の一部を除去するエッチング工程、レジストパターンを除去するレジストパターン除去工程とを繰り返すことによって製造される。
しかし、液晶テレビの普及化、大画面化、高精細化及び低消費電力化といった背景から、近年では製造装置の大型化や高性能化が必要となり、結果として製造工程における消費電力の増大や材料の大量使用が問題となっている。そこで、薄膜トランジスタや抵抗素子の製造工程を短縮させることによって、製造に要する電力や材料の使用量を低減することが要求されている。
薄膜トランジスタや抵抗素子の製造工程を短縮させるためには、フォトリソグラフィ工程数を減らすのが最も効果的である。フォトリソグラフィ工程数を減らせば、エッチング工程数やマスクパターン除去工程数を同時に減らすことも可能になるからである。
フォトリソグラフィ工程数を減らす技術として、たとえば、レジストリフロー技術が提案されている（下記特許文献１参照）。本技術は、予め形成されたレジストパターンの内部に有機溶媒を浸透させることによりレジストを軟化させ、レジストパターンの形状を変化させることによって新たなレジストパターンを形成する技術をいう。
レジストリフロー技術は、例えば逆スタガ型薄膜トランジスタにおいて、半導体層パターンとソース・ドレイン電極パターンとを１回のフォトリソグラフィ工程で形成する技術としての応用が期待されている。
レジストリフロー技術は、まず、図２（ａ）に示すように、予めゲート電極パターン７を形成した絶縁性基板６の上層にゲート絶縁膜８、真性半導体薄膜９、不純物半導体薄膜１０及びソース・ドレイン電極用薄膜１１を順次成膜した後、薄膜１１の上にレジストパターン１２ａ及び１２ｂを形成する。
次に、図２（ｂ）に示すように、レジストパターン１２ａ、１２ｂから露出される領域にある薄膜１１、薄膜１０を順次エッチングしてソース電極パターン１１ａ及びドレイン電極パターン１１ｂと、オーミック接触層１０ａ及び１０ｂを形成する。
次に、図２（ｃ）に示すように、レジストパターン１２ａ及び１２ｂをリフローさせることによって新たなレジストパターン１２ｃを形成する。この場合、レジストパターン１２ｃは、リフローの過程で、ソース電極パターン１１ａ上のレジストパターン１２ａとドレイン電極パターン１１ｂ上のレジストパターン１２ｂとがつながるように変形される。
次に、図２（ｄ）に示すように、レジストパターン１２ｃから露出される領域にある薄膜９をエッチングして半導体層パターン９ｃを形成する。
そして、図２（ｅ）に示すように、レジストパターン１２ｃを除去することによって完成する。
特開２００７‐２７３８２８公報
しかし、前記特許文献１に記載された手法は、半導体層パターン１０ｃの形状を制御するために、レジストパターン１２ｃを被覆させたい領域に界面活性剤を選択的に吸着させることで、レジストの流動を促進するものであるが、界面活性剤を吸着させる工程が追加されるため、製造工程全体の短縮効果としては疑問が残る。
また、上記の手法は、半導体層パターン１０ｃのバックチャネル領域が界面活性剤によって汚染されるため、トランジスタ特性やダイオード特性に悪影響を及ぼすことが懸念され、実用的な手法とは言えない。
さらに、上記の手法では、短時間のリフロー処理でチャネル長が数マイクロメートルオーダーの小さなチャネル領域を形成することは可能であるが、チャネル長が数十マイクロメートルオーダーないし数百マイクロメートルオーダーの大きなチャネル領域を形成するには、フォトリソグラフィ工程で形成するレジストパターンの厚膜化とリフロー処理の長時間化が必要になることが予想され、レジスト材料の使用量低減や製造工程全体の短縮といった観点から実用的な手法とは言えない。
本発明の目的は、レジストリフロー技術を用いて形成した素子において、半導体層パターン上の一対の電極の間の距離が比較的大きくても、各電極の間に形成される半導体層パターンを所定寸法通りに構成できる表示装置を提供することにある。
上記目的を達成するための手段を図１を用いて説明する。図１（ａ）は平面図を、図１（ｂ）は図１（ａ）のＸ−Ｘ'線における断面図を示している。
図１において、絶縁基板５の上に形成した半導体層１の上層に電極２と電極３と並設されたとえば５個からなるダミー用電極４が配置されている。
ダミー用電極４は、図中左側から右側にかけて、中央に対して両端が電極の一方の並設方向（図中左側）に突出するパターンからなるものが隣接されて２個、中央に対して両端がそれぞれ電極の一方の並設方向および他方の並設方向に突出するパターンからなるもの１個、中央に対して両端が電極の他方の並設方向（図中右側）に突出するパターンからなるものが隣接されて２個形成されている。これら各ダミー用電極４は、隣接する他のダミー用電極４との隙間を該ダミー用電極４の長手方向に沿ってほぼ一定に保つようになっている。そして、同様の理由から、これらダミー用電極４のパターンに合わせて電極２および電極３の形状も若干変形させている。
このように構成されるダミー用電極４と互いに向かい合う他の電極との間において、少なくとも一方の辺が、平面的に観て、凹部を有するパターンとなっている。
製造工程において、電極２、電極３、ダミー用電極４のパターンは、公知の成膜技術とフォトリソグラフィ技術とエッチング技術とによって同時に形成される。従って、前記レジストリフロー処理を実施する前における電極２、電極３、ダミー用電極４は何れもレジストが被覆された状態となる。
前記レジストリフロー処理によって、最終的に半導体層１のパターンがチャネル領域として機能するために必要となる新たなレジストパターンを形成するためには、前記電極２を被覆しているレジストの一部分と、前記電極３を被覆しているレジストの一部分が、リフロー後に繋がる必要がある。
本発明の第一の特徴は、リフローの過程で、前記ダミー用電極４を被覆しているレジストの一部分が前記電極２を被覆しているレジストの一部分と繋がり、かつ前記ダミー用電極４を被覆しているレジストの別の一部分が前記電極３を被覆しているレジストの一部分とも繋がるため、結果として前記電極２を被覆しているレジストの一部分と、前記電極３を被覆しているレジストの一部分とが、前記ダミーパターン４を被覆しているレジストを介して一連のレジストパターンとして繋がることである。
この一連のレジストパターンをマスクとして、公知のエッチング技術とレジストパターン除去技術を実施することにより、チャネル長の大きな半導体層１のパターンを形成することが可能となる。
本発明の第二の特徴は、前記電極２、前記電極３、前記ダミー用電極４のパターンを配置する際、互いに最も近い距離にあるパターン同士は、互いに向かい合う縁の少なくとも一方が平面形状で凹部を有することにある。
リフロー過程においてレジストは液状化するため、リフロー後のレジストパターン形状は、液状化している時のレジスト自身の表面張力に依存する。表面張力とは、液体が表面積の小さな球形に出来る限り近付こうとする性質のことで、液体内の分子間力に由来する。
従って、リフロー前のレジストパターンが屈曲部を有する平面形状である場合、リフロー過程でレジストは屈曲部の内側（凹部）に向かって引き寄せられる。この時、凹部へ引き寄せられるレジストの体積は屈曲部全体の曲率に依存する。即ち、曲率が大きい（曲がりが急激である）ほど凹部へ引き寄せられるレジストの体積は増大する。
また、リフロー前は互いに離れていた複数個のレジストパターン同士が、リフロー過程で繋がった場合、これらは１個の液状化したレジストとしての挙動、即ち表面積の小さな１個の球形に出来る限り近付こうとする性質を示す。
以上の液体の性質に関する原理を考慮した場合、リフローの過程で、前記電極２を被覆しているレジストと、前記電極３を被覆しているレジストとが、前記ダミー用電極４を被覆しているレジストを介して一連のレジストパターンとして繋がることを促進するためには、リフロー前において互いに最も近い距離にあるレジストパターン同士は、互いに向かい合う縁の少なくとも一方が平面形状で凹部を有することが望ましくなる。
本発明の構成は、たとえば、以下のようなものとすることができる。
（１）本発明の表示装置は、たとえば、絶縁基板上に素子が形成された表示装置であって、
前記素子は、
前記絶縁基板の主面上又は該主面に形成された絶縁膜層上に形成された半導体層パターンと、
前記半導体層パターン上に離間して並設された複数の電極を備え、
前記複数の電極は、第１電極、第２電極、これら第１電極および第２電極の間に配置されるダミー用電極から構成され、
前記複数の電極のそれぞれ対向する辺の少なくとも一方の辺の少なくとも一端側において前記各電極の並設方向に突部が形成されたパターンをなすことを特徴とする。
前記素子は、
前記絶縁基板の主面上又は該主面に形成された絶縁膜層上に形成された半導体層パターンと、
前記半導体層パターン上に離間して並設された複数の電極を備え、
前記複数の電極は、第１電極、第２電極、これら第１電極および第２電極の間に配置されるダミー用電極から構成され、
前記複数の電極のそれぞれ対向する辺の少なくとも一方の辺の少なくとも一端側において前記各電極の並設方向に突部が形成されたパターンをなすことを特徴とする。
（２）本発明の表示装置は、（１）において、前記ダミー用電極は、その中央に対して両端が電極の一方の並設方向に突出するパターンからなるものを含むことを特徴とする。
（３）本発明の表示装置は、（１）において、前記ダミー用電極は、その中央に対して一端が電極の一方の並設方向に突出し他端が電極の他方の並設方向に突出するパターンからなるものを含むことを特徴とする。
（４）本発明の表示装置は、（１）において、前記ダミー用電極は、その中央が電極の一方の並設方向に突出し両端が電極の他方の並設方向に突出するパターンからなるものを含むことを特徴とする。
（５）本発明の表示装置は、（１）において、前記ダミー用電極は、その中央に対して両端がそれぞれ電極の一方の並設方向および他方の並設方向に突出するパターンからなるものを含むことを特徴とする。
（６）本発明の表示装置は、（１）において、前記素子は、前記第１電極をソース電極およびドレイン電極のうちの一方の電極、第２電極をソース電極およびドレイン電極のうちの他方の電極とし、前記絶縁膜下にゲート電極を有する薄膜トランジスタであることを特徴とする。
（７）本発明の表示装置は、（１）において、前記絶縁基板に複数の画素からなる表示領域が形成され、
前記素子は前記表示領域の外側に抵抗素子として形成されていることを特徴とする。
前記素子は前記表示領域の外側に抵抗素子として形成されていることを特徴とする。
（８）本発明の表示装置は、（１）において、前記絶縁膜は窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンであり、前記半導体層パターンはアモルファスシリコンまたは結晶性を有するシリコンであることを特徴とする。
（９）本発明の表示装置は、（１）において、前記電極のそれぞれは、不純物が添加された半導体層と、この半導体層に積層された金属層から構成され、
前記不純物が添加された半導体層はオーミック接触層として形成されていることを特徴とする。
前記不純物が添加された半導体層はオーミック接触層として形成されていることを特徴とする。
（１０）本発明の表示装置は、（１）において、前記電極は、クロム、クロム合金、タングステン、タングステン合金、チタン、チタン合金、モリブデン、モリブデン合金、アルミニウム合金、または銅合金の１層構造、
アルミニウム合金とクロムまたはクロム合金との２層構造、
アルミニウム合金とタングステンまたはタングステン合金との２層構造、
アルミニウム合金とチタンまたはチタン合金との２層構造、
アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、
銅合金とクロムまたはクロム合金との２層構造、
銅合金とタングステンまたはタングステン合金との２層構造、
銅合金とチタンまたはチタン合金との２層構造、
銅合金とモリブデンまたはモリブデン合金との２層構造、
クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、
タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、
チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、
モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、
クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、
タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、
チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、
モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成されたものであることを特徴とする。
アルミニウム合金とクロムまたはクロム合金との２層構造、
アルミニウム合金とタングステンまたはタングステン合金との２層構造、
アルミニウム合金とチタンまたはチタン合金との２層構造、
アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、
銅合金とクロムまたはクロム合金との２層構造、
銅合金とタングステンまたはタングステン合金との２層構造、
銅合金とチタンまたはチタン合金との２層構造、
銅合金とモリブデンまたはモリブデン合金との２層構造、
クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、
タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、
チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、
モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、
クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、
タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、
チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、
モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成されたものであることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱とない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
本発明によれば、レジストリフロー技術を利用した逆スタガ型薄膜トランジスタまたは抵抗素子の形成において、半導体層のチャネル長が大きなものであっても、リフロー前表面処理による工程数追加やバックチャネル領域汚染をせず、かつレジストパターンの厚膜化やリフロー処理の長時間化をさせることなく、高精度にチャネル寸法を制御できる。したがって、本発明の適用によって、表示装置の製造工程が短縮され、製造に要する電力や材料の使用量を低減できる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
以下、本発明の表示装置の実施例を、図面を参照しながら説明する。
〈実施例１〉
図３は、液晶表示パネルに形成される逆スタガ型の薄膜トランジスタの製造工程の一部を示す模式図である。薄膜トランジスタは表示領域における各画素のアクティブ素子として用いられるだけでなく、非表示領域における周辺回路素子としても用いられる。図３は、画素のアクティブ素子として用いられる薄膜トランジスタを、その周辺構成とともに示している。なお、図３中、左側の図は平面図を、右側の図は前記平面図のＸ−Ｘ'線における断面図を示す。
図３は、液晶表示パネルに形成される逆スタガ型の薄膜トランジスタの製造工程の一部を示す模式図である。薄膜トランジスタは表示領域における各画素のアクティブ素子として用いられるだけでなく、非表示領域における周辺回路素子としても用いられる。図３は、画素のアクティブ素子として用いられる薄膜トランジスタを、その周辺構成とともに示している。なお、図３中、左側の図は平面図を、右側の図は前記平面図のＸ−Ｘ'線における断面図を示す。
以下、工程順に説明する。
工程１．（図３（ａ））
まず、ガラス基板１３の上に、公知の成膜技術、フォトリソグラフィ技術、エッチング技術、マスクパターン除去技術により、金属で構成されるゲート信号線１４を形成する。このゲート信号線１４はその一部において薄膜トランジスタのゲート電極として機能するようになっている。
まず、ガラス基板１３の上に、公知の成膜技術、フォトリソグラフィ技術、エッチング技術、マスクパターン除去技術により、金属で構成されるゲート信号線１４を形成する。このゲート信号線１４はその一部において薄膜トランジスタのゲート電極として機能するようになっている。
ゲート信号線１４の金属は、たとえば、クロム、クロム合金、タングステン、タングステン合金、チタン、チタン合金、モリブデン、モリブデン合金、アルミニウム合金、または銅合金の１層構造、アルミニウム合金とクロムまたはクロム合金との２層構造、アルミニウム合金とタングステンまたはタングステン合金との２層構造、アルミニウム合金とチタンまたはチタン合金との２層構造、アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、銅合金とクロムまたはクロム合金との２層構造、銅合金とタングステンまたはタングステン合金との２層構造、銅合金とチタンまたはチタン合金との２層構造、銅合金とモリブデンまたはモリブデン合金との２層構造、クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成されている。
工程２．（図３（ｂ））
次に、ガラス基板１３及びゲート信号線１４の上に、絶縁膜１５、シリコン膜１６、不純物が添加されたシリコン膜１７、金属膜１８を順次成膜する。絶縁膜１５は、たとえば、窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンの何れかから構成されている。シリコン膜１６及び不純物が添加されたシリコン膜１７の主成分は、アモルファスシリコンまたは結晶性を有するシリコンの何れであってもよい。金属膜１８は、ゲート信号線１４と同様に、たとえば、クロム、クロム合金、タングステン、タングステン合金、チタン、チタン合金、モリブデン、モリブデン合金、アルミニウム合金、または銅合金の１層構造、アルミニウム合金とクロムまたはクロム合金との２層構造、アルミニウム合金とタングステンまたはタングステン合金との２層構造、アルミニウム合金とチタンまたはチタン合金との２層構造、アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、銅合金とクロムまたはクロム合金との２層構造、銅合金とタングステンまたはタングステン合金との２層構造、銅合金とチタンまたはチタン合金との２層構造、銅合金とモリブデンまたはモリブデン合金との２層構造、クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成される。
次に、ガラス基板１３及びゲート信号線１４の上に、絶縁膜１５、シリコン膜１６、不純物が添加されたシリコン膜１７、金属膜１８を順次成膜する。絶縁膜１５は、たとえば、窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンの何れかから構成されている。シリコン膜１６及び不純物が添加されたシリコン膜１７の主成分は、アモルファスシリコンまたは結晶性を有するシリコンの何れであってもよい。金属膜１８は、ゲート信号線１４と同様に、たとえば、クロム、クロム合金、タングステン、タングステン合金、チタン、チタン合金、モリブデン、モリブデン合金、アルミニウム合金、または銅合金の１層構造、アルミニウム合金とクロムまたはクロム合金との２層構造、アルミニウム合金とタングステンまたはタングステン合金との２層構造、アルミニウム合金とチタンまたはチタン合金との２層構造、アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、銅合金とクロムまたはクロム合金との２層構造、銅合金とタングステンまたはタングステン合金との２層構造、銅合金とチタンまたはチタン合金との２層構造、銅合金とモリブデンまたはモリブデン合金との２層構造、クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成される。
工程２．（図３（ｃ））
次に、金属膜１８の上層に、公知のフォトリソグラフィ技術でレジストパターン１９ａと１９ｂと１９ｃを形成する。この時、レジストパターン１９ｃはレジストパターン１９ａと１９ｂとの間に複数並設されて配置されている。レジストパターン１９ａの平面形状はソース電極の平面形状に対応し、レジストパターン１９ｂの平面形状はドレイン電極の平面形状に対応し、レジストパターン１９ｃの平面形状はダミー用電極の平面形状に対応している。図３（ｃ）では、その左側の図から明らかとなるように、レジストパターン１９ｃの平面形状を屈曲部内側（凹部）の角度が９０度のＶ字多角形で示している。しかし、多角形ではなく曲線部を有する平面形状（例えばＵ字形）であってもよい。後述のリフローの過程でレジストの流動を促進したい方向に前記凹部を配置することが重要である。また、凹部の角度は鋭角であっても鈍角であってもよい。半導体層のチャネル長（Ｌ）とチャネル幅（Ｗ）との比率（Ｌ／Ｗ）をより大きくするには、上述の液体の性質に関する原理から、凹部の角度を鋭角にすることが有効となる。
次に、金属膜１８の上層に、公知のフォトリソグラフィ技術でレジストパターン１９ａと１９ｂと１９ｃを形成する。この時、レジストパターン１９ｃはレジストパターン１９ａと１９ｂとの間に複数並設されて配置されている。レジストパターン１９ａの平面形状はソース電極の平面形状に対応し、レジストパターン１９ｂの平面形状はドレイン電極の平面形状に対応し、レジストパターン１９ｃの平面形状はダミー用電極の平面形状に対応している。図３（ｃ）では、その左側の図から明らかとなるように、レジストパターン１９ｃの平面形状を屈曲部内側（凹部）の角度が９０度のＶ字多角形で示している。しかし、多角形ではなく曲線部を有する平面形状（例えばＵ字形）であってもよい。後述のリフローの過程でレジストの流動を促進したい方向に前記凹部を配置することが重要である。また、凹部の角度は鋭角であっても鈍角であってもよい。半導体層のチャネル長（Ｌ）とチャネル幅（Ｗ）との比率（Ｌ／Ｗ）をより大きくするには、上述の液体の性質に関する原理から、凹部の角度を鋭角にすることが有効となる。
工程３．（図３（ｄ））
次に、レジストパターン１９ａと１９ｂと１９ｃから露出されている領域の金属膜１８を公知のウェットエッチング技術または公知のドライエッチング技術で除去し、さらに、不純物が添加されたシリコン膜１７を、公知のドライエッチング技術で除去する。これにより、シリコン膜１６の上に、不純物を添加したシリコンからなるオーミック接触層１７ａと１７ｂと１７ｃ、金属膜からなるソース電極１８ａとドレイン電極１８ｂとダミーパターン１８ｃが形成される。
次に、レジストパターン１９ａと１９ｂと１９ｃから露出されている領域の金属膜１８を公知のウェットエッチング技術または公知のドライエッチング技術で除去し、さらに、不純物が添加されたシリコン膜１７を、公知のドライエッチング技術で除去する。これにより、シリコン膜１６の上に、不純物を添加したシリコンからなるオーミック接触層１７ａと１７ｂと１７ｃ、金属膜からなるソース電極１８ａとドレイン電極１８ｂとダミーパターン１８ｃが形成される。
工程４．（図３（ｅ））
次に、レジストパターン１９ａと１９ｂと１９ｃを、流動による変形を起こさせ新たなレジストパターン１９ｄを形成する。この場合、レジストの流動はダミーパターン１８ｃの前記凹部側に促進される性質を有する。このため、変形された新たなレジストパターン１９ｄは、断続されることなく、一連に接続されたパターンとして形成されるようになる。したがって、レジストパターン１９ｄはレジストパターン１９ａ、１９ｂ、１９ｃが相互に繋がることによって形成される平面形状で、ソース電極１８ａとドレイン電極１８ｂとダミーパターン１８ｃは一連のレジストパターン１９ｄで被覆された状態となる。
次に、レジストパターン１９ａと１９ｂと１９ｃを、流動による変形を起こさせ新たなレジストパターン１９ｄを形成する。この場合、レジストの流動はダミーパターン１８ｃの前記凹部側に促進される性質を有する。このため、変形された新たなレジストパターン１９ｄは、断続されることなく、一連に接続されたパターンとして形成されるようになる。したがって、レジストパターン１９ｄはレジストパターン１９ａ、１９ｂ、１９ｃが相互に繋がることによって形成される平面形状で、ソース電極１８ａとドレイン電極１８ｂとダミーパターン１８ｃは一連のレジストパターン１９ｄで被覆された状態となる。
工程５．（図３（ｆ））
次に、レジストパターン１９ｄから露出されている領域のシリコン膜１６を公知のドライエッチング技術で除去する。これにより、トランジスタのチャネル領域となる半導体層パターン１６ｄが形成される。この場合、レジストパターン１９ｄの一部をエッチングで除去した後に、シリコン膜１６をエッチングで除去して形成してもよい。また、レジストパターン１９ｄの一部を除去する工程とシリコン膜１６を除去する工程とを同時に実施してもよい。レジストパターン１９ｄのエッチング膜厚とシリコン膜１６のエッチング魔厚との比率は、エッチング用ガスの組成やドライエッチング装置のＲＦ出力を調整することによって制御できる。何れの手法にせよ、レジストパターン１９ｄのエッチング膜厚を増大させてシリコン膜１６をエッチングで除去すれば、最終的にチャネル幅の小さな半導体層パターンに仕上げることも可能となる（図３（ｇ）参照）。
次に、レジストパターン１９ｄから露出されている領域のシリコン膜１６を公知のドライエッチング技術で除去する。これにより、トランジスタのチャネル領域となる半導体層パターン１６ｄが形成される。この場合、レジストパターン１９ｄの一部をエッチングで除去した後に、シリコン膜１６をエッチングで除去して形成してもよい。また、レジストパターン１９ｄの一部を除去する工程とシリコン膜１６を除去する工程とを同時に実施してもよい。レジストパターン１９ｄのエッチング膜厚とシリコン膜１６のエッチング魔厚との比率は、エッチング用ガスの組成やドライエッチング装置のＲＦ出力を調整することによって制御できる。何れの手法にせよ、レジストパターン１９ｄのエッチング膜厚を増大させてシリコン膜１６をエッチングで除去すれば、最終的にチャネル幅の小さな半導体層パターンに仕上げることも可能となる（図３（ｇ）参照）。
工程６．（図３（ｈ））
次に、公知のレジストパターン除去技術により、レジストパターン１９ｄを全て除去する。結果として、逆スタガ型薄膜トランジスタの半導体層パターン１６ｄ、オーミック接触層１７ａと１７ｂと１７ｃ、ソース電極１８ａ、ドレイン電極１８ｂ、ダミーパターン１８ｃが１回のフォトリソグラフィ工程で形成される。
次に、公知のレジストパターン除去技術により、レジストパターン１９ｄを全て除去する。結果として、逆スタガ型薄膜トランジスタの半導体層パターン１６ｄ、オーミック接触層１７ａと１７ｂと１７ｃ、ソース電極１８ａ、ドレイン電極１８ｂ、ダミーパターン１８ｃが１回のフォトリソグラフィ工程で形成される。
これ以降は、図４において、液晶表示装置用逆スタガ型薄膜トランジスタが完成するまでの製造工程を示している。
工程７．（図４（ａ））
絶縁膜１５、半導体層パターン１６ｄ、ソース電極１８ａ、ドレイン電極１８ｂ、ダミーパターン１８ｃが被覆されるように、保護絶縁膜２０を公知の成膜技術で成膜する。保護絶縁膜２０は、窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンの何れかから構成されているものであればよい。
絶縁膜１５、半導体層パターン１６ｄ、ソース電極１８ａ、ドレイン電極１８ｂ、ダミーパターン１８ｃが被覆されるように、保護絶縁膜２０を公知の成膜技術で成膜する。保護絶縁膜２０は、窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンの何れかから構成されているものであればよい。
工程８．（図４（ｂ））
次に、ソース電極１８ａの一部が露出するようにコンタクトホール２０ａを、ドレイン電極１８ｂから延在するドレイン配線２１ｂの端部の一部が露出するようにコンタクトホール２０ｂを、ゲート電極１４から延在するゲート配線２１ｅ端部の一部が露出するようにコンタクトホール２０ｅを形成する。なお、ダミーパターン１８ｃは、他の配線から独立させるため、敢えてその上にコンタクトホールを開口する必要はない。コンタクトホール２０ａと２０ｂと２０ｅは、公知のフォトリソグラフィ技術と公知のドライエッチング技術と公知のレジストパターン除去技術によって開口すればよい。
次に、ソース電極１８ａの一部が露出するようにコンタクトホール２０ａを、ドレイン電極１８ｂから延在するドレイン配線２１ｂの端部の一部が露出するようにコンタクトホール２０ｂを、ゲート電極１４から延在するゲート配線２１ｅ端部の一部が露出するようにコンタクトホール２０ｅを形成する。なお、ダミーパターン１８ｃは、他の配線から独立させるため、敢えてその上にコンタクトホールを開口する必要はない。コンタクトホール２０ａと２０ｂと２０ｅは、公知のフォトリソグラフィ技術と公知のドライエッチング技術と公知のレジストパターン除去技術によって開口すればよい。
なお、図４（ｂ）において、図中左側に、コンタクトホール２０ａとその周辺構成の平面図、コンタクトホール２０ｂとその周辺構成の平面図、コンタクトホール２０ｃとその周辺構成の平面図を示し、図中右側に、コンタクトホール２０ａとその周辺構成の断面図、コンタクトホール２０ｂとその周辺構成の断面図、コンタクトホール２０ｃとその周辺構成の断面図を示している。図４（ｃ）、（ｄ）、（ｅ）においても同様である。
工程９．（図４（ｃ））
次に、ソース電極１８ａの露出した部分、ドレイン配線２１ｂの露出した部分、ゲート配線２１ｅの露出した部分、保護絶縁膜２０の表面、コンタクトホール２０ａと２０ｂと２０ｅにおける夫々の側壁部分が被覆されるように、透明導電膜２２を公知の成膜技術で成膜する。透明導電膜２２は、インジウム‐スズ酸化物、亜鉛酸化物、インジウム‐スズ‐亜鉛酸化物の何れかから構成されているものであればよい。
次に、ソース電極１８ａの露出した部分、ドレイン配線２１ｂの露出した部分、ゲート配線２１ｅの露出した部分、保護絶縁膜２０の表面、コンタクトホール２０ａと２０ｂと２０ｅにおける夫々の側壁部分が被覆されるように、透明導電膜２２を公知の成膜技術で成膜する。透明導電膜２２は、インジウム‐スズ酸化物、亜鉛酸化物、インジウム‐スズ‐亜鉛酸化物の何れかから構成されているものであればよい。
工程１０．（図４（ｄ））
次に、透明導電膜２２の上層に、公知のフォトリソグラフィ技術でレジストパターン２３ａと２３ｂと２３ｅを形成する。この時、レジストパターン２３ａの平面形状は画素電極またはソース端子形成用、レジストパターン２３ｂの平面形状はドレイン端子形成用、レジストパターン２３ｅの平面形状はゲート端子形成用とする。
次に、透明導電膜２２の上層に、公知のフォトリソグラフィ技術でレジストパターン２３ａと２３ｂと２３ｅを形成する。この時、レジストパターン２３ａの平面形状は画素電極またはソース端子形成用、レジストパターン２３ｂの平面形状はドレイン端子形成用、レジストパターン２３ｅの平面形状はゲート端子形成用とする。
工程１１．（図４（ｅ））
次に、レジストパターン２３ａと２３ｂと２３ｅの何れにも被覆されていない領域にある透明導電膜２２を公知のエッチング技術で除去し、続いて公知のレジストパターン除去技術でレジストパターン２３ａと２３ｂと２３ｅを除去する（図４（ｅ））。この結果、ソース電極１８ａと接触する画素電極２４ａまたはソース端子２２ａ、ドレイン配線２１ｂと接触するドレイン端子２２ｂ、ゲート配線２１ｅと接触するゲート端子２２ｅが形成される。
次に、レジストパターン２３ａと２３ｂと２３ｅの何れにも被覆されていない領域にある透明導電膜２２を公知のエッチング技術で除去し、続いて公知のレジストパターン除去技術でレジストパターン２３ａと２３ｂと２３ｅを除去する（図４（ｅ））。この結果、ソース電極１８ａと接触する画素電極２４ａまたはソース端子２２ａ、ドレイン配線２１ｂと接触するドレイン端子２２ｂ、ゲート配線２１ｅと接触するゲート端子２２ｅが形成される。
以上の工程を経ることにより、液晶表示装置用の逆スタガ型薄膜トランジスタが完成する。
〈実施例２〉
図５は、抵抗素子の製造工程の一部を示す模式図である。この抵抗素子は、表示装置の非表示領域においてたとえば静電気保護回路素子として形成される。
図５は、抵抗素子の製造工程の一部を示す模式図である。この抵抗素子は、表示装置の非表示領域においてたとえば静電気保護回路素子として形成される。
以下、工程順に説明をする。
工程１．（図５（ａ））
まず、ガラス基板２５の上に、絶縁膜２６、シリコン膜２７、不純物が添加されたシリコン膜２８、金属膜２９を順次成膜する。絶縁膜２６は前記絶縁膜１５と同様である。シリコン膜２７及び不純物が添加されたシリコン膜２８の主成分は、それぞれ前記シリコン膜１６、前記不純物が添加されたシリコン膜１７の主成分と同様である。金属膜２９は前記金属膜１８と同様である。
まず、ガラス基板２５の上に、絶縁膜２６、シリコン膜２７、不純物が添加されたシリコン膜２８、金属膜２９を順次成膜する。絶縁膜２６は前記絶縁膜１５と同様である。シリコン膜２７及び不純物が添加されたシリコン膜２８の主成分は、それぞれ前記シリコン膜１６、前記不純物が添加されたシリコン膜１７の主成分と同様である。金属膜２９は前記金属膜１８と同様である。
工程２．（図５（ｂ））
次に、図３（ｃ）と同様に、金属膜２９の上層にレジストパターン３０ａと３０ｂと３０ｃを形成する。この時、レジストパターン３０ｃはレジストパターン３０ａと３０ｂとの間に配置されているものとする。レジストパターン３０ａと３０ｂの平面形状は電極形成用、レジストパターン３０ｃの平面形状はダミーパターン形成用とする。また、レジストパターン３０ｃの平面形状は、前記レジストパターン１９ｃと同様に、リフローの過程でレジストの流動を促進したい方向に凹部を配置すればよい。
次に、図３（ｃ）と同様に、金属膜２９の上層にレジストパターン３０ａと３０ｂと３０ｃを形成する。この時、レジストパターン３０ｃはレジストパターン３０ａと３０ｂとの間に配置されているものとする。レジストパターン３０ａと３０ｂの平面形状は電極形成用、レジストパターン３０ｃの平面形状はダミーパターン形成用とする。また、レジストパターン３０ｃの平面形状は、前記レジストパターン１９ｃと同様に、リフローの過程でレジストの流動を促進したい方向に凹部を配置すればよい。
工程３．（図５（ｃ））
次に、レジストパターン３０ａと３０ｂと３０ｃから露出されてる領域の金属膜２９を公知のウェットエッチング技術または公知のドライエッチング技術で除去し、これによって露出する不純物が添加されたシリコン膜２８を、公知のドライエッチング技術で除去する（図５（ｃ））。これにより、シリコン膜２７の上に、不純物を添加したシリコンからなるオーミック接触層２８ａと２８ｂと２８ｃ、金属膜からなる電極２９ａと電極２９ｂとダミーパターン２９ｃが形成される。
次に、レジストパターン３０ａと３０ｂと３０ｃから露出されてる領域の金属膜２９を公知のウェットエッチング技術または公知のドライエッチング技術で除去し、これによって露出する不純物が添加されたシリコン膜２８を、公知のドライエッチング技術で除去する（図５（ｃ））。これにより、シリコン膜２７の上に、不純物を添加したシリコンからなるオーミック接触層２８ａと２８ｂと２８ｃ、金属膜からなる電極２９ａと電極２９ｂとダミーパターン２９ｃが形成される。
工程４．（図５（ｄ））
次に、公知のレジストリフロー技術でレジストパターン３０ａと３０ｂと３０ｃを変形して新たなレジストパターン３０ｄを形成する。この場合、レジストパターン３０ｄはレジストパターン３０ａと３０ｂと３０ｃとが繋がることによって形成された平面形状で、電極２９ａと電極２９ｂとダミーパターン２９ｃは一連のレジストパターン３０ｄで被覆された状態となる。
次に、公知のレジストリフロー技術でレジストパターン３０ａと３０ｂと３０ｃを変形して新たなレジストパターン３０ｄを形成する。この場合、レジストパターン３０ｄはレジストパターン３０ａと３０ｂと３０ｃとが繋がることによって形成された平面形状で、電極２９ａと電極２９ｂとダミーパターン２９ｃは一連のレジストパターン３０ｄで被覆された状態となる。
工程５．（図５（ｅ））
次に、レジストパターン３０ｄから露出されている領域のシリコン膜２７を公知のドライエッチング技術で除去することで、抵抗素子の半導体層パターン２７ｄが形成される。この時、レジストパターン３０ｄのエッチング膜厚を増大させてシリコン膜２７をエッチングで除去すれば、最終的にチャネル幅の小さい、即ち高抵抗である半導体層パターンに仕上げることも可能となる（図５（ｆ）参照）。
次に、レジストパターン３０ｄから露出されている領域のシリコン膜２７を公知のドライエッチング技術で除去することで、抵抗素子の半導体層パターン２７ｄが形成される。この時、レジストパターン３０ｄのエッチング膜厚を増大させてシリコン膜２７をエッチングで除去すれば、最終的にチャネル幅の小さい、即ち高抵抗である半導体層パターンに仕上げることも可能となる（図５（ｆ）参照）。
工程６．（図５（ｇ））
次に、公知のレジストパターン除去技術により、レジストパターン３０ｄを全て除去する。その結果、実施例１と同様に、１回のフォトリソグラフィ工程で薄膜ダイオードの半導体層パターン２７ｄ、オーミック接触層２８ａと２８ｂと２８ｃ、電極２９ａ、電極２９ｂ、ダミーパターン２９ｃが形成される。
次に、公知のレジストパターン除去技術により、レジストパターン３０ｄを全て除去する。その結果、実施例１と同様に、１回のフォトリソグラフィ工程で薄膜ダイオードの半導体層パターン２７ｄ、オーミック接触層２８ａと２８ｂと２８ｃ、電極２９ａ、電極２９ｂ、ダミーパターン２９ｃが形成される。
工程７．（図５（ｈ））
次に、露出した絶縁膜２６、半導体層パターン２７ｄ、電極２９ａ、電極２９ｂ、ダミーパターン２９ｃが被覆されるように、保護絶縁膜３１を公知の成膜技術で成膜する。保護絶縁膜３１は、前記保護絶縁膜２０と同様である。
次に、露出した絶縁膜２６、半導体層パターン２７ｄ、電極２９ａ、電極２９ｂ、ダミーパターン２９ｃが被覆されるように、保護絶縁膜３１を公知の成膜技術で成膜する。保護絶縁膜３１は、前記保護絶縁膜２０と同様である。
以上の工程により、液晶表示装置用の薄膜ダイオードの基本構造が完成する。電極２９ａと電極２９ｂに関しては、必要に応じて上層の一部が露出するようにコンタクトホールを形成し、さらに露出した部分の上層に透明導電膜パターンを形成することで、透明導電膜パターンを介して他の回路素子と接続してもよい。
〈実施例３〉
図６（ａ）ないし（ｈ）は、それぞれ、本発明の他の実施例を示す図で、図１（ａ）に対応した図となっている。
図６（ａ）ないし（ｈ）は、それぞれ、本発明の他の実施例を示す図で、図１（ａ）に対応した図となっている。
図６（ａ）ないし（ｈ）において、図６（ａ）の場合と比較した場合、電極、およびダミー用電極の平面形状が異なっていることにある。図６（ａ）ないし（ｈ）において、符号３３は半導体層パターン、符号３２ａ、３２ｂは電極、符号３２ｃはダミー用電極パターンを示している。
図６（ａ）は、ダミー用電極として、その中央に対して両端が電極の一方の並設方向に突出するパターンを有するものを含んで前記ダミー用電極パターン３２ｃを構成している。
この場合、前記ダミー用電極は、隣接する他の電極（ダミー用電極をも含む）との隙間を該ダミー用電極の長手方向に沿ってほぼ一定に保つため、他のパターンからなるダミー用電極も備えたダミー用電極パターン３２ｃを構成している。また、電極３２ａ、３２ｂにおいても、隣接するダミー用電極のパターンとの関係で変形されたものとなっている。このことは、図６（ｂ）以降に示されるダミー用電極パターン３２ｃ、電極３２ａ、３２ｂのパターンにおいても同様である。
図６（ｂ）は、ダミー用電極として、その中央に対して一端が電極の一方の並設方向に突出し他端が電極の他方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。
図６（ｃ）は、ダミー用電極として、その中央に対して両端が電極の一方の並設方向に突出するパターンを有するものを含んで前記ダミー用電極パターン３２ｃを構成している。
図６（ｄ）は、ダミー用電極として、その中央が電極の一方の並設方向に突出し両端が電極の他方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。
図６（ｅ）は、ダミー用電極として、その中央に対して両端がそれぞれ電極の一方の並設方向および他方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。
図６（ｆ）は、ダミー用電極として、その中央に対して両端がそれぞれ電極の一方の並設方向および他方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。また、他のダミー用電極として円形パターンからなるものをも含んでいる。
図６（ｇ）は、ダミー用電極として、その中央に対して両端が電極の一方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。また、他のダミー用電極として円形パターンからなるものをも含んでいる。
図６（ｈ）は、ダミー用電極として、その中央が電極の一方の並設方向に突出し両端が電極の他方の並設方向に突出するパターンからなるものを含んで前記ダミー用電極パターン３２ｃを構成している。
これらは、いずれのダミー用電極パターン３２ｃにおいても、並設された複数の電極（ダミー用電極も含む）のそれぞれ対向する辺の少なくとも一方の辺の少なくとも一端側において前記各電極の並設方向に突部が形成されたパターンをなすように構成されたものとなっている。
前述した実施の形態の素子は、液晶表示装置のみならず、エレクトロルミネッセンス表示装置または集積回路を備えた基板にも適用できる。
１……半導体層、２、３……電極、４……ダミーパターン、５……絶縁性基板、６……絶縁性基板、７……ゲート電極パターン、８……ゲート絶縁膜、９……真性半導体薄膜、９ｃ……半導体層パターン、１０……不純物半導体薄膜、１０ａ、１０ｂ……オーミック接触層、１１……ソース・ドレイン配線用薄膜、１１ａ……ソース電極パターン、１１ｂ……ドレイン電極パターン、１２ａ……ソース電極形成用レジストパターン、１２ｂ……ドレイン電極形成用レジストパターン、１２ｃ……リフロー処理によって形成されるレジストパターン、１３……ガラス基板、１４……ゲート電極、１５……絶縁膜、１６……シリコン膜、１６ｄ……半導体層パターン、１７……不純物が添加されたシリコン膜、１７ａ、１７ｂ、１７ｃ……オーミック接触層、１８……金属膜、１８ａ……ソース電極、１８ｂ……ドレイン電極、１８ｃ……ダミーパターン、１９ａ……ソース電極形成用レジストパターン、１９ｂ……ドレイン電極用レジストパターン、１９ｃ……ダミーパターン形成用レジストパターン、１９ｄ……リフロー処理によって形成されるレジストパターン、２０……保護絶縁膜、２０ａ、２０ｂ、２０ｅ……コンタクトホール、２１ｂ……ドレイン配線、２１ｅ……ゲート配線、２２……透明導電膜、２２ａ……ソース端子、２２ｂ……ドレイン端子、２２ｅ……ゲート端子、２３ａ……画素電極またはソース端子形成用レジストパターン、２３ｂ……ドレイン端子形成用レジストパターン、２３ｅ……ゲート端子形成用レジストパターン、２４ａ……画素電極、２５……ガラス基板、２６……絶縁膜、２７……シリコン膜、２７ｄ……半導体層パターン、２８……不純物が添加されたシリコン膜、２８ａ、２８ｂ、２８ｃ……オーミック接触層、２９……金属膜、２９ａ、２９ｂ……電極、２９ｃ……ダミーパターン、３０ａ、３０ｂ……電極形成用レジストパターン、３０ｃ……ダミーパターン形成用レジストパターン、３０ｄ……リフロー処理によって形成されるレジストパターン、３１……保護絶縁膜、３２ａ、３２ｂ……電極、３２ｃ……ダミーパターン、３３……半導体層パターン。
Claims (9)
- 絶縁基板の主面上又は該主面に絶縁膜層を形成し、
前記絶縁膜層上に半導体層を形成し、
前記半導体層上に電極層を形成し、
レジストパターンを用いて、前記電極層をエッチングすることにより、前記半導体層上にそれぞれ離間して並設される、第１電極、第２電極、及び、該第１電極および第２電極の間に該第１電極から第２電極に向かう方向に沿って複数のダミー用電極を形成し、
前記レジストパターンに流動による変形を起こさせ、新たなレジストパターンを形成し、
前記新たなレジストパターンをマスクとして、前記半導体層をエッチングして半導体層パターンを形成する、ことを特徴とする前記絶縁基板上に素子が形成された表示装置の製造方法であって、
前記複数のダミー用電極は、前記第１電極側及び第２電極側に凸部又は凹部を有するダミー用電極を含む、
ことを特徴とする表示装置の製造方法。 - 前記複数のダミー用電極は、前記第１電極側に前記第１電極に向かって凸部を有し、前記第２電極側に前記第２電極に向かって凹部を有するダミー用電極を含むことを特徴とする請求項１に記載の表示装置の製造方法。
- 前記複数のダミー用電極は、前記第１電極側に前記第１電極に向かって凸部を有し、前記第２電極側に前記第２電極に向かって凸部を有するダミー用電極を含むことを特徴とする請求項１に記載の表示装置の製造方法。
- 前記複数のダミー用電極は、前記第１電極側の前記第１電極から前記第２電極に向かう方向と交差する方向から見た中央部に、前記第１電極に向かった凸部を有し、前記交差する方向から見た前記第２電極側の両端部に、前記第２電極に向かった凸部を有するダミー用電極を含むことを特徴とする請求項１に記載の表示装置の製造方法。
- 前記素子は、前記第１電極をソース電極およびドレイン電極のうちの一方の電極、第２電極をソース電極およびドレイン電極のうちの他方の電極とし、前記絶縁膜下にゲート電極を有する薄膜トランジスタであることを特徴とする請求項１に記載の表示装置の製造方法。
- 前記絶縁基板に複数の画素からなる表示領域が形成され、前記素子は前記表示領域の外側に抵抗素子として形成されていることを特徴とする請求項１に記載の表示装置の製造方法。
- 前記絶縁膜は窒化シリコンまたは酸化シリコンまたは窒化酸化シリコンであり、前記半導体層パターンはアモルファスシリコンまたは結晶性を有するシリコンであることを特徴とする請求項１に記載の表示装置の製造方法。
- 前記第１の電極、前記第２の電極、及び前記複数のダミー用電極のそれぞれは、不純物が添加された半導体層と、この半導体層に積層された金属層から構成され、
前記不純物が添加された半導体層はオーミック接触層として形成されていることを特徴とする請求項１に記載の表示装置の製造方法。 - 前記第１の電極、前記第２の電極、及び前記複数のダミー用電極は、クロム、クロム合金、タングステン、タングステン合金、チタン、チタン合金、モリブデン、モリブデン合金、アルミニウム合金、または銅合金の１層構造、アルミニウム合金とクロムまたはクロム合金との２層構造、アルミニウム合金とタングステンまたはタングステン合金との２層構造、アルミニウム合金とチタンまたはチタン合金との２層構造、アルミニウム合金とモリブデンまたはモリブデン合金との２層構造、銅合金とクロムまたはクロム合金との２層構造、銅合金とタングステンまたはタングステン合金との２層構造、銅合金とチタンまたはチタン合金との２層構造、銅合金とモリブデンまたはモリブデン合金との２層構造、クロムまたはクロム合金とアルミニウム合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金とアルミニウム合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金とアルミニウム合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金とアルミニウム合金とモリブデンまたはモリブデン合金との３層構造、クロムまたはクロム合金と銅合金とクロムまたはクロム合金との３層構造、タングステンまたはタングステン合金と銅合金とタングステンまたはタングステン合金との３層構造、チタンまたはチタン合金と銅合金とチタンまたはチタン合金との３層構造、モリブデンまたはモリブデン合金と銅合金とモリブデンまたはモリブデン合金との３層構造の何れかから構成されたものであることを特徴とする請求項１に記載の表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008148815A JP5421550B2 (ja) | 2008-06-06 | 2008-06-06 | 表示装置 |
| US12/477,981 US7939830B2 (en) | 2008-06-06 | 2009-06-04 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008148815A JP5421550B2 (ja) | 2008-06-06 | 2008-06-06 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009295831A JP2009295831A (ja) | 2009-12-17 |
| JP5421550B2 true JP5421550B2 (ja) | 2014-02-19 |
Family
ID=41399490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008148815A Active JP5421550B2 (ja) | 2008-06-06 | 2008-06-06 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7939830B2 (ja) |
| JP (1) | JP5421550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102481378B1 (ko) * | 2015-12-10 | 2022-12-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 표시 장치 |
| CN107658267B (zh) * | 2017-09-15 | 2020-11-06 | 惠科股份有限公司 | 阵列基板的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3616584B2 (ja) * | 2000-06-12 | 2005-02-02 | 鹿児島日本電気株式会社 | パターン形成方法及びそれを用いた表示装置の製造方法 |
| JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| WO2006117909A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板 |
| JP4451412B2 (ja) | 2006-03-31 | 2010-04-14 | 東京エレクトロン株式会社 | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP2008300755A (ja) | 2007-06-04 | 2008-12-11 | Ips Alpha Technology Ltd | 表示装置 |
-
2008
- 2008-06-06 JP JP2008148815A patent/JP5421550B2/ja active Active
-
2009
- 2009-06-04 US US12/477,981 patent/US7939830B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009295831A (ja) | 2009-12-17 |
| US7939830B2 (en) | 2011-05-10 |
| US20090302320A1 (en) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018214727A1 (zh) | 柔性显示基板及其制作方法、显示装置 | |
| EP1873833A1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| JP4644179B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP4947510B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP4519759B2 (ja) | Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法 | |
| US8426229B2 (en) | Method of fabricating liquid crystal display device | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP2006163389A (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| KR20080082253A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR102248837B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| US20130146900A1 (en) | Display substrate and method of manufacturing the same | |
| US8120032B2 (en) | Active device array substrate and fabrication method thereof | |
| KR20110114906A (ko) | 표시기판 및 그 제조방법 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| US8148724B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US8048698B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| TWI423394B (zh) | 製造薄膜電晶體基板之方法 | |
| JP5146477B2 (ja) | トランジスタアレイ基板及びその製造方法 | |
| JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
| JP5421550B2 (ja) | 表示装置 | |
| CN106206615B (zh) | 阵列基板的制作方法 | |
| KR20130069121A (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
| WO2012176702A1 (ja) | Ｔｆｔ基板およびその製造方法ならびに表示装置 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US10128383B2 (en) | Thin film transistor array substrate and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120330 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5421550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |