JP4451412B2 - リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 - Google Patents

リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 Download PDF

Info

Publication number
JP4451412B2
JP4451412B2 JP2006098974A JP2006098974A JP4451412B2 JP 4451412 B2 JP4451412 B2 JP 4451412B2 JP 2006098974 A JP2006098974 A JP 2006098974A JP 2006098974 A JP2006098974 A JP 2006098974A JP 4451412 B2 JP4451412 B2 JP 4451412B2
Authority
JP
Japan
Prior art keywords
film
resist
reflow
surface treatment
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006098974A
Other languages
English (en)
Other versions
JP2007273828A (ja
Inventor
豊 麻生
雅敏 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006098974A priority Critical patent/JP4451412B2/ja
Priority to KR1020087024013A priority patent/KR20080108264A/ko
Priority to PCT/JP2007/056809 priority patent/WO2007116799A1/ja
Priority to TW96111313A priority patent/TWI345805B/zh
Publication of JP2007273828A publication Critical patent/JP2007273828A/ja
Application granted granted Critical
Publication of JP4451412B2 publication Critical patent/JP4451412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0048—Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば薄膜トランジスタ（ＴＦＴ）素子などの半導体装置用のパターン形成過程で利用できるレジストのリフロー方法並びにそれを用いたパターン形成方法および液晶表示装置用ＴＦＴ素子の製造方法に関する。
近年では、半導体装置の高集積化と微細化が進展している。しかし、高集積化や微細化が進むと、半導体装置の製造工程が複雑化し、製造コストが増加する。このため、製造コストを大幅に低減すべく、フォトリソグラフィーのためのマスクパターンの形成工程を統合させて全体の工程数を短縮させることが検討されている。
マスクパターンの形成工程数を削減する技術として、レジストに有機溶媒を浸透させることによりレジストを軟化させ、レジストパターンの形状を変化させることによって、マスクパターンの形成工程を省略できるリフロープロセスが提案されている（例えば、特許文献１）。そして、特許文献１では、レジストを軟化させてリフローさせる前に、基板に対し、酸素プラズマ処理、ＵＶ処理や、フッ酸溶液への浸漬処理を行い、あるいは上層膜のエッチングをウエット処理により行なうことによって、濡れ性を改善してリフローさせやすくすることが記載されている。
特開２００２−３３４８３０号公報（段落００９４など）
しかし、上記特許文献１に記載された濡れ性改善の手法の中で、フッ酸溶液への浸漬処理以外は、リフローを促すための表面改質を主目的として行なわれるものではなく、レジストマスク表面の変質層の除去など、他の目的で行なわれる処理の副次的効果として記載されているに過ぎず、その効果には疑問がある。また、濡れ性改善の目的でフッ酸への浸漬処理工程を新たに追加すると、工程数を純増させることになり、工数削減や処理時間の短縮化の要請に反する。また、フッ酸のエッチング作用により、基板表面のパターン形状が変化してデバイス性能に悪影響を与えることも懸念され、実用的な手法とは言えない。
このように、特許文献１の方法は、軟化したレジストを速やかに広げ、リフロー処理の工程時間をできるだけ削減するという側面において課題を有するものであった。また、レジストを軟化させて広げる際の方向および被覆面積の制御についても満足のいくものではなく、この点でも課題を有していた。
従って、本発明は、レジストのリフロー処理において、軟化したレジストを速やかに流動させ、しかもその流動方向および流動面積を高精度に制御し、もってパターン形成や液晶表示装置用ＴＦＴ素子の製造に利用できる技術を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点は、下層膜と、該下層膜よりも上層において前記下層膜が露出した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対し、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域の一部または全部を被覆するリフロー方法であって、
軟化した前記レジストの流動を促すように前記露出領域に対して予め表面処理を施す工程を含み、前記露出領域と前記被覆領域を含む被処理体の表面全体を表面処理した後、前記被覆領域のレジストを部分的に除去する、リフロー方法を提供する。
上記第１の観点のリフロー方法において、前記表面処理を界面活性剤により行なうことが好ましい。
また、前記レジスト膜として、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状のレジスト膜を用いることが好ましい。この場合、軟化した前記レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。
また、第１の観点のリフロー方法では、前記レジスト膜として、その端部が、該レジスト膜の直下の膜の端部よりも前記露出領域の上方に向けて突出した形状のレジスト膜を用いることが好ましい。
また、有機溶媒雰囲気において前記レジストを変形させることが好ましい。また、前記レジスト膜のパターン形成を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なってもよい。
また、本発明の第２の観点は、被処理体の被エッチング膜より上層にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜をパターン形成するマスクパターニング工程と、
前記パターン形成されたレジスト膜を再現像処理してその被覆面積を縮小させる再現像処理工程と、
前記レジスト膜のレジストを軟化させて変形させ、前記被エッチング膜のターゲット領域を被覆するリフロー工程と、
変形後の前記レジストをマスクとして前記被エッチング膜の露出領域をエッチングする第１のエッチング工程と、
変形後の前記レジストを除去する工程と、
変形後の前記レジストが除去されることにより再露出した前記被エッチング膜のターゲット領域に対してエッチングを行なう第２のエッチング工程と、
を含み、
さらに、前記リフロー工程に先立ち、前記被エッチング膜のターゲット領域へ向けて、軟化した前記レジストの流動が促されるように前記被処理体に対し予め表面処理を施す工程を含み、前記表面処理を界面活性剤により行ない、
前記再現像処理工程の前に、前記レジスト膜の表面変質層を除去する前処理工程と、該前処理工程の後で前記被処理体をリンスするリンス工程と、をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行ない、この表面処理後の前記再現像処理工程において、前記レジスト膜を部分的に除去し、表面処理されていない下層膜の表面を露出させる、パターン形成方法を提供する。
上記第２の観点のパターン形成方法において、前記再現像処理工程の後で、被処理体をリンスするリンス工程をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行なってもよい。あるいは、前記リフロー工程の直前に、前記界面活性剤を含む薬液雰囲気中で被処理体に対して表面処理を行なってもよい。
また、上記第２の観点において、前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
前記リフロー工程において、前記軟化レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。
また、上記第２の観点において、前記レジスト膜として、その端部が、該レジスト膜の直下の下層膜の端部よりも前記ターゲット領域の上方に向けて突出した形状のレジスト膜を用いることが好ましい。
また、前記リフロー工程において、有機溶媒雰囲気において前記レジストを変形させることが好ましい。さらに、前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なうことが好ましい。
さらに、上記第２の観点において、被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆うゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜が形成された積層構造体であり、
前記被エッチング膜が、前記オーミックコンタクト用Ｓｉ膜であることが好ましい。
本発明の第３の観点は、基板上にゲート線及びゲート電極を形成する工程と、
前記ゲート線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
前記レジスト膜をハーフ露光処理および現像処理して、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングし、ソース電極用金属膜とドレイン電極用金属膜とを形成するとともに、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部に下層のオーミックコンタクト用Ｓｉ膜を露出させる工程と、
パターン形成された前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを再現像処理して、それぞれの被覆面積を縮小させる再現像処理工程と、
縮小後の前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶媒を作用させて軟化させた軟化レジストを変形させることにより、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を覆うリフロー工程と、
変形後の前記レジスト並びに前記ソース電極用金属膜および前記ドレイン電極用金属膜をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
変形後の前記レジストを除去して、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
前記ソース電極用金属膜と前記ドレイン電極用金属膜とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
を含み、
さらに、前記リフロー工程に先立ち、前記チャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜へ向けて、前記軟化レジストの流動が促されるように前記基板に対し予め表面処理を施す工程を含み、前記表面処理を界面活性剤により行ない、
前記再現像処理工程の前に、前記レジスト膜の表面変質層を除去する前処理工程と、該前処理工程の後で前記基板をリンスするリンス工程と、をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行ない、この表面処理後の前記再現像処理工程で、前記レジスト膜を部分的に除去し、前記ソース電極用金属膜および前記ドレイン電極用金属膜において表面処理されていない表面を露出させる、液晶表示装置用ＴＦＴ素子の製造方法を提供する。
上記第３の観点において、前記再現像処理工程の後で、前記基板をリンスするリンス工程をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行なってもよい。あるいは、前記リフロー工程の直前に、前記界面活性剤を含む薬液雰囲気中で前記基板に対して表面処理を行なうこともできる。
また、上記第３の観点において、前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、前記リフロー工程において、前記軟化レジストの流動方向または被覆面積を、前記厚膜部と前記薄膜部の配置により制御することが好ましい。この場合、前記リフロー工程において、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部に臨む側に前記厚膜部を設けてもよい。あるいは、前記リフロー工程において、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部に臨む側に前記薄膜部を設けてもよい。
さらに、上記第３の観点において、前記リフロー工程において、前記レジスト膜の端部が前記ソース電極用金属膜の端部および前記ドレイン電極用金属膜の端部よりも前記チャンネル領域用凹部に突き出た突出形状のレジスト膜を用いることが好ましい。
また、前記リフロー工程において、有機溶媒雰囲気において前記レジストを変形させることが好ましい。
さらに、前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なうこともできる。
本発明の第４の観点は、コンピュータ上で動作し、実行時に、処理チャンバ内で上記第１の観点のリフロー方法が行なわれるようにリフロー処理装置を制御する、制御プログラムを提供する。
本発明の第５の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、処理チャンバ内で上記第１の観点のリフロー方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
本発明の第６の観点は、被処理体を載置する支持台を備えた処理チャンバと、
前記処理チャンバ内に有機溶媒を供給するためのガス供給手段と、
前記処理チャンバ内で上記第１の観点のリフロー方法が行なわれるように制御する制御部と、
を備えた、リフロー処理装置を提供する。
本発明によれば、リフロー処理に先立ち、軟化したレジストの流動が促されるように予め表面処理を施すことにより、レジストを速やかに流動させて目的とする領域にまで広げ、短時間でリフロー処理を終了させることができる。また、表面処理を行なうタイミングを工夫することにより、軟化したレジストの流動方向や流動面積（広がり方）も制御することが可能になる。
そして、本発明のリフロー方法を、レジストをマスクにしたエッチング工程が繰り返し行なわれるＴＦＴ素子などの半導体装置の製造に適用することにより、省マスク化と工程数の削減が可能になるだけでなく、リフロー処理時間の短縮化が図られる。また、エッチング精度が向上するため、半導体装置の高集積化や微細化への対応も可能になる。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を示す概略平面図である。ここでは、ＬＣＤ用ガラス基板（以下、単に「基板」と記す）Ｇの表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、再被覆させるためのリフロー処理を行なうリフロー処理ユニットと、このリフロー処理に先だって行なわれる再現像処理および前処理を行なうための再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）を備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理システム１００は、複数の基板Ｇを収容するカセットＣを載置するカセットステーション（搬入出部）１と、基板Ｇにリフロー処理および再現像処理を含む一連の処理を施すための複数の処理ユニットを備えた処理ステーション（処理部）２と、リフロー処理システム１００の各構成部を制御する制御部３と、を備えている。なお、図１において、リフロー処理システム１００の長手方向をＸ方向、平面上においてＸ方向と直交する方向をＹ方向とする。
カセットステーション１は、処理ステーション２の一方の端部に隣接して配置されている。このカセットステーション１は、カセットＣと処理ステーション２との間で基板Ｇの搬入出を行うための搬送装置１１を備えており、このカセットステーション１において外部に対するカセットＣの搬入出が行われる。また、搬送装置１１は、カセットＣの配列方向であるＹ方向に沿って設けられた搬送路１０上を移動可能な搬送アーム１１ａを有している。この搬送アーム１１ａは、Ｘ方向への進出・退避および回転可能に設けられており、カセットＣと処理ステーション２との間で基板Ｇの受渡しを行なえるように構成されている。
処理ステーション２は、基板Ｇに対してレジストのリフロー処理、その前処理および再現像処理を行う際の一連の工程を実施するための複数の処理ユニットを備えている。これら各処理ユニットにおいて基板Ｇは１枚ずつ処理される。また、処理ステーション２は、基本的にＸ方向に延在する基板Ｇ搬送用の中央搬送路２０を有しており、この中央搬送路２０を挟んでその両側に各処理ユニットが、中央搬送路２０に臨むように配置されている。
また、中央搬送路２０には、各処理ユニットとの間で基板Ｇの搬入出を行うための搬送装置２１が備えられており、処理ユニットの配列方向であるＸ方向に移動可能な搬送アーム２１ａを有している。さらに、この搬送アーム２１ａは、Ｙ方向への進出・退避、上下方向への昇降および回転可能に設けられており、各処理ユニットとの間で基板Ｇの搬入出を行なえるように構成されている。
処理ステーション２の中央搬送路２０に沿って一方側には、カセットステーション１の側から、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０およびリフロー処理ユニット（ＲＥＦＬＷ）６０がこの順に配列され、中央搬送路２０に沿って他方側には、三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃが一列に配列されている。各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃは、鉛直方向に多段に積層配置されている（図示省略）。
再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０は、リフロー処理に先だって、図示しない別の処理システムにおいて行なわれるメタルエッチング等の処理の際の変質層を除去するための前処理およびレジストのパターンを再現像する再現像処理を行なう処理ユニットである。また、後述するように、この再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０においては、基板Ｇに対し、界面活性剤を含む薬液を吐出して、レジストの流動を促進するための表面処理を行なうことができる。
再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０は、スピンタイプの液処理機構を備えており、基板Ｇを保持しつつ一定速度で回転させながら、再現像処理のための再現像薬液吐出ノズルおよび前処理のためのリムーバ液吐出ノズルから、それぞれの処理液を基板Ｇに向けて吐出して、再現像薬液の塗布や前処理（レジスト表面変質層の除去処理）を行なえるように構成されている。
ここで、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０について図２および図３を参照しながら説明する。図２は再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０の平面図であり、図３は、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０におけるカップ部分の断面図である。図２に示されるように、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０はシンク３１により全体が包囲されている。また、図３に示すように、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０においては、基板Ｇを機械的に保持する保持手段、例えば、スピンチャック３２がモータ等の回転駆動機構３３により回転可能に設けられ、このスピンチャック３２の下側には、回転駆動機構３３を包囲するカバー３４が配置されている。スピンチャック３２は図示しない昇降機構により昇降可能となっており、上昇位置において搬送アーム２１ａとの間で基板Ｇの受け渡しを行う。このスピンチャック３２は真空吸引力等により、基板Ｇを吸着保持できるようになっている。
カバー３４の外周囲には２つのアンダーカップ３５・３６が離間して設けられており、この２つのアンダーカップ３５・３６の間の上方には、主として再現像薬液を下方に流すためのインナーカップ３７が昇降自在に設けられ、アンダーカップ３６の外側には、主としてリンス液を下方に流すためのアウターカップ３８がインナーカップ３７と一体的に昇降自在に設けられている。なお、図３において、紙面に向かって左側には再現像薬液の排出時にインナーカップ３７およびアウターカップ３８が上昇される位置が示され、右側にはリンス液の排出時にこれらが降下される位置が示されている。
アンダーカップ３５の内周側底部には回転乾燥時にユニット内を排気するための排気口３９が配設されており、２つのアンダーカップ３５・３６間には主に再現像薬液を排出するためのドレイン管４０ａが、アンダーカップ３６の外周側底部には主にリンス液を排出するためにドレイン管４０ｂが、設けられている。
アウターカップ３８の一方の側には、図２に示すように、再現像薬液およびリムーバ液供給用のノズル保持アーム４１が設けられ、ノズル保持アーム４１には、基板Ｇに再現像薬液を塗布するために用いられる再現像薬液吐出ノズル４２ａおよびリムーバ液吐出ノズル４２ｂが収納されている。
ノズル保持アーム４１は、ガイドレール４３の長さ方向に沿ってベルト駆動等の駆動機構４４により基板Ｇを横切って移動するように構成され、これにより再現像薬液の塗布時やリムーバ液の吐出時には、ノズル保持アーム４１は再現像薬液吐出ノズル４２ａから再現像薬液あるいはリムーバ液吐出ノズル４２ｂからリムーバ液を吐出しながら、静止した基板Ｇをスキャンするようになっている。
また、再現像薬液吐出ノズル４２ａおよびリムーバ液吐出ノズル４２ｂは、ノズル待機部４５に待機されるようになっており、このノズル待機部４５には再現像薬液吐出ノズル４２ａ、リムーバ液吐出ノズル４２ｂを洗浄するノズル洗浄機構４６が設けられている。
アウターカップ３８の他方の側には、純水等のリンス液吐出用のノズル保持アーム４７が設けられ、ノズル保持アーム４７の先端部分には、リンス液吐出ノズル４８が設けられている。リンス液吐出ノズル４８としては、例えば、パイプ状の吐出口を有するもの用いることができる。ノズル保持アーム４７は駆動機構４９によりガイドレール４３の長さ方向に沿ってスライド自在に設けられており、リンス液吐出ノズル４８からリンス液を吐出させながら、基板Ｇ上をスキャンするようになっている。また、リンス液吐出ノズル４８から吐出させるリンス液には、基板Ｇの表面処理を行なうための界面活性剤を添加することができる。表面処理を行なうための界面活性剤としては、例えばフッ素系界面活性剤等を用いることができる。なお、リンス液吐出ノズル４８とは別に、表面処理用の界面活性剤を含む薬液吐出ノズル（不図示）を設けてもよいが、装置の簡素化の観点からは、リンス液吐出ノズル４８を通常のリンス処理と、表面処理を同時に行なうリンス処理と、に併用することが好ましい。
次に、上述した再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０を用いた前処理および再現像処理工程の概略を説明する。まず、インナーカップ３７とアウターカップ３８とを下段位置（図３の右側に示す位置）に位置させ、基板Ｇを保持した搬送アーム２１ａを再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０内に挿入し、このタイミングに合わせてスピンチャック３２を上昇させて、基板Ｇをスピンチャック３２へ受け渡す。搬送アーム２１ａを再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０外に待避させた後、基板Ｇが載置されたスピンチャック３２を降下させて所定位置に保持する。そして、ノズル保持アーム４１をインナーカップ３７内の所定位置に移動、配置し、昇降機構５０ｂを伸張させてリムーバ液吐出ノズル４２ｂのみを下方に位置させて保持し、基板Ｇ上をスキャンしながらリムーバ液吐出ノズル４２ｂを用いてアルカリ性のリムーバ液を基板Ｇ上に吐出する。ここで、リムーバ液としては、例えば強アルカリ水溶液を用いることができる。所定の反応時間が経過するまでの間に、昇降機構５０ｂを縮ませてリムーバ液吐出ノズル４２ｂを上方の位置に戻して保持し、ノズル保持アーム４１をインナーカップ３７およびアウターカップ３８から待避させ、代わりにノズル保持アーム４７を駆動して、リンス液吐出ノズル４８を基板Ｇ上の所定位置まで移動させる。続いて、インナーカップ３７とアウターカップ３８を上昇させ、上段位置（図３の左側位置）に保持する。
そして、基板Ｇを低速で回転させて基板Ｇ上のリムーバ液を振り切る動作に入るのとほぼ同時にリンス液吐出ノズル４８からリンス液を吐出し、さらにこれらの動作とほぼ同時に、排気口３９による排気動作を開始する。基板Ｇの回転が開始され、基板Ｇからその外周に向けて飛散するリムーバ液およびリンス液は、インナーカップ３７のテーパー部や外周壁（側面の垂直壁）に当たって下方へ導かれ、ドレイン管４０ａから排出される。このリムーバ液塗布後のリンス処理に用いるリンス液中に、基板Ｇの表面処理を行なうための界面活性剤を添加してもよい。このリンス液に界面活性剤を添加した場合には、後の再現像薬液塗布後のリンス処理に用いるリンス液を通常のもの、例えば純水に切替えればよい。
基板Ｇの回転開始から所定時間経過後には、リンス液を吐出しながら、また基板Ｇを回転させたままの状態でインナーカップ３７とアウターカップ３８を降下させて下段位置に保持する。下段位置では、基板Ｇの表面の水平位置がほぼアウターカップ３８のテーパー部の位置に合う高さとする。そして、リムーバ液の残渣が少なくなるように、基板Ｇの回転数を、リムーバ液を振り切るための回転動作開始時よりも大きくする。この基板Ｇの回転数を上げる操作は、インナーカップ３７とアウターカップ３８の降下動作と同時にまたはその前後のいずれの段階で行ってもよい。こうして、基板Ｇから飛散する主にリンス液からなる処理液は、アウターカップ３８のテーパー部や外周壁に当たってドレイン管４０ｂから排出される。次に、リンス液の吐出を停止してリンス液吐出ノズル４８を所定の位置に収納し、基板Ｇの回転数をさらに上げて所定時間保持する。すなわち高速回転により基板Ｇを乾燥するスピン乾燥を行う。
次に、ノズル保持アーム４１をインナーカップ３７内の所定位置に移動、配置し、昇降機構５０ａを伸張させて再現像薬液吐出ノズル４２ａのみを下方に位置させて保持し、基板Ｇ上をスキャンしながら再現像薬液吐出ノズル４２ａを用いて所定の再現像薬液を基板Ｇ上に塗布し、再現像薬液パドルを形成する。再現像薬液パドルが形成された後、所定の再現像処理時間（再現像反応時間）が経過するまでの間に、昇降機構５０ａにより、再現像薬液吐出ノズル４２ａを上方の位置に戻して保持し、ノズル保持アーム４１をインナーカップ３７およびアウターカップ３８から待避させ、代わりにノズル保持アーム４７を駆動して、リンス液吐出ノズル４８を基板Ｇ上の所定位置に保持する。続いて、インナーカップ３７とアウターカップ３８を上昇させ、上段位置（図３の左側位置）に保持する。
そして、基板Ｇを低速で回転させて基板Ｇ上の再現像薬液を振り切る動作に入るのとほぼ同時にリンス液吐出ノズル４８からリンス液を吐出し、さらにこれらの動作とほぼ同時に、排気口３９による排気動作を開始する。つまり、再現像反応時間の経過前には排気口３９は未動作の状態とすることが好ましく、これにより、基板Ｇ上に形成された再現像薬液パドルには、排気口３９の動作による気流発生等の悪影響が発生しない。なお、ここで吐出される再現像処理後のリンス液中に、基板Ｇの表面処理を行なうための界面活性剤を添加してもよい。
基板Ｇの回転が開始され、基板Ｇからその外周に向けて飛散する再現像薬液およびリンス液は、インナーカップ３７のテーパー部や外周壁（側面の垂直壁）に当たって下方へ導かれ、ドレイン管４０ａから排出される。基板Ｇの回転開始から所定時間経過後には、リンス液を吐出しながら、また基板Ｇを回転させたままの状態でインナーカップ３７とアウターカップ３８を降下させて下段位置に保持する。下段位置では、基板Ｇの表面の水平位置がほぼアウターカップ３８のテーパー部の位置に合う高さとする。そして、再現像薬液の残渣が少なくなるように、基板Ｇの回転数を、再現像薬液を振り切るための回転動作開始時よりも大きくする。この基板Ｇの回転数を上げる操作は、インナーカップ３７とアウターカップ３８の降下動作と同時にまたはその前後のいずれの段階で行ってもよい。こうして、基板Ｇから飛散する主にリンス液からなる処理液は、アウターカップ３８のテーパー部や外周壁に当たってドレイン管４０ｂから排出される。次に、リンス液の吐出を停止してリンス液吐出ノズル４８を所定の位置に収納し、基板Ｇの回転数をさらに上げて所定時間保持する。すなわち高速回転により基板Ｇを乾燥するスピン乾燥を行う。
以上のようにして、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０における一連の処理が終了する。そして、前記と逆の手順により、搬送アーム２１ａによって処理後の基板Ｇが再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０から搬出される。
一方、処理ステーション２のリフロー処理ユニット（ＲＥＦＬＷ）６０では、基板Ｇ上に形成されたレジストを有機溶媒例えばシンナー雰囲気で軟化させて再被覆させるリフロー処理が行なわれる。また、後述するように、このリフロー処理ユニット（ＲＥＦＬＷ）６０においては、基板Ｇを、界面活性剤を含む薬液雰囲気に曝すことにより、レジストの流動を促進するための表面処理を行なうことができる。
ここで、リフロー処理ユニット（ＲＥＦＬＷ）６０の構成について、さらに詳細に説明する。図４は、リフロー処理ユニット（ＲＥＦＬＷ）６０の概略断面図である。リフロー処理ユニット（ＲＥＦＬＷ）６０は、チャンバ６１を有している。チャンバ６１は、下部チャンバ６１ａと、この下部チャンバ６１ａの上部に当接される上部チャンバ６１ｂとを有している。上部チャンバ６１ｂと下部チャンバ６１ａとは、図示しない開閉機構により開閉可能に構成されており、開状態のときに、搬送装置２１により基板Ｇの搬入出が行なわれる。
このチャンバ６１内には、基板Ｇを水平に支持する支持テーブル６２が設けられている。支持テーブル６２は熱伝導率に優れた材質例えばアルミニウムで構成されている。
支持テーブル６２には、図示しない昇降機構によって駆動され、基板Ｇを昇降させる３本の昇降ピン６３（図４では２本のみを図示する）が、支持テーブル６２を貫通するように設けられている。この昇降ピン６３は、昇降ピン６３と搬送装置２１との間で基板Ｇを受け渡しする際には、基板Ｇを支持テーブル６２から持ち上げて所定の高さ位置で基板Ｇを支持し、基板Ｇのリフロー処理中は、例えば、その先端が支持テーブル６２の上面と同じ高さとなるようにして保持される。
下部チャンバ６１ａの底部には、排気口６４ａ，６４ｂが形成されており、この排気口６４ａ，６４ｂには排気系６４が接続されている。そして、この排気系６４を通ってチャンバ６１内の雰囲気ガスが排気される。
支持テーブル６２の内部には、温度調節媒体流路６５が設けられており、この温度調節媒体流路６５には、例えば温調冷却水などの温度調節媒体が温度調節媒体導入管６５ａを介して導入され、温度調節媒体排出管６５ｂから排出されて循環し、その熱（例えば冷熱）が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度に制御される。
チャンバ６１の天壁部分には、シャワーヘッド６６が、支持テーブル６２に対向するように設けられている。このシャワーヘッド６６の下面６６ａには、多数のガス吐出孔６６ｂが設けられている。
また、シャワーヘッド６６の上部中央には、ガス導入部６７が設けられており、このガス導入部６７はシャワーヘッド６６の内部に形成された空間６８に連通している。ガス導入部６７にはガス供給配管６９が接続されており、このガス供給配管６９は、配管６９ａと配管６９ｂとに分岐している。配管６９ａには、有機溶媒例えばシンナーを気化して供給するバブラータンク７０が接続され、その途中には開閉バルブ７１が設けられている。バブラータンク７０の底部には、シンナーを気化させるための気泡発生手段として、図示しないＮ２ガス供給源に接続されたＮ２ガス供給配管７４が配備されている。このＮ２ガス供給配管７４には、マスフローコントローラ７２ａおよび開閉バルブ７３ａが設けられている。また、バブラータンク７０は、内部に貯留されるシンナーの温度を所定温度に調節するための図示しない温度調節機構を備えている。そして、図示しないＮ２ガス供給源からＮ２ガスをマスフローコントローラ７２ａによって流量制御しながらバブラータンク７０の底部に導入することにより、所定温度に温度調節されたバブラータンク７０内のシンナーを気化させ、配管６９ａ，ガス供給配管６９を介してチャンバ６１内に導入できるように構成されている。
また、分岐したもう一方の配管６９ｂには、表面処理液供給源７８が接続されており、その途中には、マスフローコントローラ７２ｂおよびその前後に開閉バルブ７１，７３ｂが設けられている。表面処理液供給源７８は、例えば図示しない気化器やミスト発生装置などを備えており、界面活性剤を含む薬液をガス状もしくはミスト状にしてマスフローコントローラ７２ｂにより流量制御しながら配管６９ｂ，ガス供給配管６９を介してチャンバ６１内に導入できるように構成されている。
また、シャワーヘッド６６の上部の周縁部には、複数のパージガス導入部７５が設けられており、各パージガス導入部７５には、例えばパージガスとしてのＮ２ガスをチャンバ６１内に供給するパージガス供給配管７６が接続されている。パージガス供給配管７６は、図示しないパージガス供給源に接続されており、その途中には開閉バルブ７７が設けられている。
このような構成のリフロー処理ユニット（ＲＥＦＬＷ）６０においては、まず、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、その状態で、搬送装置２１の搬送アーム２１ａにより、既に前処理および再現像処理がなされ、パターン形成されたレジストを有する基板Ｇを搬入し、支持テーブル６２に載置する。そして、上部チャンバ６１ｂと下部チャンバ６１ａを当接させ、チャンバ６１を閉じる。ここで、リフロー処理前にリフロー処理ユニット（ＲＥＦＬＷ）６０内で表面処理を行なう場合には、配管６９ｂの開閉バルブ７１，７３ｂを開放し、マスフローコントローラ７２ｂによって流量を制御しつつ、表面処理液供給源７８から、界面活性剤を含むガス状もしくはミスト状の薬液を配管６９ｂ，ガス供給配管６９、ガス導入部６７を介してシャワーヘッド６６の空間６８に導入し、ガス吐出孔６６ｂから吐出させる。これにより、チャンバ６１内が所定濃度の薬液雰囲気とされ、チャンバ６１内の支持テーブル６２に載置された基板Ｇに対して表面処理が行なわれる。
次に配管６９ｂの開閉バルブ７１，７３ｂを閉じるとともに、配管６９ａの開閉バルブ７１およびＮ２ガス供給配管７４の開閉バルブ７３ａを開放し、マスフローコントローラ７２ａによってＮ２ガスの流量を調節してシンナーの気化量を制御しつつ、バブラータンク７０から、気化されたシンナーを配管６９ａ，ガス供給配管６９、ガス導入部６７を介してシャワーヘッド６６の空間６８に導入し、ガス吐出孔６６ｂから吐出させる。これにより、チャンバ６１内が所定濃度のシンナー雰囲気とされる。
チャンバ６１内の支持テーブル６２に載置された基板Ｇ上には、既にパターン形成されたレジストが設けられているので、このレジストがシンナー雰囲気に曝されることにより、シンナーがレジストに浸透する。これにより、レジストが軟化してその流動性が高まり、変形して基板Ｇ表面の所定の領域（ターゲット領域）が変形レジストで被覆される。この際、支持テーブル６２の内部に設けられた温度調節媒体流路６５に、温度調節媒体を導入することによって、その熱が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度例えば２０℃に制御される。シャワーヘッド６６から基板Ｇの表面に向けて吐出されたシンナーを含むガスは、基板Ｇの表面に接触した後、排気口６４ａ，６４ｂへ向けて流れ、チャンバ６１内から排気系６４へ排気される。
以上のようにして、リフロー処理ユニット（ＲＥＦＬＷ）６０におけるリフロー処理が終了した後は、排気を継続しながらパージガス供給配管７６上の開閉バルブ７７を開放し、パージガス導入部７５を介してチャンバ６１内にパージガスとしてのＮ２ガスを導入し、チャンバ内雰囲気を置換する。その後、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、前記と逆の手順でリフロー処理後の基板Ｇを搬送アーム２１ａによってリフロー処理ユニット（ＲＥＦＬＷ）６０から搬出する。
三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃには、それぞれ基板Ｇに対して加熱処理を行うホットプレートユニット（ＨＰ）、基板Ｇに対して冷却処理を行うクーリングプレートユニット（ＣＯＬ）が、多段例えば２段ずつ合計４段に重ねられて構成されている（図示省略）。この加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃでは、前処理後、再現像処理後およびリフロー処理後の基板Ｇに対して、必要に応じて加熱処理や冷却処理が行なわれる。
図１に示すように、リフロー処理システム１００の各構成部は、制御部３のＣＰＵを備えたプロセスコントローラ９０に接続されて制御される構成となっている。プロセスコントローラ９０には、工程管理者がリフロー処理システム１００を管理するためにコマンドの入力操作等を行うキーボードや、リフロー処理システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９１が接続されている。
また、プロセスコントローラ９０には、リフロー処理システム１００で実行される各種処理をプロセスコントローラ９０の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部９２が接続されている。
そして、必要に応じて、ユーザーインターフェース９１からの指示等にて任意のレシピを記憶部９２から呼び出してプロセスコントローラ９０に実行させることで、プロセスコントローラ９０の制御下で、リフロー処理システム１００での所望の処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
以上のように構成されるリフロー処理システム１００においては、まず、カセットステーション１において、搬送装置１１の搬送アーム１１ａが未処理の基板Ｇを収容しているカセットＣにアクセスして１枚の基板Ｇを取り出す。基板Ｇは、搬送装置１１の搬送アーム１１ａから、処理ステーション２の中央搬送路２０における搬送装置２１の搬送アーム２１ａに受渡され、この搬送装置２１により、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０へ搬入される。そして、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０にて前処理および再現像処理、さらに必要に応じて表面処理が行なわれた後、基板Ｇは再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０から搬送装置２１によって取出され、加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃのいずれかに搬入される。そして、各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて所定の加熱、冷却処理が施された基板Ｇは、リフロー処理ユニット（ＲＥＦＬＷ）６０へ搬入され、そこでリフロー処理が行なわれる。なお、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０で表面処理を実施しなかった場合には、リフロー処理ユニット（ＲＥＦＬＷ）６０で薬剤雰囲気による表面処理を行なうことができる。リフロー処理後は、必要に応じて各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて所定の加熱、冷却処理が施される。このような一連の処理が終了した基板Ｇは、搬送装置２１によりリフロー処理ユニット（ＲＥＦＬＷ）６０から取出され、カセットステーション１の搬送装置１１に受渡され、任意のカセットＣに収容される。
次に、リフロー処理ユニット（ＲＥＦＬＷ）６０において行なわれるリフロー方法の原理について説明する。図５Ａ〜図５Ｄ、図６Ａ〜図６Ｄおよび図７Ａ〜図７Ｄは、それぞれ本発明のリフロー方法の概念を説明するための図面である。
図５Ａ〜図５Ｄは、本発明の一実施形態に係るリフロー方法を説明するため、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。基板Ｇには、下層膜１０１が形成されており、その上には、パターン形成されたレジスト１０３が形成されている。
図５Ａの例では、下層膜１０１表面にターゲット領域Ｓ１が存在し、このターゲット領域Ｓ１に軟化したレジスト１０３を流入させ、ターゲット領域Ｓ１をレジスト１０３で被覆することを目的としている。他方、レジスト１０３を間に挟んで前記ターゲット領域Ｓ１と反対側の下層膜１０１上には、例えばエッチング領域などの禁止領域Ｓ２が存在する。この禁止領域Ｓ２はレジスト１０３による被覆を避けることが必要である。
仮に、図５Ａの状態から、例えばシンナーなどの有機溶媒をレジストに接触させ浸透させた場合、軟化したレジスト１０３は、ターゲット領域Ｓ１および禁止領域Ｓ２の両方の方向へ同速度で進行していくはずである。従って、レジスト１０３からターゲット領域Ｓ１までの距離と、レジスト１０３から禁止領域Ｓ２までの距離が等しければ、ターゲット領域Ｓ１および禁止領域Ｓ２の両方が一様にレジスト１０３によって被覆されてしまうか、両方とも被覆が不十分な状態でレジスト１０３の流動が停止してしまうはずである。このようにターゲット領域Ｓ１の被覆が確実に行なわれず、あるいはレジスト被覆を望まない禁止領域Ｓ２にレジスト１０３が到達すると、例えばリフロー後のレジスト１０３をマスクとして用いるエッチング形状の精度が低下し、ＴＦＴ素子などのデバイスの不良や歩留りの低下を引き起こすことになる。リフロー処理におけるこのような不都合は、有機溶媒により軟化させたレジスト１０３のフロー方向を制御できないことが原因である。
そこで本実施形態では、図５Ｂに示すように、レジスト１０３からターゲット領域Ｓ１までの下層膜１０１の流動促進領域１０４に界面活性剤によって表面処理を施し、軟化したレジスト１０３が流動しやすいようにその濡れ性を改善した。なお、表面処理を施した流動促進領域１０４には波線を付している。ここで、表面処理により流動促進領域１０４が形成される下層膜１０１の種類は特に問われないが、例えばＡｌ合金や、Ｔｉ、Ｍｏなどの材質からなる金属膜が対象となる。このように、基板Ｇの表面に部分的かつ選択的に流動促進領域１０４を形成する手法としては、後に具体例を挙げて詳述するように、例えば、予めハーフ露光処理などによりレジスト１０３の膜厚に段差を持たせておいてから、基板Ｇの全面に表面処理を施し、再現像処理やアッシング処理を行なってレジスト１０３の薄膜部分を除去することにより、表面処理がされていない下層膜１０１の表面を露出させる方法を挙げることができる。
図５Ｃに示すようにレジスト１０３を軟化させた場合、軟化したレジスト１０３は下層膜１０１の表面に広がっていくが、表面処理を施した流動促進領域１０４は濡れ性が改善されているため、より多くのレジスト１０３が流動促進領域１０４の方に進行し、ターゲット領域Ｓ１に誘導されていく。一方、表面処理を施していない禁止領域Ｓ２に向うレジスト１０３の進行は、ターゲット領域Ｓ１へ向かうレジスト１０３が多くなるほど、その反作用で逆に抑制される。図５Ｃ中、白矢印は、レジスト１０３の流動速度および流動体積の大きさを示している。
その結果、図５Ｄに示すようにターゲット領域Ｓ１へは、レジスト１０３を到達させ、確実に被覆することができる。一方、禁止領域Ｓ２へはレジスト１０３を到達させず、被覆を回避することができる。
図６Ａ〜図６Ｄは、本発明のリフロー方法の別の実施形態に関するものであり、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。図６Ａにおいて、下層膜１０１が形成され、その上に、パターン形成されたレジスト１０３が形成されている構造およびターゲット領域Ｓ１、禁止領域Ｓ２については、図５Ａと同様である。本実施形態において、レジスト１０３は、部位により膜厚が異なり、表面に段差を有する形状になっている。すなわち、レジスト１０３の表面には高低差が設けられ、膜厚の厚い厚膜部１０３ａと、この厚膜部１０３ａに比較して相対的に膜厚の薄い薄膜部１０３ｂを有する形状になっている。厚膜部１０３ａは、ターゲット領域Ｓ１の側に形成され、薄膜部１０３ｂは、禁止領域Ｓ２の側に形成されている。
次に、図６Ｂに示すように、レジスト１０３からターゲット領域Ｓ１までの下層膜１０１の流動促進領域１０４に界面活性剤によって表面処理を施し、軟化したレジスト１０３が流動しやすいようにその濡れ性を改善する。表面処理を施した流動促進領域１０４には波線を付している。
表面処理を施した後に、図６Ｃに示すようにレジスト１０３を軟化させた場合、軟化したレジスト１０３は下層膜１０１の表面に広がっていくが、表面処理を施した流動促進領域１０４は濡れ性が改善されているため、より多くのレジスト１０３が流動促進領域１０４の方に進行し、ターゲット領域Ｓ１に誘導されていく。一方、表面処理を施していない禁止領域Ｓ２に向うレジスト１０３の進行は、ターゲット領域Ｓ１へ向かうレジスト１０３が多くなるほど、その反作用で逆に抑制される。
なお、図６Ｃにおいても、白矢印はレジスト１０３の流動速度および流動体積の大きさを示している。
また、前記のように、レジスト１０３には膜厚の厚い厚膜部１０３ａと、膜厚の薄い薄膜部１０３ｂとが存在するので、これによっても軟化したレジスト１０３の流動方向が制御される。例えば、厚膜部１０３ａは、シンナー雰囲気に対する露出面積が大きいため、シンナーが浸透しやすく、これにより軟化が速くなり、流動性も高くなる。さらに、厚膜部１０３ａは比較的速く軟化が進行するとともに、レジスト体積も大きいため、図６Ｄに示すように、レジスト１０３を確実にターゲット領域Ｓ１に到達させることができる。
一方、薄膜部１０３ｂは、シンナー雰囲気に対する露出面積が厚膜部１０３ａに比較して小さいので、軟化が進みにくく、厚膜部１０３ａに比べて流動性はさほど大きくならない。そして、薄膜部１０３ｂは、軟化の進行が遅れることと、厚膜部１０３ａに比べてレジスト体積も小さいため、禁止領域Ｓ２へ向かうレジスト１０３の流動が抑制され、図６Ｄに示すように、禁止領域Ｓ２へ到達することなく変形が停止する。
このように、表面処理によりレジスト１０３の流動方向を誘導することに加え、厚膜部１０３ａ，薄膜部１０３ｂを有し、表面に高低差のあるレジスト１０３を用いることによって、レジスト１０３が広がるフロー方向およびフロー面積をより確実に制御することが可能になり、十分なエッチング精度を確保できるようになる。
図７Ａ〜図７Ｄは、本発明のリフロー方法のさらに別の実施形態に関するものであり、基板Ｇの表面付近に形成されたレジスト１０３の断面を簡略化して示している。
図７Ａに示すように、基板Ｇには、下層膜１０１および下層膜１０２が積層形成され、その上に、パターン形成されたレジスト１０３が形成されている。ターゲット領域Ｓ１、禁止領域Ｓ２については、前記と同様である。
本実施形態においては、ターゲット領域Ｓ１に臨む側のレジスト１０３の下端部Ｊが、下層膜１０２の端部よりもターゲット領域Ｓ１側へ向けて張出したオーバーハング形状に形成されている。これに対し、図７Ａとは逆に、下層膜１０２の端部がレジスト１０３の下端部Ｊよりもターゲット領域Ｓ１側に張り出した構造（不図示）の場合、下層膜１０２と下層膜１０１によって段差が形成されることになる。軟化したレジスト１０３の進行途中にこのような段差が存在すると、そこで軟化したレジスト１０３が停滞し、段差を越えるまでに一定の時間を要する。また、軟化したレジスト１０３は、段差で停滞している間に、より流れやすい方向へ流動していくため、流動方向の制御も困難になる。このような理由から、本実施形態では、レジスト１０３の下端部Ｊを、下層膜１０２の端部よりもターゲット領域Ｓ１側へ向けて突出させ、オーバーハング形状にした。
次に、図７Ｂに示すように、レジスト１０３からターゲット領域Ｓ１までの下層膜１０１の流動促進領域１０４に界面活性剤によって表面処理を施し、軟化したレジスト１０３が流動しやすいようにその濡れ性を改善する。表面処理を施した流動促進領域１０４には波線を付している。
表面処理を施した後に、図７Ｃに示すようにレジスト１０３を軟化させた場合、軟化したレジスト１０３は下層膜１０１の表面に広がっていくが、表面処理を施した流動促進領域１０４は濡れ性が改善されているため、より多くのレジスト１０３が流動促進領域１０４の方に進行し、ターゲット領域Ｓ１に誘導されていく。また、前記のようにレジスト１０３の下端部Ｊは、下層膜１０２の端部よりもターゲット領域Ｓ１側へ張り出して形成されているので、ターゲット領域Ｓ１へ向けてのレジスト１０３の流動が下層膜１０２によって妨げられることなく、よりいっそうスムーズに進行する。従って、図７Ｄに示すように、レジスト１０３を確実にターゲット領域Ｓ１に到達させ、その場所を被覆することができる。
一方、表面処理を施していない禁止領域Ｓ２に向うレジスト１０３の進行は、ターゲット領域Ｓ１へ向かうレジスト１０３が多くなるほど、その反作用で逆に抑制され、図７Ｄに示すように、禁止領域Ｓ２へ到達することなく変形が停止する。
このように、表面処理によりレジスト１０３の流動方向を誘導することに加え、予めレジスト１０３の下端部Ｊを下層膜１０２よりも突出させておくことにより、レジスト１０３の広がりを速め、リフロー処理時間を短縮できるとともに、フロー方向を制御することが可能になり、十分なエッチング精度を確保できるようになる。
この表面処理は、リフロー処理に先立って実施すればよい。例えば、表面処理はリフロー処理の直前に行なうことができる。また、例えばＴＦＴ素子の製造過程では、後述するように、レジストの再現像処理の前後や、該再現像処理より先に、エッチングによるレジストの表面変質層を除去する目的で行なう前処理の前後のタイミングで、表面処理を実施することができる。
また、図６Ａ〜図６Ｄの実施形態では、表面に高低差が設けられ、膜厚の厚い厚膜部１０３ａと、この厚膜部１０３ａに比較して相対的に膜厚の薄い薄膜部１０３ｂと、を有するレジスト１０３において、厚膜部１０３ａをターゲット領域Ｓ１の側に形成し、薄膜部１０３ｂを、禁止領域Ｓ２の側に形成したが、これとは逆に、薄膜部１０３ｂをターゲット領域Ｓ１の側に形成し、厚膜部１０３ａを禁止領域Ｓ２の側に形成することも可能である。かかる配置が可能な理由は、レジスト１０３の流動状態が、リフロー処理ユニット（ＲＥＦＬＷ）６０内で処理する際のシンナーの濃度、流量、基板Ｇ（支持テーブル６２）の温度、チャンバ６１の内圧等の条件によって変化するためである。
例えば、図８Ａ〜図８Ｄに示すように、シンナー濃度、流量およびチャンバの内圧については、これらが増加するとともにレジストの流動速度も上昇するが、温度については、上昇するに伴いレジスト１０３の流動速度を低下させる傾向がある。つまり、厚膜部１０３ａ、薄膜部１０３ｂの形状や配置が同じであっても、例えばチャンバ６１内のシンナー濃度によってレジストの軟化の程度が変化し、流動方向や流動速度などの挙動が異なるものとなる。従って、リフロー処理における有機溶媒濃度、流量、基板温度、圧力などの条件を組み合わせ、実験的に最適な条件を決定、選択することにより、表面に高低差（厚膜部、薄膜部）を有するレジスト１０３を用いて、その流動方向や被覆面積を任意に制御することが可能になる。
また、図示は省略するが、レジスト膜厚を変化させ、厚膜部と薄膜部を設けた実施形態（図６Ａ〜図６Ｄ参照）において、図７Ａ〜図７Ｄに示す実施形態と同様に、ターゲット領域Ｓ１に臨む側のレジスト１０３の下端部を突出させせる構造（オーバーハング形状）を適用することも可能である。この場合、レジストの流動方向、流動速度および流動面積を、表面処理と、レジスト形状（厚膜部および薄膜部）と、ターゲット領域Ｓ１に臨むレジスト１０３の下端部の突出形状（オーバーハング形状）とによって、さらに高精度に制御することができる。
さらに、図６Ａ〜図６Ｄに示す実施形態では、レジスト膜に厚膜部と薄膜部を設ける構成としたが、レジスト膜厚の変化は２段階に限らず、３段階以上に変化させてもよい。また、レジスト膜厚は、階段状に変化させるだけでなく、徐々に膜厚が変化するような傾斜表面を有する形状にすることもできる。この場合、例えば予めレジストの塗布膜厚に傾斜を持たせることにより、露光後のレジスト表面に傾斜面を形成できる。
次に、図９〜図３２を参照しながら、本発明のリフロー方法を液晶表示装置用ＴＦＴ素子の製造工程に適用した実施形態について説明する。
図９は、本発明の第１実施形態に係る液晶表示装置用ＴＦＴ素子の製造方法の主要な工程を示すフローチャートである。
まず、図１０に示すように、ガラス等の透明基板からなる絶縁基板２０１上にゲート電極２０２および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜２０３、ａ−Ｓｉ（アモルファスシリコン）膜２０４、オーミックコンタクト層としてのｎ＋Ｓｉ膜２０５、Ａｌ合金やＭｏ合金等の電極用金属膜２０６をこの順に積層して堆積する（ステップＳ１）。
次に、図１１に示すように、電極用金属膜２０６上にレジスト２０７を形成する（ステップＳ２）。そして、図１２に示すように、部位によって光線の透過率が異なり、レジスト２０７の露光量を領域別に変化させることが可能なハーフトーンマスク３００を露光マスクに用い、露光処理を行なう（ステップＳ３）。このハーフトーンマスク３００は、レジスト２０７に対して、３段階の露光量で露光できるように構成されている。このようにレジスト２０７をハーフ露光することにより、図１３に示すように、露光レジスト部２０８と、未露光レジスト部２０９とが形成される。未露光レジスト部２０９は、ハーフトーンマスク３００の透過率に対応して、露光レジスト部２０８との境界が階段状に形成される。
露光後は、現像処理を行なうことにより、図１４に図示するように、露光レジスト部２０８が除去され、未露光レジスト部２０９を電極用金属膜２０６上に残存させる（ステップＳ４）。未露光レジスト部２０９は、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１に分離されパターン形成されている。ソース電極用レジストマスク２１０は、ハーフ露光によって、膜厚が厚い順に、第１膜厚部２１０ａ、第２膜厚部２１０ｂおよび第３膜厚部２１０ｃが階段状に形成されている。ドレイン電極用レジストマスク２１１も、同様にハーフ露光によって、膜厚が厚い順に第１膜厚部２１１ａ、第２膜厚部２１１ｂおよび第３膜厚部２１１ｃが階段状に形成されている。
そして、残存した未露光レジスト部２０９をエッチングマスクとして用い、電極用金属膜２０６をエッチングし、図１５に示すように、後にチャンネル領域となる凹部２２０を形成する（ステップＳ５）。このエッチングによって、ソース電極２０６ａとドレイン電極２０６ｂが形成され、これらの間の凹部２２０内にｎ＋Ｓｉ膜２０５の表面を露出させることができる。また、エッチングにより、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の表面付近には、薄い表面変質層３０１が形成される。
次に、リムーバ液を用いてウエット処理を施し、電極用金属膜２０６をエッチングした際の表面変質層３０１を除去する前処理を実施する（ステップＳ６）。前処理後は、ソース電極２０６ａとドレイン電極２０６ｂの上の未露光レジスト部２０９を部分的に除去する再現像処理を行なう（ステップＳ７）。前処理および再現像処理は、リフロー処理システム１００の再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において行なうことが出来る。図９に示すように、界面活性剤を用いた表面処理は、ステップＳ６の前処理工程の直前、この前処理工程からステップＳ７の再現像処理工程までの間、またはステップＳ８のリフロー処理工程の前のいずれかのタイミングで実施することができる。この表面処理工程を設けるタイミングについては後述するが、本実施形態では、前処理工程の後のリンス処理（リンス工程）でリンス液中に界面活性剤を添加して表面処理を行なう場合を例に挙げ、以降の説明を行なう。
ステップＳ７の再現像処理により、図１６に示すように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積は大幅に縮小される。具体的には、ソース電極用レジストマスク２１０では、第３膜厚部２１０ｃが完全に除去され、第１膜厚部２１０ａおよび第２膜厚部２１０ｂがソース電極２０６ａ上に残存する。また、ドレイン電極用レジストマスク２１１も、同様に第３膜厚部２１１ｃが完全に除去され、第１膜厚部２１１ａおよび第２膜厚部２１１ｂがドレイン電極２０６ｂ上に残存する。
このように、再現像処理を施してソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積を減少させることにより、次にリフロー処理（ステップＳ８）において変形レジストがターゲット領域（凹部２２０）とは反対側のソース電極２０６ａの端部またはドレイン電極２０６ｂの端部からはみ出して下層膜（ｎ＋Ｓｉ膜２０５）を被覆してしまうことを防止できる。なお、図１６では、比較のため、再現像処理前のソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の輪郭を破線で示している。また、この図１６に示す断面構造に対応する平面図を図２１に示す。
また、先に述べたように、本実施形態では、ステップＳ６の前処理工程後のリンス工程においてリンス液中に界面活性剤を添加して表面処理を行なっている。このため、例えば再現像処理前の図１５の状態では、基板Ｇの露出表面の全体が表面処理されていることになるが、図１６に示す再現像処理後は、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積の縮小によって、基板Ｇの表面には、表面処理がされた領域と、未表面処理の領域が形成される。
すなわち、図１６に示すソース電極２０６ａおよびドレイン電極２０６ｂの表面のうち、再現像処理前にソース電極用レジストマスク２１０の第３膜厚部２１０ｃによって被覆されていた領域２０６ｃおよびドレイン電極用レジストマスク２１１の第３膜厚部２１１ｃによって被覆されていた領域２０６ｄは、再現像処理によって生じた新たな露出面であるため、これらの領域（新たな露出面）には、表面処理が施されてないことになる。従って、図１６では、ソース電極２０６ａとドレイン電極２０６ｂとの間の凹部２２０内に露出したターゲット領域であるｎ＋Ｓｉ膜２０５の表面と、ソース電極２０６ａとドレイン電極２０６ｂの外側に露出したｎ＋Ｓｉ膜２０５の表面だけが表面処理されていることになる。
ところで、再現像処理によって第１膜厚部２１０ａと第２膜厚部２１０ｂ（または第１膜厚部２１１ａと第２膜厚部２１１ｂ）の膜厚とともに、横方向の合計厚さ（幅）Ｌ１は、再現像前の合計厚さ（幅）Ｌ０（図１５参照）に比較して小さくなる。そして、凹部２２０に臨む側のソース電極用レジストマスク２１０の第１膜厚部２１０ａの端面と、その直下のソース電極２０６ａの端面とはその位置がずれて凹部２２０に面して段差Ｄが形成される。同様に、凹部２２０に臨む側のドレイン電極用レジストマスク２１１の第１膜厚部２１１ａの端面と、その直下のドレイン電極２０６ｂの端面とはその位置がずれて凹部２２０に面して段差Ｄが形成される。
つまり、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１が再現像処理によって横方向にも削られた結果、凹部２２０に臨む側のソース電極用レジストマスク２１０の端部とドレイン電極用レジストマスク２１１の端部との距離は、その下層のソース電極２０６ａの端部と前記ドレイン電極２０６ｂの端部との距離よりも広くなっている。
このような段差Ｄが形成されると、次のリフロー工程において軟化レジストによってターゲット領域（この場合は凹部２２０）を被覆する際の軟化レジストの流動方向の制御が難しくなるばかりでなく、段差Ｄを越えるまでに流動の停滞が起こるため、リフロー処理時間の増加を招き、スループットを低下させる原因となる。
このため、本実施形態では、軟化レジストが段差Ｄを越えてターゲット領域の凹部２２０内に流入しやすいように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１に、それぞれ厚膜部としての第１膜厚部２１０ａ，２１１ａと、薄膜部としての第２膜厚部２１０ｂ，２１１ｂを設け、軟化レジストの流動方向の制御と処理時間の短縮化を実現している。
また、リフロー処理工程（ステップＳ８）において、軟化したレジストは、表面処理が施されたターゲット領域である凹部２２０内のｎ＋Ｓｉ膜２０５の露出面に流動しやすくなるが、表面処理が施されていないソース電極２０６ａおよびドレイン電極２０６ｂの領域２０６ｃ，２０６ｄでの流動は促進されず、軟化レジストの流動方向を表面処理によって誘導することが可能になる。
その結果、リフロー処理においては、後にチャンネル領域となる目的の凹部２２０にシンナー等の有機溶媒によって軟化させられたレジストを短時間で流入させ、凹部２２０を確実に被覆することができる。このリフロー処理は、図４のリフロー処理ユニット（ＲＥＦＬＷ）６０により行なわれる。
図１７は、変形レジスト２１２によって凹部２２０の周囲が被覆された状態を示している。この図１７に示す断面構造に対応する平面図を図２２に示す。従来技術では、変形レジスト２１２が例えばソース電極２０６ａやドレイン電極２０６ｂの凹部２２０とは反対側にまで広がり、例えばオーミックコンタクト層としてのｎ＋Ｓｉ膜２０５の上を被覆してしまうため、被覆部分が次のシリコンエッチング工程でエッチングされなくなり、エッチング精度が損なわれてＴＦＴ素子の不良や歩留りの低下を招来するという問題があった。また、変形レジスト２１２による被覆面積を予め大きく見積もって設計しておくと、一つのＴＦＴ素子を製造するために必要な面積（ドット面積）が大きくなり、ＴＦＴ素子の高集積化や微細化への対応が困難になるという問題があった。
これに対し、本実施形態では、再現像処理によってソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の体積を大幅に減少させ、さらに表面処理によって軟化レジストの流動方向を誘導している結果、図１７に示されるように、変形レジスト２１２による被覆領域はリフロー処理のターゲット領域である凹部２２０の周囲に限定され、しかも変形レジスト２１２の膜厚も薄く形成できている。従って、ＴＦＴ素子の高集積化、微細化にも対応できる。
次に、図１８に示すように、ソース電極２０６ａ、ドレイン電極２０６ｂおよび変形レジスト２１２をエッチングマスクとして使用し、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチング処理する（ステップＳ９）。その後、図１９に示すように、例えばウエット処理などの手法により、変形レジスト２１２を除去する（ステップＳ１０）。その後、ソース電極２０６ａおよびドレイン電極２０６ｂをエッチングマスクとして使用し、凹部２２０内に露出したｎ＋Ｓｉ膜２０５をエッチング処理する（ステップＳ１１）。これにより、図２０に示すように、チャンネル領域２２１が形成される。
以降の工程は図示を省略するが、例えば、チャンネル領域２２１とソース電極２０６ａおよびドレイン電極２０６ｂを覆うように有機膜を成膜した後（ステップＳ１２）、フォトリソグラフィー技術によりソース電極２０６ａ（ドレイン電極２０６ｂ）に接続するコンタクトホールをエッチングによって形成し（ステップＳ１３）、次いでインジウム・錫酸化物（ＩＴＯ）等により透明電極を形成する（ステップＳ１４）ことにより、液晶表示装置用のＴＦＴ素子が製造される。
ここで、図２３〜図２５を参照しながら、表面処理を行なうタイミングについて説明を行なう。前記のように、表面処理は、リフロー工程の前であれば任意のタイミングで実施できるが、図９に示すような手順で行なわれる液晶表示装置用ＴＦＴ素子の製造工程においては、以下に例示するタイミングで実施することが好ましい。
図２３は、前処理工程の後のリンス工程で表面処理を行なう態様を示している。まず、ステップＳ２１では、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において、リムーバ液を基板Ｇに塗布する。次に、ステップＳ２２では、基板Ｇ表面のリムーバ液を洗い流すためにリンス液を基板Ｇに向けて吐出するが、このリンス液中に界面活性剤を添加しておくことにより、リンス処理と同時に界面活性剤による表面処理を行なうことができる。
次にステップＳ２３では、再現像薬液の塗布を行い、引き続きステップＳ２４では、基板Ｇ上の再現像薬液を除去するためにリンス液を吐出し、洗浄する。以上のステップＳ２１からステップＳ２４までの処理は、再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０で連続して実施できる。そして、前処理および再現像処理された洗浄後の基板Ｇは、リフロー処理ユニット（ＲＥＦＬＷ）６０へ移され、そこでリフロー処理が行なわれる（ステップＳ２５）。
このように、前処理後のリンス工程で表面処理を実施した場合には、その後の再現像処理でレジストの被覆面積を縮小させると、基板Ｇの表面に表面処理済みの領域と未表面処理の領域とが形成されるので、これを利用して基板Ｇの表面に選択的に表面処理された流動促進領域を形成し、軟化レジストを流動促進領域に誘導することが可能になる。また、表面処理によって、軟化レジストの流動速度が速められるので、リフロー工程の工程時間を短縮化することが可能になる。
図２４は、再現像処理工程の後のリンス工程で表面処理を行なう態様を示している。まず、ステップＳ３１では、前記と同様に再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において、リムーバ液を基板Ｇに塗布する。次に、ステップＳ３２では、リンス液を基板Ｇに向けて吐出し、基板Ｇ表面のリムーバ液を洗い流す。
次にステップＳ３３では、再現像薬液を基板Ｇに塗布し、再現像処理を行なう。引き続きステップＳ３４では、基板Ｇ上の再現像薬液を除去するためにリンス液を吐出し、洗浄する。このリンス液中に界面活性剤を添加しておくことにより、リンス処理と同時に界面活性剤による表面処理を行なうことができる。
そして、前処理および再現像処理された洗浄後の基板Ｇは、リフロー処理ユニット（ＲＥＦＬＷ）６０へ移され、そこでリフロー処理が行なわれる（ステップＳ３５）。
このように、再現像処理後のリンス工程で表面処理を実施した場合には、基板Ｇの露出面全体に表面処理が施されることになる。従って、軟化レジストの流動速度を促進し、リフロー工程の時間を短縮化できる。
以上の図２３および図２４に示す態様では、前処理後または再現像処理後に行なわれるリンス工程を利用し、リンス液中に界面活性剤を添加することにより、表面処理工程を別個に設ける必要がなくなるので、リフロー処理全体の工程数を増加させることなく、表面処理を実施できるメリットがある。
図２５は、さらに別の態様を示しており、ここでは、リフロー処理の直前に表面処理工程を設けている。
まず、ステップＳ４１では、前記と同様に再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において、リムーバ液を基板Ｇに塗布し、続いて、ステップＳ４２では、リンス液を基板Ｇに向けて吐出し、基板Ｇからリムーバ液を洗い流す。ステップＳ４３では、再現像薬液を基板Ｇに塗布し、再現像処理を行ない、引き続きステップＳ４４では、基板Ｇ上の再現像薬液を除去するためにリンス液を吐出し、洗浄する。
次に、前処理および再現像処理された洗浄後の基板Ｇを、リフロー処理ユニット（ＲＥＦＬＷ）６０へ移し、そこでステップＳ４５の界面活性剤を用いた表面処理を行なう。すなわち、リフロー処理ユニット（ＲＥＦＬＷ）６０で、基板Ｇに、例えば界面活性剤を含む表面処理液を気体状またはミストの状態にして供給し、表面処理のみを行なう。この場合、図４に示すリフロー処理ユニット（ＲＥＦＬＷ）６０の表面処理液供給源７８から、界面活性剤を含む表面処理液をシャワーヘッド６６を介して基板Ｇの処理空間にガスまたはミストとして吐出させることにより、チャンバ６１内に界面活性剤雰囲気を形成し、表面処理を行なうことができる。
表面処理後は配管６９ａ，６９ｂに設けられた開閉バルブ７１，７１の開閉により、配管６９ｂを閉鎖して配管６９ａへ切替え、バブラータンク７０からチャンバ６１内にシンナーなど有機溶媒を導入して有機溶媒雰囲気に切替え、リフロー処理を行うことができる（ステップＳ４６）。
図２６は、本発明の第２実施形態に係る液晶表示素子用ＴＦＴ素子の製造方法の概要を示すフロー図である。図２６に示す第２実施形態の製造工程のうち、ステップＳ５１からステップＳ５２までと、ステップＳ５８〜ステップＳ６４までは、図９に示した第１実施形態のステップＳ１およびステップＳ２、ステップＳ８〜ステップＳ１４までの工程と同様であるため、ここでは、第１実施形態と相違するステップＳ５３〜ステップＳ５７を中心に説明する。
ここでは、（第１実施形態の図１１の状態から）図２７に示すように、ハーフトーンマスク３００を露光マスクに用い、露光処理を行なう（ステップＳ５３）。本実施形態で用いるハーフトーンマスク３００は、レジスト２０７に対して、２段階の露光量で露光できるように構成されている。レジスト２０７をハーフ露光することにより、図２８に示すように、露光レジスト部２０８と、未露光レジスト部２０９とが形成される。未露光レジスト部２０９は、ハーフトーンマスク３００の透過率に対応して、露光レジスト部２０８との境界が階段状に形成される。
露光後は、現像処理を行なうことにより、図２９に図示するように、露光レジスト部２０８が除去され、未露光レジスト部２０９を電極用金属膜２０６上に残存させる（ステップＳ５４）。未露光レジスト部２０９は、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１に分離されパターン形成されている。ソース電極用レジストマスク２１０は、ハーフ露光によって、膜厚が厚い順に、第１膜厚部２１０ａおよび第２膜厚部２１０ｂが階段状に形成されている。ドレイン電極用レジストマスク２１１も、同様にハーフ露光によって、膜厚が厚い順に第１膜厚部２１１ａおよび第２膜厚部２１１ｂが階段状に形成されている。
そして、残存した未露光レジスト部２０９をエッチングマスクとして用い、電極用金属膜２０６をエッチングすることにより、図３０に示すように、後にチャンネル領域となる凹部２２０を形成する（ステップＳ５５）。このエッチングによって、ソース電極２０６ａとドレイン電極２０６ｂが形成され、これらの間の凹部２２０内にｎ＋Ｓｉ膜２０５の表面を露出させることができる。このエッチングは、例えばエッチングガスのプラズマによるドライエッチングや、エッチング液を用いるウエットエッチングにより行なうことができる。この際、ソース電極２０６ａとドレイン電極２０６ｂが横方向へ所定量サイドエッチングされてアンダーカットが形成され、エッチングマスクであるソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１のそれぞれの下端部Ｊがソース電極２０６ａの端部およびドレイン電極２０６ｂの端部よりも凹部２２０に向けて突出したオーバーハング形状になるようにエッチングが行なわれる。例えばドライエッチングにおいては、等方性のエッチャントが生成されるようなエッチングガスを選択してオーバーエッチングを行なうことにより、サイドエッチングが進行し、図３０に示すようなアンダーカットが形成されたエッチング形状にすることができる。このようなソース電極２０６ａとドレイン電極２０６ｂのサイドエッチングをドライエッチングにより行なう場合は、エッチングガス種として、例えばＣｌ２、ＢＣｌ３、ＣＣｌ４などの塩素系ガス等を用い、例えば１０〜１００Ｐａ程度の圧力条件で実施できる。
また、エッチングにより、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の表面付近には、薄い表面変質層３０１が形成される。
次に、リフロー処理システム１００の再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）３０において、リムーバ液を用いてウエット処理を施し、電極用金属膜２０６をエッチングした際の表面変質層３０１を除去する前処理を行なう（ステップＳ５６）。前処理後は、ソース電極２０６ａとドレイン電極２０６ｂの上の未露光レジスト部２０９を部分的に除去する再現像処理を行なう（ステップＳ５７）。図２６に示すように、界面活性剤を用いた表面処理は、ステップＳ５６の前処理工程の直前、この前処理工程からステップＳ５７の再現像処理工程までの間、またはステップＳ５８のリフロー処理工程の前のいずれかのタイミングで実施することができるが、本実施形態では、前処理工程の後のリンス処理（リンス工程）でリンス液中に界面活性剤を添加して表面処理を行なうものとする。
再現像処理により、図３１に示すように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積が大幅に縮小される。具体的には、ソース電極用レジストマスク２１０では、第２膜厚部２１０ｂが完全に除去され、第１膜厚部２１０ａのみがソース電極２０６ａ上に残存する。また、ドレイン電極用レジストマスク２１１も、同様に第２膜厚部２１１ｂが完全に除去され、第１膜厚部２１１ａのみがドレイン電極２０６ｂ上に残存する。なお、図３１では、比較のため、再現像処理前のソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の輪郭を破線で示している。
また、ステップＳ５６の前処理工程後のリンス工程においてリンス液中に界面活性剤を添加して表面処理を行なっているため、図３１に示す再現像処理後の状態では、ソース電極２０６ａおよびドレイン電極２０６ｂの表面のうち、再現像処理によって生じた新たな露出面である、再現像処理前にソース電極用レジストマスク２１０の第２膜厚部２１０ｂによって被覆されていた領域２０６ｃおよびドレイン電極用レジストマスク２１１の第２膜厚部２１１ｂによって被覆されていた領域２０６ｄには、表面処理が施されていない。従って、図３１では、ソース電極２０６ａとドレイン電極２０６ｂとの間の凹部２２０内に露出したターゲット領域であるｎ＋Ｓｉ膜２０５の表面と、ソース電極２０６ａとドレイン電極２０６ｂの外側に露出したｎ＋Ｓｉ膜２０５の表面だけが表面処理されていることになる。
また、再現像処理によって第１膜厚部２１０ａ（または第１膜厚部２１１ａ）の膜厚とともに、横方向の厚さ（幅）Ｌ３は、再現像前の厚さ（幅）Ｌ２（図３０参照）に比較して小さくなる。しかし、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積が縮小されても、それぞれの下端部Ｊがソース電極２０６ａの端部およびドレイン電極２０６ｂの端部に比べて凹部２２０へ突出したオーバーハング形状は維持される。このため、ステップＳ５７の再現像処理によって削られるレジスト量を予め考慮して、ステップＳ５５の金属膜エッチングにおけるソース電極２０６ａとドレイン電極２０６ｂのサイドエッチング量（下端部Ｊの突出量）が調節される。
このように、本実施形態では、再現像処理を施してソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の被覆面積を減少させ、しかも、新たに露出したソース電極２０６ａおよびドレイン電極２０６ｂの表面（領域２０６ｃ，２０６ｄ）には表面処理を施していないため、リフロー処理（ステップＳ５８）においては、後にチャンネル領域となる凹部２２０に軟化レジストを短時間で流入させ、図３２に示すように、凹部２２０を確実に被覆することができる。つまり、軟化したレジストは、表面処理が施されたターゲット領域である凹部２２０内のｎ＋Ｓｉ膜２０５の露出面に流動しやすくなるが、表面処理が施されていないソース電極２０６ａおよびドレイン電極２０６ｂの表面での流動は促進されず、軟化レジストの流動方向を表面処理によって誘導することが可能になる。さらに、本実施形態では、軟化レジストがターゲット領域の凹部２２０内に流入しやすくなるように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１の下端部Ｊを、ソース電極２０６ａおよびドレイン電極２０６ｂの端部よりも突出させているので、凹部２２０へ向けての軟化レジストの流動が停滞することなく、スムーズに行なわれる。そして、リフロー工程後に変形したレジストがターゲット領域（凹部２２０）とは反対側のソース電極２０６ａの端部またはドレイン電極２０６ｂの端部からはみ出して下層膜を被覆してしまうことを確実に防止できる。
以降は、図示を省略するが、第１実施形態と同様に、ステップＳ５９でｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチング処理し、ステップＳ６０で変形レジスト２１２を除去した後、ステップＳ６１ではソース電極２０６ａおよびドレイン電極２０６ｂをエッチングマスクとして使用して凹部２２０内に露出したｎ＋Ｓｉ膜２０５をエッチング処理し、チャンネル領域２２１を形成する。そして、有機膜堆積（ステップＳ６２）、コンタクトホール形成（ステップＳ６３）、インジウム・錫酸化物（ＩＴＯ）などの透明電極形成（ステップＳ６４）により、液晶表示装置用のＴＦＴ素子が製造される。
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものでない。
例えば、上記説明においては、ＬＣＤ用ガラス基板を用いるＴＦＴ素子の製造を例に取り挙げたが、他のフラットパネルディスプレイ（ＦＰＤ）基板や、半導体基板等の基板に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる。
また、上記実施形態では、表面処理を施した領域をリフロー工程におけるレジストの流動を促進させる流動促進領域としたが、表面処理に用いる界面活性剤の種類を選択することにより、逆に表面処理領域をレジストの流動が抑制される流動抑制領域として機能させ、未表面処理領域にレジストを選択的に誘導させるようにすることも可能である。
本発明は、例えばＴＦＴ素子などの半導体装置の製造において好適に利用可能である。
リフロー処理システムの概要を説明する図面。 再現像処理・リムーバーユニットの概略構成を示す平面図。 再現像処理・リムーバーユニットの概略構成を示す断面図。 リフロー処理ユニット（ＲＥＦＬＷ）の概略構成を示す断面図。 本発明の一実施形態に係るリフロー方法の原理図であり、表面処理前の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、表面処理後の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、リフロー途中の状態を示す。 本発明の一実施形態に係るリフロー方法の原理図であり、リフロー後の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、表面処理前の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、表面処理後の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、リフロー途中の状態を示す。 本発明の別の実施形態に係るリフロー方法の原理図であり、リフロー後の状態を示す。 本発明のさらに別の実施形態に係るリフロー方法の原理図であり、表面処理前の状態を示す。 本発明のさらに別の実施形態に係るリフロー方法の原理図であり、表面処理後の状態を示す。 本発明のさらに別の実施形態に係るリフロー方法の原理図であり、リフロー途中の状態を示す。 本発明のさらに別の実施形態に係るリフロー方法の原理図であり、リフロー後の状態を示す。 軟化レジストの流動速度とシンナー濃度との関係を説明する図面。 軟化レジストの流動速度と温度との関係を説明する図面。 軟化レジストの流動速度と圧力との関係を説明する図面。 軟化レジストの流動速度とシンナー流量との関係を説明する図面。 第１実施形態に係るＴＦＴ素子の製造工程を示すフロー図。 ＴＦＴ素子の製造工程において、絶縁基板上にゲート電極および積層膜が形成された状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、レジスト膜を形成した状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、ハーフ露光処理を行なっている状態の基板の縦断面図。 ＴＦＴ素子の製造工程において、ハーフ露光処理後の基板の縦断面図。 ＴＦＴ素子の製造工程において、現像後の基板の縦断面図。 ＴＦＴ素子の製造工程において、電極用金属膜をエッチングした後の基板の縦断面図。 ＴＦＴ素子の製造工程において、再現像処理後の基板の縦断面図。 ＴＦＴ素子の製造工程において、リフロー処理後の基板の縦断面図。 ＴＦＴ素子の製造工程において、ｎ＋Ｓｉ膜およびａ−Ｓｉ膜をエッチングした後の基板の縦断面図。 ＴＦＴ素子の製造工程において、変形レジストを除去した後の基板の縦断面図。 ＴＦＴ素子の製造工程において、チャンネル領域を形成した状態の基板の縦断面図。 図１６に対応する平面図。 図１７に対応する平面図。 表面処理工程を含むリフロー処理の手順の一例を説明するフロー図。 表面処理工程を含むリフロー処理の手順の他の例を説明するフロー図。 表面処理工程を含むリフロー処理の手順のさらに別の例を説明するフロー図。 第２実施形態に係るＴＦＴ素子の製造工程を示すフロー図。 第２実施形態に係るＴＦＴ素子の製造工程において、ハーフ露光処理を行なっている状態の基板の縦断面図。 第２実施形態に係るＴＦＴ素子の製造工程において、ハーフ露光処理後の基板の縦断面図。 第２実施形態に係るＴＦＴ素子の製造工程において、現像後の基板の縦断面図。 第２実施形態に係るＴＦＴ素子の製造工程において、電極用金属膜をエッチングした後の基板の縦断面図。 第２実施形態に係るＴＦＴ素子の製造工程において、再現像処理後の基板の縦断面図。 第２実施形態に係るＴＦＴ素子の製造工程において、リフロー処理後の基板の縦断面図。
符号の説明
１：カセットステーション
２：処理ステーション
３：制御部
２０：中央搬送路
２１：搬送装置
３０：再現像処理・リムーバーユニット（ＲＥＤＥＶ／ＲＥＭＶ）
６０：リフロー処理ユニット（ＲＥＦＬＷ）
８０ａ，８０ｂ，８０ｃ：加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）
１００：リフロー処理システム
１０１，１０２：下層膜
１０３：レジスト
１０３ａ：厚膜部
１０３ｂ：薄膜部
１０４：流動促進領域
Ｇ：基板
Ｄ：段差
Ｊ：下端部
Ｓ１：ターゲット領域
Ｓ２：禁止領域

Claims (30)

  1. 下層膜と、該下層膜よりも上層において前記下層膜が露出した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対し、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域の一部または全部を被覆するリフロー方法であって、
    軟化した前記レジストの流動を促すように前記露出領域に対して予め表面処理を施す工程を含み、前記露出領域と前記被覆領域を含む被処理体の表面全体を表面処理した後、前記被覆領域のレジストを部分的に除去する、リフロー方法。
  2. 前記表面処理を界面活性剤により行なう、請求項１に記載のリフロー方法。
  3. 前記レジスト膜として、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状のレジスト膜を用いることを特徴とする、請求項１又は請求項２に記載のリフロー方法。
  4. 軟化した前記レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項３に記載のリフロー方法。
  5. 軟化した前記レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項３に記載のリフロー方法。
  6. 前記レジスト膜として、その端部が、該レジスト膜の直下の膜の端部よりも前記露出領域の上方に向けて突出した形状のレジスト膜を用いることを特徴とする、請求項１から請求項５のいずれか１項に記載のリフロー方法。
  7. 有機溶媒雰囲気において前記レジストを変形させる、請求項１から請求項６のいずれか１項に記載のリフロー方法。
  8. 前記レジスト膜のパターン形成を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なう、請求項１から請求項７のいずれか１項に記載のリフロー方法。
  9. 被処理体の被エッチング膜より上層にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜をパターン形成するマスクパターニング工程と、
    前記パターン形成されたレジスト膜を再現像処理してその被覆面積を縮小させる再現像処理工程と、
    前記レジスト膜のレジストを軟化させて変形させ、前記被エッチング膜のターゲット領域を被覆するリフロー工程と、
    変形後の前記レジストをマスクとして前記被エッチング膜の露出領域をエッチングする第１のエッチング工程と、
    変形後の前記レジストを除去する工程と、
    変形後の前記レジストが除去されることにより再露出した前記被エッチング膜のターゲット領域に対してエッチングを行なう第２のエッチング工程と、
    を含み、
    さらに、前記リフロー工程に先立ち、前記被エッチング膜のターゲット領域へ向けて、軟化した前記レジストの流動が促されるように前記被処理体に対し予め表面処理を施す工程を含み、前記表面処理を界面活性剤により行ない、
    前記再現像処理工程の前に、前記レジスト膜の表面変質層を除去する前処理工程と、該前処理工程の後で前記被処理体をリンスするリンス工程と、をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行ない、この表面処理後の前記再現像処理工程において、前記レジスト膜を部分的に除去し、表面処理されていない下層膜の表面を露出させる、パターン形成方法。
  10. 前記再現像処理工程の後で、被処理体をリンスするリンス工程をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行なう、請求項９に記載のパターン形成方法。
  11. 前記リフロー工程の直前に、前記界面活性剤を含む薬液雰囲気中で被処理体に対して表面処理を行なう、請求項９に記載のパターン形成方法。
  12. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項９から請求項１１のいずれか１項に記載のパターン形成方法。
  13. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項９から請求項１１のいずれか１項に記載のパターン形成方法。
  14. 前記レジスト膜として、その端部が、該レジスト膜の直下の下層膜の端部よりも前記ターゲット領域の上方に向けて突出した形状のレジスト膜を用いる、請求項９から請求項１３のいずれか１項に記載のパターン形成方法。
  15. 前記リフロー工程において、有機溶媒雰囲気において前記レジストを変形させる、請求項９から請求項１４のいずれか１項に記載のパターン形成方法。
  16. 前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なう、請求項９から請求項１５のいずれか１項に記載のパターン形成方法。
  17. 被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆うゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜が形成された積層構造体であり、
    前記被エッチング膜が、前記オーミックコンタクト用Ｓｉ膜である、請求項９から請求項１６のいずれか１項に記載のパターン形成方法。
  18. 基板上にゲート線及びゲート電極を形成する工程と、
    前記ゲート線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
    前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
    前記レジスト膜をハーフ露光処理および現像処理して、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
    前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングし、ソース電極用金属膜とドレイン電極用金属膜とを形成するとともに、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部に下層のオーミックコンタクト用Ｓｉ膜を露出させる工程と、
    パターン形成された前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクを再現像処理して、それぞれの被覆面積を縮小させる再現像処理工程と、
    縮小後の前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶媒を作用させて軟化させた軟化レジストを変形させることにより、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を覆うリフロー工程と、
    変形後の前記レジスト並びに前記ソース電極用金属膜および前記ドレイン電極用金属膜をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
    変形後の前記レジストを除去して、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
    前記ソース電極用金属膜と前記ドレイン電極用金属膜とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
    を含み、
    さらに、前記リフロー工程に先立ち、前記チャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜へ向けて、前記軟化レジストの流動が促されるように前記基板に対し予め表面処理を施す工程を含み、前記表面処理を界面活性剤により行ない、
    前記再現像処理工程の前に、前記レジスト膜の表面変質層を除去する前処理工程と、該前処理工程の後で前記基板をリンスするリンス工程と、をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行ない、この表面処理後の前記再現像処理工程で、前記レジスト膜を部分的に除去し、前記ソース電極用金属膜および前記ドレイン電極用金属膜において表面処理されていない表面を露出させる、液晶表示装置用ＴＦＴ素子の製造方法。
  19. 前記再現像処理工程の後で、前記基板をリンスするリンス工程をさらに含み、前記界面活性剤を、前記リンス工程のリンス液に添加して表面処理を行なう、請求項１８に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  20. 前記リフロー工程の直前に、前記界面活性剤を含む薬液雰囲気中で前記基板に対して表面処理を行なう、請求項１８に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  21. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストの流動方向を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１８から請求項２０のいずれか１項に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  22. 前記レジスト膜は、部位により膜厚が変化し、少なくとも、膜厚の厚い厚膜部と、該厚膜部に対して相対的に膜厚の薄い薄膜部とを有する形状であり、
    前記リフロー工程において、前記軟化レジストによる被覆面積を、前記厚膜部と前記薄膜部の配置により制御するようにした、請求項１８から請求項２０のいずれか１項に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  23. 前記リフロー工程において、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部に臨む側に前記厚膜部を設けた、請求項２１または請求項２２に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  24. 前記リフロー工程において、前記ソース電極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部に臨む側に前記薄膜部を設けた、請求項２１または請求項２２に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  25. 前記リフロー工程において、前記レジスト膜の端部が前記ソース電極用金属膜の端部および前記ドレイン電極用金属膜の端部よりも前記チャンネル領域用凹部に突き出た突出形状のレジスト膜を用いる、請求項１８から請求項２４のいずれか１項に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  26. 前記リフロー工程において、有機溶媒雰囲気において前記レジストを変形させる、請求項１８から請求項２５のいずれか１項に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  27. 前記マスクパターニング工程を、ハーフトーンマスクを用いたハーフ露光処理と、その後の現像処理により行なう、請求項１８から請求項２６のいずれか１項に記載の液晶表示装置用ＴＦＴ素子の製造方法。
  28. コンピュータ上で動作し、実行時に、処理チャンバ内で請求項１から請求項８のいずれか１項に記載されたリフロー方法が行なわれるようにリフロー処理装置を制御する、制御プログラム。
  29. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、処理チャンバ内で請求項１から請求項８のいずれか１項に記載されたリフロー方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体。
  30. 被処理体を載置する支持台を備えた処理チャンバと、
    前記処理チャンバ内に有機溶媒を供給するためのガス供給手段と、
    前記処理チャンバ内で請求項１から請求項８のいずれか１項に記載されたリフロー方法が行なわれるように制御する制御部と、
    を備えた、リフロー処理装置。
JP2006098974A 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 Expired - Fee Related JP4451412B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006098974A JP4451412B2 (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
KR1020087024013A KR20080108264A (ko) 2006-03-31 2007-03-29 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법
PCT/JP2007/056809 WO2007116799A1 (ja) 2006-03-31 2007-03-29 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
TW96111313A TWI345805B (en) 2006-03-31 2007-03-30 Reflow method, pattern forming method and production method of tft element for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098974A JP4451412B2 (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009271325A Division JP2010056569A (ja) 2009-11-30 2009-11-30 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007273828A JP2007273828A (ja) 2007-10-18
JP4451412B2 true JP4451412B2 (ja) 2010-04-14

Family

ID=38581093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098974A Expired - Fee Related JP4451412B2 (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法

Country Status (4)

Country Link
JP (1) JP4451412B2 (ja)
KR (1) KR20080108264A (ja)
TW (1) TWI345805B (ja)
WO (1) WO2007116799A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421550B2 (ja) 2008-06-06 2014-02-19 株式会社ジャパンディスプレイ 表示装置
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
WO2011061976A1 (ja) * 2009-11-20 2011-05-26 シャープ株式会社 アレイ基板、その製造方法及び表示装置
KR101748842B1 (ko) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP3976598B2 (ja) * 2002-03-27 2007-09-19 Ｎｅｃ液晶テクノロジー株式会社 レジスト・パターン形成方法

Also Published As

Publication number Publication date
TW200807499A (en) 2008-02-01
WO2007116799A1 (ja) 2007-10-18
JP2007273828A (ja) 2007-10-18
KR20080108264A (ko) 2008-12-12
TWI345805B (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP2007273827A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP5448536B2 (ja) レジスト塗布現像装置およびレジスト塗布現像方法、並びにレジスト膜処理装置およびレジスト膜処理方法
JP4527670B2 (ja) 加熱処理装置、加熱処理方法、制御プログラムおよびコンピュータ読取可能な記憶媒体
US7914626B2 (en) Liquid processing method and liquid processing apparatus
JP4607755B2 (ja) 基板洗浄方法、基板洗浄装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
JP4684858B2 (ja) リンス処理方法、現像処理方法、現像処理装置、制御プログラムおよびコンピュータ読取可能な記憶媒体
US20110065277A1 (en) Reflow method, pattern generating method, and fabrication method for tft for lcd
JP2007266302A (ja) 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
JP6460947B2 (ja) 基板処理方法、基板処理装置および記憶媒体
JP4451412B2 (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
KR102301802B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4680044B2 (ja) 液処理方法、液処理装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
JP4675772B2 (ja) 液処理方法、液処理装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
TW200830413A (en) Reflow method, pattern forming method and production method of TFT
JP2011086724A (ja) 現像処理方法及び現像処理装置
JP2012209285A (ja) 基板処理装置
JP2010056569A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP3848930B2 (ja) 現像処理方法および現像処理装置
JP2006080277A (ja) 基板の処理方法
JP2010141162A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4252655B2 (ja) 塗布装置および塗布方法
JP2022148455A (ja) 基板処理方法、および、基板処理装置
JP2011049353A (ja) 塗布膜形成方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees