KR20080108264A - 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법 - Google Patents

리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법 Download PDF

Info

Publication number
KR20080108264A
KR20080108264A KR1020087024013A KR20087024013A KR20080108264A KR 20080108264 A KR20080108264 A KR 20080108264A KR 1020087024013 A KR1020087024013 A KR 1020087024013A KR 20087024013 A KR20087024013 A KR 20087024013A KR 20080108264 A KR20080108264 A KR 20080108264A
Authority
KR
South Korea
Prior art keywords
film
resist
reflow
substrate
mask
Prior art date
Application number
KR1020087024013A
Other languages
English (en)
Inventor
유타카 아소
마사토시 시라이시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080108264A publication Critical patent/KR20080108264A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0048—Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 리플로우 방법, 패턴 형성 방법 및 액정 표시장치용 TFT 소자의 제조방법에 관한 것으로서, 레지스트 (103)으로부터 타겟 영역 (S1)까지의 하층막 (101)의 유동 촉진 영역 (104)에 계면활성제에 의해 표면처리를 실시하고, 레지스트의 유동을 촉진한다. 레지스트 (103)을 연화시킨 경우 연화한 레지스트 (103)은 유동촉진 영역 (104) 쪽에 진행하고, 타겟 영역 (S1)에 유동되어 간다. 표면처리를 실시하고 있지 않은 금지영역 (S2)에 향하는 레지스트 (103)의 진행은 타겟 영역 (S1)에 향하는 레지스트 (103)이 많아질 수록 그 반작용으로 반대로 억제되는 기술을 제공한다.

Description

리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ＴＦＴ 소자의 제조방법{REFLOW METHOD, PATTERN FORMING METHOD AND PRODUCTION METHOD OF LIQUID CRYSTAL DISPLAY UNIT-USE ＴＦＴ ELEMENT}
본 발명은, 예를 들면 박막 트랜지스터(TFT) 소자등의 반도체장치용의 패턴 형성 과정에서 이용할 수 있는 레지스트의 리플로우 방법 및 그것을 이용한 패턴 형성 방법 및 액정표시장치용 TFT 소자의 제조 방법에 관한다.
근래에는 반도체장치의 고집적화와 미세화가 진전하고 있다. 그러나, 고집적화나 미세화가 진행되면 반도체장치의 제조 공정이 복잡화 해 제조 코스트가 증가한다. 이 때문에 제조 코스트를 큰폭으로 저감하기 위하여, 포트리소그래피를 위한 마스크 패턴의 형성 공정을 통합시켜 전체의 공정수를 단축시키는 것이 검토되고 있다.
마스크 패턴의 형성 공정수를 삭감하는 기술로서 레지스트에 유기용매를 침투시키는 것으로 레지스트를 연화시켜, 레지스트 패턴의 형상을 변화시키는 것에 의해, 마스크 패턴의 형성 공정을 생략 할 수 있는 리플로우 프로세스가 예를 들면일본국 특개 2002-334830 호 공보에 개시되고 있다. 특허 문헌 1에는, 레지스트를 연화 시켜 리플로우 시키기 전에 기판에 대해 산소 플라즈마 처리 UV처리나, 불화 수소산 용액에의 침전처리를 실시하고 혹은 상층막의 에칭을 웨트 처리에 의해 행하는 것에 의해 젖는 성질을 개선해 리플로우 시키기 쉽게 하는 것이 기재되어 있다.
그러나, 상기 일본국 특개2002-334830호 공보에 기재된 젖는 성질 개선의 방법 중에서 불화수소산 용액에의 침전처리 이외는 리플로우를 촉진하기 위한 표면 개질을 주목적으로 해 행해지는 것은 아니고, 레지스트 마스크 표면의 변질층의 제거 등 다른 목적으로 행해지는 처리의 부차적 효과로서 기재되어 있는 것이 지나지 않고, 그 효과에는 의문이 있다. 또, 젖는 성질 개선의 목적으로 불화수소산에의 침전처리 공정을 새롭게 추가하면 공정수를 증가 시키게 되어, 공정수 삭감이나 처리 시간의 단축화의 요구에 반한다. 또, 불화수소산의 에칭 작용에 의해, 기판 표면의 패턴 형상이 변화해 디바이스 성능에 악영향을 주는 것도 염려되어 실용적인 수법이라고는 할 수 없다.
이와 같이, 일본국 특개2002-334830호 공보의 방법은, 연화한 레지스트를 신속하게 넓혀 리플로우 처리의 공정 시간을 가능한 한 삭감한다고 하는 점에 있어서 충분하다고는 말할 수 없다. 또, 레지스트를 연화 시켜 넓힐 때의 방향 및 피복 면적의 제어에 대해서도 만족이 가는 것은 아니다.
본 발명의 목적은 연화한 레지스트를 신속하게 유동시키고, 또한 그 유동 방향 및 유동 면적을 고정밀도에 제어할 수가 있는 리플로우 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 그러한 리플로우 방법을 적용한 패턴 형성 방법을 제공하는 것에 있다.
본 발명의 더 다른 목적은 상기 리플로우 방법을 적용한 액정 장치용 TFT 소자의 제조 방법을 제공하는 것에 있다.
본 발명의 제1의 관점에 의하면 하층막과 상기 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과, 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 덮는 피처리체를 준비하는 것과, 상기 레지스트막의 레지스트를 연화 시켜 리플로우 시킴으로써 상기 노출 영역의 일부 또는 전부를 피복 하는 것과, 연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 가하는 것을 포함한, 리플로우 방법이 제공된다.
상기 제 1의 관점 에 있어서 상기 노출 영역과 상기 피복 영역을 포함한 피처리체의 표면 전체를 표면 처리한 후 상기 피복 영역의 레지스트를 부분적으로 제거하도록 해도 좋다. 또, 상기 표면 처리를 계면활성제에 의해 행할 수가 있다. 또한 상기 레지스트막으로서 부위에 따라 막두께가 변화하고 적어도, 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상의 레지스트막을 이용할 수가 있다. 이 경우에 연화한 상기 레지스트의 유동 방향 또는 피복 면적을 상기 후막부와 상기 박막부의 배치에 의해 제어하도록 할 수가 있다.
또, 상기 제 1의 관점에 있어서, 상기 레지스트막으로서 그 단부가 상기 레지스트막의 바로아래의 막의 단부보다 상기 노출 영역의 윗쪽으로 향해 돌출한 형상의 레지스트막을 이용할 수가 있다.
또한 유기용매 환경에 있어서 상기 레지스트를 리플로우 시키도록 할 수가 있다. 또, 상기 레지스트막의 패턴 형성을 하프톤 마스크를 이용한 하프 노광 처리와 그 후의 현상 처리에 의해 행해도 괜찮다.
본 발명의 제2의 관점에 의하면 피처리체의 피에칭막보다 상층에 레지스트막을 형성하는 것으로 상기 레지스트막에 마스크패터닝을 실시하는 것과, 상기 패터닝된 레지스트막을 재현상처리해 그 피복 면적을 축소시키는 것과, 상기 레지스트막의 레지스트를 연화 시켜 리플로우시켜, 상기 피에칭막의 타겟 영역을 피복 하는 것과, 변형 후의 상기 레지스트를 마스크로서 상기 피에칭막의 노출 영역을 에칭 하는 제1의 에칭을 실시하는 것과, 변형 후의 상기 레지스트를 제거하는 것과, 변형 후의 상기 레지스트가 제거되는 것으로 재노출한 상기 피에칭막의 타겟 영역에 대해서 에칭 하는 제2의 에칭을 실시하는 것과, 상기 리플로우에 앞서, 상기 피에칭막의 타겟 영역에 향하여 연화한 상기 레지스트의 유동이 촉진되도록 상기 피처리체에 대해 미리 표면 처리를 가하는 것으을 포함한, 패턴 형성 방법이 제공된다.
상기 제 2의 관점에 있어서 피처리체로서 기판상에 게이트선 및 게이트 전극이 형성되는 것과 동시에 이들을 덮는 게이트 절연막이 형성되고 또 상기 게이트 절연막상에 아래로부터 차례로a-Si막, 오믹 콘택트용 Si막 및 소스·드레인용 금속막이 형성된 적층 구조체이고, 상기 피에칭막이 상기 오믹 콘택트용 Si막인 것을 이용할 수가 있다.
본 발명의 제3의 관점에 의하면 기판상에 게이트선게이트 전극을 형성하는 것과, 상기 게이트선 상기 게이트 전극을 가리는 게이트 절연막을 형성하는 것과, 상기 게이트 절연막상에 아래로부터 차례로a-Si막, 오믹 콘택트용 Si막 및 소스·드레인용 금속막을 퇴적시키는 것과, 상기 소스·드레인용 금속막상에 레지스트막을 형성하는 것과, 상기 레지스트막을 하프 노광 처리 및 현상 처리해, 소스 전극용 레지스트 마스크 및 드레인 전극용 레지스트 마스크를 형성하는 마스크패터닝을 실시하는 것과, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 마스크로서 상기 소스·드레인용 금속막을 에칭 해, 소스 전극용 금속막과 드레인 전극용 금속막을 형성함과 동시에, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막의 사이의 채널 영역용 오목부에 하층의 오믹 콘택트용 Si막을 노출시키는 것과 패턴 형성된 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 재현상 처리해, 각각의 피복 면적을 축소시키는 것과, 축소 후의 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크에 유기용매를 작용시켜 연화 시킨 연화 레지스트를 리플로우 시키는 것과, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막의 사이의 채널 영역용 오목부내의 상기 오믹 콘택트용 Si막을 덮는 것과, 리플로우에 의해 변형 후의 상기 레지스트 및 상기 소스 전극용 금속막 및 상기 드레인 전극용 금속막을 마스크로서 하층의 상기 오믹 콘택트용 Si막 및 상기a-Si막을 에칭 하는 것과, 변형 후의 상기 레지스트를 제거해, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막의 사이의 채널 영역용 오목부내에 상기 오믹 콘택트용 Si막을 다시 노출시키는 것과, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막을 마스크로서 이들의 사이의 상기 채널 영역용 오목부에 노출한 상기 오믹 콘택트용 Si막을 에칭 하는 것과, 상기 리플로우에 앞서, 상기 채널 영역용 오목부내의 상기 오믹 콘택트용 Si막에 향하여, 상기 연화 레지스트의 유동이 촉진되도록 상기 기판에 대해 미리 표면 처리를 실시하는 것을 포함하는 액정표시장치용 TFT 소자의 제조 방법이 제공된다.
상기 제 2의 관점 및 제3의 관점에 있어서 상기 표면 처리를 계면활성제에 의해 행할 수가 있다. 이 경우에, 상기 재현상 처리전에 상기 레지스트막의 표면 변질층을 제거하는 것과, 이 표면 변질층의 뒤에 상기 피처리체를 린스하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행하도록 할 수가 있다. 여기서, 표면 처리 후의 상기 재현상처리에 있어서 상기 레지스트막을 부분적으로 제거해 표면 처리되어 있지 않은 하층막의 표면을 노출시킬 수가 있다.
또, 상기 재현상처리의 다음에 피처리체를 린스 하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행해도 괜찮다. 혹은 상기 리플로우의 직전에 상기 계면활성제를 포함한 약액 환경안에서 피처리체에 대해서 표면 처리를 행해도 괜찮다.
또, 상기 제 2의 관점 및 제3의 관점에 있어서, 상기 레지스트막은 부위에 따라 막두께가 변화하고, 적어도 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상이고, 상기 리플로우에 있어서, 상기 연화 레지스트의 유동 방향 또는 피복 면적을 상기 후막부와 상기 박막부의 배치에 의해 제어할 수가 있다. 이 경우에, 제3의 관점에서는 상기 리플로우시에 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막의 사이의 상기 채널 영역용 오목부에 임하는 측에 상기 후막부를 설치하여도, 상기 박막부를 설치해도 좋다.
또, 상기 레지스트막으로서 그 단부가 상기 레지스트막의 바로 아래의 하층막의 단부보다 상기 타겟 영역의 윗쪽으로 향해 돌출한 형상의 레지스트막, 제3의 관점에서는 상기 레지스트막의 단부가 상기 소스 전극용 금속막의 단부 및 상기 드레인 전극용 금속막의 단부보다 상기 채널 영역용 오목부에 뚫고 나온 돌출 형상의 레지스트막을 이용할 수가 있다.
또, 상기 리플로우에 있어서 유기용매 환경에 있어서 상기 레지스트를 리플로우 시킬 수가 있다. 또한 상기 마스크 패터닝 공정을 하프톤 마스크를 이용한 하프 노광 처리와 그 후의 현상 처리에 의해 행할 수가 있다.
본 발명의 제4의 관점에 의하면 컴퓨터상에서 동작하고 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서 상기 프로그램은 실행시에 하층막과 상기 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 가지는 피처리체를 준비하는 것과; 상기 레지스트막의 레지스트를 연화 시켜 리플로우 시키는 것과, 상기 노출 영역의 일부 또는 전부를 피복 하는 것과;연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 가하는 것을 포함한, 리플로우 방법이 행해지도록 리플로우 처리 장치를 제어하는 기억 매체가 제공된다.
본 발명의 제5의 관점에 의하면 피처리체를 재치하는 지지대를 구비한 처리 챔버와 상기 처리 챔버내에 유기용매를 공급하기 위한 가스 공급 수단과 상기 처리 챔버내에서 하층막과 상기 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 가지는 피처리체에 대해, 상기 레지스트막의 레지스트를 연화 시켜 리플로우 시키는 것과, 상기 노출 영역의 일부 또는 전부를 피복 하는 것과, 연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 가하는 것이 행해지도록 제어하는 제어부를 구비한 리플로우 처리 장치가 제공된다.
본 발명에 의하면 리플로우 처리에 앞서 연화한 레지스트의 유동이 촉진되도록 미리 표면 처리를 가하는 것으로 레지스트를 신속하게 유동시켜 목적으로 하는 영역에까지 넓혀 단시간에 리플로우 처리를 종료시킬 수가 있다. 또, 표면 처리를 행하는 타이밍을 방법으로 하는 것으로써 연화한 레지스트의 유동 방향이나 유동 면적(퍼지는 방법)도 제어하는 것이 가능하게 된다.
그리고, 본 발명의 리플로우 방법을 레지스트를 마스크로 한 에칭 공정이 반복해 행해지는 TFT 소자 등의 반도체장치의 제조에 적용함으로써, 성 마스크화와 공정수의 삭감이 가능하게 될 뿐만 아니라 리플로우 처리 시간의 단축화를 도모할 수가 있다. 또, 에칭 정밀도가 향상하기 때문에 반도체장치의 고집적화나 미세화에의 대응도 가능하게 된다.
도 1은 본 발명의 리플로우 방법이 실시되는 리플로우 처리 시스템을 나타내는 개략도이다.
도 2는 도 1의 리플로우 처리 시스템에 탑재된 재현상처리·리무버 유니트의 개략 구성을 나타내는 평면도이다.
도 3은 도 1의 리플로우 처리 시스템에 탑재된 재현상처리·리무버 유니트의 개략 구성을 나타내는 단면도이다.
도 4는 도 1의 리플로우 처리 시스템에 탑재된 리플로우 처리 유니트(REFLW)의 개략 구성을 나타내는 단면도이다.
도 5A는 본 발명의 하나의 실시 형태와 관련되는 리플로우 방법의 원리도이며, 표면 처리전의 상태를 나타내는 도이고, 도 5B는 본 발명의 하나의 실시 형태와 관련되는 리플로우 방법의 원리도이며, 표면 처리 후의 상태를 나타내는 도이고, 도 5C는 본 발명의 하나의 실시 형태와 관련되는 리플로우 방법의 원리도이며 리플로우 도중의 상태를 나타내는 도이고, 도 5D는 본 발명의 하나의 실시 형태와 관련되는 리플로우 방법의 원리도이며 리플로우 후의 상태를 나타내는 도이다.
도 6A는 본 발명의 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며, 표면 처리전의 상태를 나타내는 도이고, 도 6B는 본 발명의 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며, 표면 처리 후의 상태를 나타내는 도이고, 도 6C는 본 발명의 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며 리플로우 도중의 상태를 나타내는 도이고, 도 6D는 본 발명의 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며, 리플로우 후의 상태를 나타내는 도이다.
도 7A는 본 발명의 더 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며 표면 처리전의 상태를 나타내는 도이고, 도 7B는 본 발명의 더 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며, 표면 처리 후의 상태를 나타내는 도이고, 도 7C는 본 발명의 더 다른 실시 형태와 관련되는 리플로우 방법의 원리도이 며, 리플로우 도중의 상태를 나타내는 도이고, 도 7D는 본 발명의 더 다른 실시 형태와 관련되는 리플로우 방법의 원리도이며, 리플로우 후의 상태를 나타내는 도이다.
도 8A는 연화 레지스트의 유동 속도와 시너 농도와의 관계를 설명하는 도이고, 도 8B는 연화 레지스트의 유동 속도와 온도와의 관계를 설명하는 도이고, 도 8C는 연화 레지스트의 유동 속도와 압력의 관계를 설명하는 도이고, 도 8D는 연화 레지스트의 유동 속도와 시너 유량과의 관계를 설명하는 도이다.
도 9는 제1 실시 형태와 관련되는 TFT 소자의 제조 공정을 나타내는 플로우도이다.
도 10은 TFT 소자의 제조 공정에 있어서 절연 기판상에 게이트 전극 및 적층막이 형성된 상태의 기판의 종단면도이다.
도 11은 TFT 소자의 제조 공정에 있어서 레지스트막을 형성한 상태의 기판의 종단면도
도 12는 TFT 소자의 제조 공정에 있어서 하프 노광 처리를 행하고 있는 상태의 기판의 종단면도이다.
도 13은 TFT 소자의 제조 공정에 있어서 하프 노광 처리 후의 기판의 종단면도이다.
도 14는 TFT 소자의 제조 공정에 있어서 현상 후의 기판의 종단면도이다.
도 15는 TFT 소자의 제조 공정에 있어서 전극용 금속막을 에칭 한 후의 기판의 종단면도이다.
도 16은 TFT 소자의 제조 공정에 있어서 재현상처리 후의 기판의 종단면도이다.
도 17은 TFT 소자의 제조 공정에 있어서, 리플로우 처리 후의 기판의 종단면도이다.
도 18은 TFT 소자의 제조 공정에 있어서, n+Si막 및 a-Si막을 에칭 한 후의 기판의 종단면도이다.
도 19는 TFT 소자의 제조 공정에 있어서, 변형 레지스트를 제거한 후의 기판의 종단면도이다.
도 20은 TFT 소자의 제조 공정에 있어서, 채널 영역을 형성한 상태의 기판의 종단면도이다.
도 21은 도 16에 대응하는 평면도이다.
도 22는 도 17에 대응하는 평면도이다.
도 23은 표면 처리 공정을 포함한 리플로우 처리의 순서의 일례를 설명하는 플로우도이다.
도 24는 표면 처리 공정을 포함한 리플로우 처리의 순서의 다른 예를 설명하는 플로우도이다.
도 25는 표면 처리 공정을 포함한 리플로우 처리의 순서의 한층 더 다른 예를 설명하는 플로우도
도 26은 제2 실시 형태와 관련되는 TFT 소자의 제조 공정을 나타내는 플로우도 1.
도 27은 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 하프 노광 처리를 행하고 있는 상태의 기판의 종단면도이다.
도 28은 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 하프 노광 처리 후의 기판의 종단면도이다.
도 29는 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 현상 후의 기판의 종단면도이다.
도 30은 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 전극용 금속막을 에칭 한 후의 기판의 종단면도이다.
도 31은 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 재현상처리 후의 기판의 종단면도이다.
도 32는 제2 실시 형태와 관련되는 TFT 소자의 제조 공정에 있어서, 리플로우 처리 후의 기판의 종단면도이다.
이하, 도면을 참조하면서 본 발명의 바람직한 형태에 대해서 설명한다.
도 1은 본 발명의 리플로우 방법에 매우 적합하게 이용 가능한 리플로우 처리 시스템의 전체를 나타내는 개략 평면도이다. 여기에서는, LCD용 유리 기판(이하, 단지 「기판」이라고 적는다, G)의 표면에 형성된 레지스트막을 현상 처리 후에 연화시켜 변형시키고, 재피복 시키기 위한 리플로우 처리를 행하는 리플로우 처리 유니트와 리플로우 처리에 앞서 행해지는 재현상처리 및 사전 처리를 행하기 위한 재현상처리·리무버 유니트(REDEV/REMV)을 구비한 리플로우 처리 시스템을 예로 들어 설명하는 것으로 한다. 리플로우 처리 시스템 (100)은 복수의 기판 (G)를 수용하는 카셋트 (C)를 재치하는 카셋트 스테이션(반입출부, 1)과 기판 (G)에 리플로우 처리 및 재현상처리를 포함한 일련의 처리를 가하기 위한 복수의 처리 유니트를 구비한 처리 스테이션(처리부, 2)와 리플로우 처리 시스템 (100)의 각 구성부를 제어하는 제어부 (3)을 구비하고 있다. 또한 도 1에 있어서, 리플로우 처리 시스템 (100)의 긴 방향을 X방향, 평면상에 있어서 X방향과 직교하는 방향을 Y방향으로 한다.
카셋트 스테이션 (1)은 처리 스테이션 (2)의 한쪽의 단부에 인접해 배치되고 있다. 카셋트 스테이션 (1)은 카셋트 (C)와 처리 스테이션 (2)의 사이에 기판 (G)의 반입출을 행하기 위한 반송 장치 (11)을 구비하고 있고, 카셋트 스테이션 (1)에 있어서 외부에 대한 카셋트 (C)의 반입출이 행해진다. 또, 반송 장치 (11)은 카셋트 (C)의 배열 방향인 Y방향을 따라 설치된 반송로 (10)상을 이동 가능한 반송 아암 (11a)를 가지고 있다. 이 반송 아암 (11a)는 X방향에의 진출·퇴피, 상하 방향의 이동 및 회전 가능하게 설치되고 있고 카셋트 (C)와 처리 스테이션 (2)의 사이에 기판 (G)의 수수를 행할 수 있도록 구성되고 있다.
처리 스테이션 (2)는 기판 (G)에 대해서 레지스트의 리플로우 처리, 그 사전 처리 및 재현상처리를 실시할 때의 일련의 공정을 실시하기 위한 복수의 처리 유니트를 구비하고 있다. 이들 각 처리 유니트에 있어서 기판 (G)는 1매씩 처리된다. 또, 처리 스테이션 (2)는 기본적으로 X방향으로 연장하는 기판 (G)반송용의 중앙 반송로 (20)을 가지고 있고, 중앙 반송로 (20)을 사이에 두고 그 양측으로 각 처리 유니트가, 중앙 반송로 (20)에 임하도록 배치되고 있다.
또, 중앙 반송로 (20)에는 각 처리 유니트와의 사이에 기판 (G)의 반입출을 행하기 위한 반송 장치 (21)이 구비되어져 있고, 처리 유니트의 배열 방향인 X방향으로 이동 가능한 반송 아암 (21a)를 가지고 있다. 또한 반송 아암 (21a)는 Y방향에의 진출·퇴피, 상하 방향에의 승강 및 회전 가능하게 설치되고 있고 각 처리 유니트와의 사이에 기판 (G)의 반입출을 행할 수 있도록 구성되고 있다.
처리 스테이션 (2)의 중앙 반송로 (20)을 따라 한쪽측에는 카셋트스테이션 (1)의 옆으로부터, 재현상처리·리무버 유니트(REDEV/REMV, 30) 및 리플로우 처리 유니트(REFLW, 60)이 차례로 배열되고, 중앙 반송로 (20)을 따라 다른쪽 측에는, 3개의 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)가 일렬에 배열되고 있다. 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)은 수직 방향으로 다단에 적층 배치되고 있다(도시 생략).
재현상처리·리무버 유니트(REDEV/REMV, 30)은, 리플로우 처리에 앞서 도시하지 않는 다른 처리 시스템에 있어서 행해지는 메탈 에칭 등의 처리시의 변질층을 제거하기 위한 사전 처리 및 레지스트의 패턴을 재현상 하는 재현상처리를 행하는 처리 유니트이다. 또, 후술하는 바와 같이 재현상처리·리무버 유니트(REDEV/REMV; 30)에 있어서는 기판 (G)에 대해, 계면활성제를 포함한 약액을 토출하여 레지스트의 유동을 촉진하기 위한 표면 처리를 행할 수가 있다.
재현상처리·리무버 유니트(REDEV/REMV; 30)은 스핀 타입의 액처리 기구를 구비하고 있고 기판 (G)를 유지하면서 일정 속도로 회전시키면서, 재현상처리를 위 한 재현상 처리를 위한 재현상 약액 토출 및 사전 처리를 위한 리무버 토출노즐로부터 각각의 처리액을 기판 (G)를 향해 토출하여 재현상 약액의 도포나 사전 처리(레지스트 표면 변질층의 제거 처리)를 행할 수 있도록 구성되고 있다.
여기서, 재현상처리·리무버 유니트(REDEV/REMV, 30)에 대해서 도 2 및 도 3을 참조하면서 설명한다. 도 2는 재현상처리·리무버 유니트(REDEV/REMV, 30)의 평면도이고, 도 3은, 재현상처리·리무버 유니트(REDEV/REMV, 30)에 있어서의 컵 부분의 단면도이다. 도 2에 나타나는 바와 같이 재현상처리·리무버 유니트(REDEV/REMV, 30)은 씽크 (31)에 의해 전체가 포위되고 있다.
또, 도 3에 나타나는 바와 같이 재현상처리·리무버 유니트(REDEV/REMV, 30)에 있어서는 기판 (G)를 기계적으로 유지하는 유지 수단, 예를 들면, 스핀 척 (32)가 모터 등의 회전 구동 기구 (33)에 의해 회전 가능하게 설치되고, 스핀 척 (32)의 하측에는, 회전 구동 기구 (33)을 포위하는 커버 (34)가 배치되고 있다. 스핀 척 (32)는 도시하지 않는 승강기구에 의해 승강 가능하게 되어 있고 상승 위치에 있어서 반송 아암 (21a)와의 사이에 기판 (G)의 수수를 실시한다. 스핀 척 (32)는 진공 흡인력 등에 의해 기판 (G)를 흡착 유지할 수 있게 되어 있다.
커버 (34)의 외주위에는 2개의 언더 컵 (35·36)이 이간해 설치되고 있고, 이 2개의 언더 컵 (35·36)의 사이의 윗쪽에는 주로 재현상 약액을 아래쪽에 흘리기 위한 이너 컵 (37)이 승강 자유롭게 설치되고, 언더 컵 (36)의 외측에는 주로 린스액을 아래쪽에 흘리기 위한 아우터 컵 (38)이 이너 컵 (37)과 일체적으로 승강 자유롭게 설치되고 있다. 또한 도 3에 있어서 지면으로 향해 좌측에는 재현상 약액 의 배출시에 이너 컵 (37) 및 아우터 컵 (38)이 상승되는 위치가 나타나 있고, 우측에는 린스액의 배출시에 이들이 강하되는 위치가 나타나고 있다.
언더 컵 (35)의 내주위측 바닥부에는 회전 건조시에 유니트내를 배기하기 위한 배기구 (39)가 배치 설치되고 있고, 2개의 언더 컵 (35·36) 사이에는 주로 재현상 약액을 배출하기 위한 드레인관 (40a)가 언더 컵 (36)의 외주측 바닥부에는 주로 린스액을 배출하기 위해서 드레인관 (40b)가 설치되고 있다.
아우터 컵 (38)의 한쪽의 측에는, 도 2에 나타나는 바와 같이 재현상 약액 및 리무버액 공급용의 노즐 유지 아암 (41)이 설치되고 노즐 유지 아암 (41)에는, 기판 (G)에 재현상 약액을 도포하기 위해서 이용되는 재현상 약액 토출 노즐 (42a) 및 리무버액 토출 노즐 (42b)가 수납되고 있다.
노즐 유지 아암 (41)은 가이드 레일 (43)의 길이 방향을 따라 벨트 구동등의 구동 기구 (44)에 의해 기판 (G)를 횡단해 이동하도록 구성되고 이것에 의해 재현상 약액의 도포시나 리무버액의 토출시에는 노즐 유지 아암 (41)은 재현상 약액 토출 노즐 (42a)로부터 재현상 약액 혹은 리무버액 토출 노즐 (42b)로부터 리무버액을 토출하면서 정지한 기판 (G)를 스캔 하도록 되어 있다.
또, 재현상 약액 토출 노즐 (42a) 및 리무버액 토출 노즐 (42b)는 노즐 대기부 (45)에 대기되도록 되어 있고, 노즐 대기부 (45)에는 재현상 약액 토출 노즐 (42a), 리무버액 토출 노즐 (42b)를 세정하는 노즐 세척기구 (46)이 설치되고 있다.
아우터 컵 (38)의 다른쪽측에는 순수 등의 린스액 토출용의 노즐 유지 아암 (47)이 설치되어 노즐 유지 아암 (47)의 선단 부분에는, 린스액 토출 노즐 (48)이 설치되고 있다. 린스액 토출 노즐 (48)로서는 예를 들면, 파이프 형상의 토출구를 가지는 것을 이용할 수가 있다. 노즐 유지 아암 (47)은 구동 기구 (49)에 의해 가이드 레일 (43)의 길이 방향을 따라 슬라이드 자유롭게 설치되고 있어 린스액 토출 노즐 (48)로부터 린스액을 토출시키면서 기판 (G)상을 스캔 하도록 되어 있다. 또, 린스액 토출 노즐 (48)으로부터 토출시키는 린스액에는 기판 (G)의 표면 처리를 행하기 위한 계면활성제를 첨가할 수가 있다. 표면 처리를 행하기 위한 계면활성제로서는 예를 들면 불소계 계면활성제 등을 이용할 수가 있다. 또한 린스액 토출 노즐 (48)과는 별도로, 표면 처리용의 계면활성제를 포함한 약액 토출노즐(미도시)를 설치해도 좋지만, 장치의 간소화의 관점으로부터는 린스액 토출 노즐 (48)을 통상의 린스 처리와 표면 처리를 동시에 행하는 린스 처리에 병용 하는 것이 바람직하다.
다음에, 상술한 재현상처리·리무버 유니트(REDEV/REMV; 30)을 이용한 사전 처리 및 재현상처리 공정의 개략을 설명한다. 우선, 이너 컵 (37)과 아우터 컵 (38)을 하단 위치(도 3의 우측으로 나타내는 위치)에 위치시켜, 기판 (G)를 유지한 반송 아암 (21a)를 재현상처리·리무버 유니트(REDEV/REMV; 30)내에 삽입하고, 이 타이밍에 맞추어 스핀 척 (32)를 상승시켜, 기판 (G)를 스핀 척 (32)에 수수한다. 반송 아암 (21a)를 재현상처리·리무버 유니트(REDEV/REMV, 30) 밖에 대피시킨 후, 기판 (G)가 재치된 스핀 척 (32)를 강하시켜 소정 위치로 유지한다. 그리고, 노즐 유지 아암 (41)을 이너 컵 (37)내의 소정 위치에 이동, 배치해, 승강기구 (50b)를 신장시켜 리무버액 토출 노즐 (42b)만을 아래쪽에 위치 시켜 유지하고, 기판 (G)상 을 스캔 하면서 리무버액 토출노즐 (42b)를 이용해 알칼리성의 리무버액을 기판 (G)상에 토출한다. 여기서, 리무버액으로서는, 예를 들면 강알칼리 수용액을 이용할 수가 있다. 소정의 반응 시간이 경과할 때까지의 사이에 승강기구 (50b)를 줄어들게 해 리무버액 토출노즐 (42b)를 윗쪽의 위치에 되돌려 유지하고, 노즐 유지 아암 (41)을 이너 컵 (37) 및 아우터 컵 (38)으로부터 대피시키고, 대신에 노즐 유지 아암 (47)을 구동해, 린스액 토출 노즐 (48)을 기판 (G)상의 소정 위치까지 이동시킨다. 이어서 이너 컵 (37)과 아우터 컵 (38)을 상승시켜, 상단 위치(도 3의 좌측 위치) 로 유지한다.
그리고, 기판 (G)를 저속으로 회전시켜 기판 (G)상의 리무버액을 흩뿌리는 동작에 들어가는 것과 거의 동시에 린스액 토출 노즐 (48)으로부터 린스액을 토출하고, 또 이들의 동작과 거의 동시에 배기구 (39)에 의한 배기 동작을 개시한다. 기판 (G)의 회전이 개시되어 기판 (G)로부터 그 외주를 향해 비산하는 리무버액 및 린스액은 이너 컵 (37)의 테이퍼부나 외주벽(측면의 수직벽)에 맞고 아래쪽에 이끌려 드레인관 (40a)로부터 배출된다. 리무버액 도포 후의 린스 처리에 이용하는 린스액안에 기판 (G)의 표면 처리를 행하기 위한 계면활성제를 첨가해도 괜찮다. 린스액에 계면활성제를 첨가한 경우에는 후의 재현상 약액 도포 후의 린스 처리에 이용하는 린스액을 통상의 것, 예를 들면 순수로 변환하면 좋다.
기판 (G)의 회전 개시부터 소정 시간 경과후에는 린스액을 토출하면서, 또 기판 (G)를 회전시킨 채로의 상태로 이너 컵 (37)과 아우터 컵 (38)을 강하시켜 하단 위치로 유지한다. 하단 위치에서는 기판 (G)의 표면의 수평 위치가 거의 아우터 컵 (38)의 테이퍼부의 위치에 맞는 높이로 한다. 그리고, 리무버액의 잔사가 적어지도록 기판 (G)의 회전수를 리무버액을 흩뿌리기 위한 회전 동작 개시시보다 크게 한다. 기판 (G)의 회전수를 올리는 조작은 이너 컵 (37)과 아우터 컵 (38)의 강하 동작과 동시에 또는 그 전후의 어느 단계에서 실시해도 괜찮다. 이렇게 해 기판 (G)로부터 비산하는 주로 린스액으로부터 이루어지는 처리액은 아우터 컵 (38)의 테이퍼부나 외주벽에 맞고 드레인관 (40b)로부터 배출된다. 다음에, 린스액의 토출을 정지해 린스액 토출 노즐 (48)을 소정의 위치에 수납하고 기판 (G)의 회전수를 더 올려 소정 시간 유지한다. 즉 고속 회전에 의해 기판 (G)를 건조하는 스핀 건조를 실시한다.
다음에, 노즐 유지 아암 (41)을 이너 컵 (37)내의 소정 위치에 이동, 배치하고 승강기구 (50a)를 신장시켜 재현상 약액 토출 노즐 (42a)만을 아래쪽에 위치 시켜 유지하고, 기판 (G)상을 스캔 하면서 재현상 약액 토출 노즐 (42a)를 이용해 소정의 재현상 약액을 기판 (G)상에 도포해, 재현상 약액 패들을 형성한다. 재현상 약액 패들이 형성된 후 소정의 재현상처리 시간(재현상반응 시간)이 경과할 때까지의 사이에 승강기구 (50a)에 의해, 재현상 약액 토출 노즐 (42a)를 윗쪽의 위치에 되돌려 유지하고, 노즐 유지 아암 (41)을 이너 컵 (37) 및 아우터 컵 (38)으로부터 대피시키고 대신에 노즐 유지 아암 (47)을 구동해 린스액 토출 노즐 (48)을 기판 (G)상의 소정 위치로 유지한다. 이어서 이너 컵 (37)과 아우터 컵 (38)을 상승시켜, 상단 위치(도 3의 좌측 위치)에 유지한다.
그리고, 기판 (G)를 저속으로 회전시켜 기판 (G)상의 재현상 약액을 뿌리치 는 동작에 들어가는 것과 거의 동시에 린스액 토출 노즐 (48)로부터 린스액을 토출하고, 또한 이들의 동작과 거의 동시에 배기구 (39)에 의한 배기 동작을 개시한다. 즉, 재현상 반응 시간의 경과전에는 배기구 (39)는 미동작의 상태로 하는 것이 바람직하고, 이것에 의해 기판 (G)상에 형성된 재현상 약액 패들에는 배기구 (39)의 동작에 의한 기류 발생 등의 악영향이 발생하지 않는다. 또한 여기서 토출되는 재현상처리 후의 린스액안에 기판 (G)의 표면 처리를 행하기 위한 계면활성제를 첨가해도 괜찮다.
기판 (G)의 회전이 개시되어 기판 (G)로부터 그 외주를 향해 비산하는 재현상 약액 및 린스액은 이너 컵 (37)의 테이퍼부나 외주벽(측면의 수직벽)에 맞고 아래쪽에 이끌려 드레인관 (40a)로부터 배출된다. 기판 (G)의 회전 개시부터 소정 시간 경과후에는 린스액을 토출하면서 또 기판 (G)를 회전시킨 채로의 상태로 이너 컵 (37)과 아우터 컵 (38)을 강하시켜 하단 위치로 유지한다. 하단 위치에서는 기판 (G)의 표면의 수평 위치가 거의 아우터 컵 (38)의 테이퍼부의 위치에 맞는 높이로 한다. 그리고, 재현상 약액의 잔사가 적어지도록 기판 (G)의 회전수를, 재현상 약액을 흩뿌리기 위한 회전 동작 개시시보다 크게 한다. 기판 (G)의 회전수를 올리는 조작은 이너 컵 (37)과 아우터 컵 (38)의 강하 동작과 동시에 또는 그 전후의 어느 단계에서 실시해도 괜찮다. 이렇게 해, 기판 (G)로부터 비산하는 주로 린스액으로 이루어지는 처리액은, 아우터 컵 (38)의 테이퍼부나 외주벽에 맞고 드레인관 (40b)로부터 배출된다. 다음에, 린스액의 토출을 정지해 린스액 토출 노즐 (48)을 소정의 위치에 수납하고 기판 (G)의 회전수를 한층 더 올려 소정 시간 유지한다. 즉 고속 회전에 의해 기판 (G)를 건조하는 스핀 건조를 실시한다.
이상과 같이 해 재현상처리·리무버 유니트(REDEV/REMV, 30)에 있어서의 일련의 처리가 종료한다. 그리고, 상기와 반대의 순서에 의해, 반송 아암 (21a)에 의해 처리 후의 기판 (G)가 재현상처리·리무버 유니트(REDEV/REMV, 30)으로부터 반출된다.
한편, 처리 스테이션 (2)의 리플로우 처리 유니트(REFLW, 60)에서는 기판 (G)상에 형성된 레지스트를 유기용매 예를 들면 시너 환경에서 연화 시켜 재피복 시키는 리플로우 처리가 행해진다. 또, 후술하는 바와 같이 리플로우 처리 유니트(REFLW, 60)에 있어서는, 기판 (G)를 계면활성제를 포함한 약액 환경에 노출하는 것으로 레지스트의 유동을 촉진하기 위한 표면 처리를 행할 수가 있다.
여기서, 리플로우 처리 유니트(REFLW, 60)의 구성에 대해서 더욱 상세하게 설명한다. 도 4는 리플로우 처리 유니트(REFLW, 60)의 개략 단면도이다. 리플로우 처리 유니트(REFLW, 60)은 챔버 (61)을 가지고 있다. 챔버 (61)은 하부 챔버 (61a)와 하부 챔버 (61a)의 상부에 당접되는 상부 챔버 (61b)를 가지고 있다. 상부 챔버 (61b)와 하부 챔버 (61a)는 도시하지 않는 개폐 기구에 의해 개폐 가능하게 구성되고 있어 열린 상태 시에, 반송 장치 (21)에 의해 기판 (G)의 반입출이 행해진다.
챔버 (61)내에는 기판 (G)를 수평에 지지하는 지지 테이블 (62)가 설치되고 있다. 지지 테이블 (62)는 열전도율이 뛰어난 재질 예를 들면 알루미늄으로 구성되고 있다.
지지 테이블 (62)에는, 도시하지 않는 승강기구에 의해 구동되어 기판 (G)를 승강시키는 3개의 승강 핀 (63,도 4에서는 2개만을 도시한다)이 지지 테이블 (62)를 관통하도록 설치되고 있다. 승강 핀 (63)은 승강 핀 (63)과 반송 장치 (21)과사이에 기판 (G)를 수수 할 때에는 기판 (G)를 지지 테이블 (62)로부터 들어 올려 소정의 높이 위치에서 기판 (G)를 지지하고 기판 (G)의 리플로우 처리중은, 예를 들면, 그 선단이 지지 테이블 (62)의 상면과 같은 높이가 되도록 해 유지된다.
하부 챔버 (61a)의 바닥부에는 배기구 (64a, 64b)가 형성되고 있고 배기구 (64a, 64b)에는 배기계 (64)가 접속되고 있다. 그리고, 배기계 (64)를 통하여 챔버 (61)내의 환경 가스가 배기된다.
지지 테이블 (62)의 내부에는 온도 조절 매체 유로 (65)가 설치되고 있고, 온도 조절 매체 유로 (65)에는 예를 들면 온조냉각수 등의 온도 조절 매체가 온도 조절 매체 도입관 (65a)를 개재시켜 도입되어 온도 조절 매체 배출관 (65b)로부터 배출되어 순환하고, 그 열(예를 들면 냉열)이 지지 테이블 (62)를 개재시켜 기판 (G)에 대해서 전열기 이것에 의해 기판 (G)의 처리면이 원하는 온도에 제어된다.
챔버 (61)의 천정벽부분에는 샤워 헤드 (66)이 지지 테이블 (62)에 대향하도록 설치되고 있다. 샤워 헤드 (66)의 하면 (66a)에는 다수의 가스 토출구멍 (66b)가 설치되고 있다.
또, 샤워 헤드 (66)의 상부 중앙에는 가스 도입부 (67)이 설치되고 내려 가스 도입부 (67)은 샤워 헤드 (66)의 내부에 형성된 공간 (68)에 연통하고 있다. 가스 도입부 (67)에는 가스 공급 배관 (69)가 접속되고 있고 가스 공급 배관 (69)는 배관 (69a)와 배관 (69b)에 분기하고 있다. 배관 (69a)에는 유기용매 예를 들면 시너를 기화해 공급하는 버블러 탱크 (70)이 접속되고 그 도중에는 개폐 밸브 (71)이 설치되고 있다. 버블러 탱크 (70)의 바닥부에는 시너를 기화시키기 위한 기포 발생 수단으로서 도시하지 않는 N2가스 공급원에 접속된 N2가스 공급 배관 (74)가 배치되고 있다. 이 N2 가스 공급 배관 (74)에는 내부에 매스 플로우 콘트롤러 (72a) 및 개폐 밸브 (73a)가 설치되고 있다. 또, 버블러 탱크 (70)은 내부에 저장되는 시너의 온도를 소정 온도에 조절하기 위한 도시하지 않는 온도 조절 기구를 구비하고 있다. 그리고, 도시하지 않는 N2가스 공급원으로부터 N2가스를 매스 플로우 콘트롤러 (72a)에 의해 유량 제어하면서 버블러 탱크 (70)의 바닥부에 도입함으로써, 소정 온도에 온도 조절된 버블러 탱크 (70)내의 시너를 기화시켜 배관 (69a), 가스 공급 배관 (69)를 개재시켜 챔버 (61)내에 도입할 수 있도록 구성되고 있다.
또, 분기한 다른 한쪽의 배관 (69b)에는 표면 처리액 공급원 (78)이 접속되고 있고 그 도중에는 매스 플로우 콘트롤러 (72b) 및 그 전후에 개폐 밸브 (71,73b)가 설치되고 있다. 표면 처리액 공급원 (78)은 예를 들면 도시하지 않는 기화기나 미스트 발생 장치 등을 구비하고 있어 계면활성제를 포함한 약액을 가스 형상 혹은 미스트 형상으로 해 매스 플로우 콘트롤러 (72b)에 의해 유량 제어하면서 배관 (69b), 가스 공급 배관 (69)를 개재시켜 챔버 (61)내에 도입할 수 있도록구성되고 있다.
또, 샤워 헤드 (66)의 상부의 주변부에는 복수의 퍼지 가스 도입부 (75)가 설치되고 있고, 각 퍼지 가스 도입부 (75)에는 예를 들면 퍼지 가스로서의 N2가스를 챔버 (61)내에 공급하는 퍼지 가스 공급 배관 (76)이 접속되고 있다. 퍼지 가스 공급 배관 (76)은 도시하지 않는 퍼지 가스 공급원에 접속되고 있어 그 도중에는 개폐 밸브 (77)이 설치되고 있다.
이러한 구성의 리플로우 처리 유니트(REFLW, 60)에 있어서는 우선, 상부 챔버 (61b)를 하부 챔버 (61a)로부터 개방해 그 상태로, 반송 장치 (21)의 반송 아암 (21a)에 의해 이미 사전 처리 및 재현상처리가 이루어지고 패턴 형성된 레지스트를 가지는 기판 (G)를 반입하고, 지지 테이블 (62)에 재치한다. 그리고, 상부 챔버 (61b)와 하부 챔버 (61a)를 당접시켜 챔버 (61)을 닫는다. 여기서, 리플로우 처리전에 리플로우 처리 유니트(REFLW, 60)내에서 표면 처리를 행하는 경우에는 배관 (69b)의 개폐 밸브 (71,73b)를 개방해 매스 플로우 콘트롤러 (72b)에 의해 유량을 제어하면서 표면 처리액 공급원 (78)으로부터 계면활성제를 포함한 가스 형상 혹은 미스트 형상의 약액을 배관 (69b), 가스 공급 배관 (69), 가스 도입부 (67)을 개재시켜 샤워 헤드 (66)의 공간 (68)에 도입해 가스 토출구멍 (66b)로부터 토출시킨다. 이것에 의해, 챔버 (61)내가 소정 농도의 약액 환경이 되고 챔버 (61)내의 지지 테이블 (62)에 재치된 기판 (G)에 대해서 표면 처리가 행해진다.
다음에 배관 (69b)의 개폐 밸브 (71,73b)를 닫는 것과 동시에 배관 (69a)의 개폐 밸브 (71) 및 N2가스 공급 배관 (74)의 개폐 밸브 (73a)를 개방하고, 매스 플로우 콘트롤러 (72a)에 의해 N2가스의 유량을 조절해 시너의 기화량을 제어하면서, 버블러 탱크 (70)으로부터 기화된 시너를 배관 (69a), 가스 공급 배관 (69), 가스 도입부 (67)을 개재시켜 샤워 헤드 (66)의 공간 (68)에 도입해, 가스 토출구멍 (66b)로부터 토출시킨다. 이것에 의해, 챔버 (61)내가 소정 농도의 시너 환경으로 된다.
챔버 (61)내의 지지 테이블 (62)에 재치된 기판 (G)상에는 이미 패턴 형성된 레지스트가 설치되고 있으므로 이 레지스트가 시너 환경에 노출되는 것으로, 시너가 레지스트에 침투한다. 이것에 의해, 레지스트가 연화해 그 유동성이 높아져, 변형해 기판 (G)표면의 소정의 영역(타겟 영역)이 변형 레지스트로 피복된다. 이 때, 지지 테이블 (62)의 내부에 설치된 온도 조절 매체 유로 (65)에 온도 조절 매체를 도입하는 것에 의해 그 열이 지지 테이블 (62)를 개재시켜 기판 (G)에 대해서 전열기, 이것에 의해 기판 (G)의 처리면이 원하는 온도 예를 들면 20 ℃에 제어된다. 샤워 헤드 (66)으로부터 기판 (G)의 표면으로 향해 토출된 시너를 포함한 가스는 기판 (G)의 표면에 접촉한 후, 배기구 (64a, 64b)에 향하여 흘러 챔버 (61)내로부터 배기계 (64)에 배기된다.
이상과 같이 해 리플로우 처리 유니트(REFLW, 60)에 있어서의 리플로우 처리가 종료한 후는, 배기를 계속하면서 퍼지 가스 공급 배관 (76)상의 개폐 밸브 (77)을 개방하고 퍼지 가스 도입부 (75)를 개재시켜 챔버 (61)내에 퍼지 가스로서의 N2가스를 도입해 챔버내 환경을 치환한다. 그 후, 상부 챔버 (61b)를 하부 챔버 (61a)로부터 개방해, 상기와 반대의 순서로 리플로우 처리 후의 기판 (G)를 반송 아암 (21a)에 의해 리플로우 처리 유니트(REFLW, 60)으로부터 반출한다.
3개의 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)에는 각각 기판 (G)에 대해서 가열 처리를 실시하는 핫 플레이트 유니트(HP), 기판 (G)에 대해서 냉각 처리를 실시하는 쿨링 플레이트 유니트(COL)가 다단에 겹쳐져 구성되고 있다(도시 생략). 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)에서는 사전 처리 후, 재현상처리 후 및 리플로우 처리 후의 기판 (G)에 대해서 필요에 따라서 가열 처리나 냉각 처리가 행해진다.
도 1에 나타나는 바와 같이 리플로우 처리 시스템 (100)의 각 구성부는, 제어부 (3)의 CPU를 구비한 프로세스 콘트롤러 (90)에 접속되어 제어되는 구성으로 되고 있다. 프로세스 콘트롤러 (90)에는 공정관리자가 리플로우 처리 시스템 (100)을 관리하기 위해서 커멘드의 입력 조작 등을 실시하는 키보드나, 리플로우 처리 시스템 (100)의 가동 상황을 가시화해 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스 (91)이 접속되고 있다.
또, 프로세스 콘트롤러 (90)에는 리플로우 처리 시스템 (100)으로 실행되는 각종 처리를 프로세스 콘트롤러 (90)의 제어에서 실현되기 위한 제어 프로그램이나 처리 조건 데이터등이 기록된 레시피가 격납된 기억부 (92)가 접속되고 있다.
그리고, 필요에 따라서 유저 인터페이스 (91)으로부터의 지시등에서 임의의 레시피를 기억부 (92)로부터 호출해 프로세스 콘트롤러 (90)에 실행시키는 것으로, 프로세스 콘트롤러 (90)의 제어하에서 리플로우 처리 시스템 (100)에서의 원하는 처리를 한다. 또, 상기 레시피는 예를 들면, CD-ROM, 하드 디스크, 플렉시블 디스 크, 플래쉬 메모리등의 컴퓨터 독취 가능한 기억 매체에 격납된 상태의 것을 이용하거나 혹은, 다른 장치로부터 예를 들면 전용회선을 개재시켜 수시 전송시켜 이용하거나 하는 것도 가능하다.
이상과 같이 구성되는 리플로우 처리 시스템 (100)에 있어서는 우선, 카셋트 스테이션 (1)에 있어서 반송 장치 (11)의 반송 아암 (11a)가 미처리의 기판 (G)를 수용하고 있는 카셋트 (C)에 액세스 해 1매의 기판 (G)를 꺼낸다. 기판 (G)는, 반송 장치 (11)의 반송 아암 (11a)로부터 처리 스테이션 (2)의 중앙 반송로 (20)에 있어서의 반송 장치 (21)의 반송 아암 (21a)에 인도되어 반송 장치 (21)에 의해, 재현상처리·리무버 유니트(REDEV/REMV, 30)에 반입된다. 그리고, 재현상처리·리무버 유니트(REDEV/REMV, 30)에서 사전 처리 및 재현상처리 더 필요에 따라서 표면 처리가 행해진 후 기판 (G)는 재현상처리·리무버 유니트(REDEV/REMV, 30)으로부터 반송 장치 (21)에 의해 꺼내져 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)의 어느 쪽인가에 반입된다. 그리고, 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c) 에 있어서 소정의 가열, 냉각 처리가 실시된 기판 (G)는, 리플로우 처리 유니트(REFLW, 60)에 반입되어 거기서 리플로우 처리가 행해진다. 또한 재현상처리·리무버 유니트(REDEV/REMV, 30)으로 표면 처리를 실시하지 않는 경우에는, 리플로우 처리 유니트(REFLW, 60)에서 약제 환경에 의한 표면 처리를 행할 수가 있다. 리플로우 처리 후는 필요에 따라서 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c) 에 있어서 소정의 가열, 냉각 처리가 실시된다. 이러한 일련의 처리가 종료한 기판 (G)는 반송 장치 (21)에 의해 카셋트 스테이션 (1)의 반송 장치 (11)에 인도되어 임의의 카셋트 (C)에 수용된다.
다음에, 리플로우 처리 유니트(REFLW, 60)에 있어서 행해지는 리플로우 방법의 원리에 대해서 설명한다. 도 5A~도 5D, 도 6A~도 6D 및 도 7A~도 7D는, 각각 본 발명의 리플로우 방법의 개념을 설명하기 위한 도면이다.
도 5A~도 5D는 본 발명의 하나의 실시 형태와 관련되는 리플로우 방법을 설명하기 위해, 기판 (G)의 표면 부근에 형성된 레지스트 (103)의 단면을 간략화하여 나타내고 있다. 기판 (G)에는 하층막 (101)이 형성되고 있고 그 위에는, 패턴 형성된 레지스트 (103)이 형성되고 있다.
도 5A의 예에서는, 하층막 (101) 표면에 타겟 영역 (S₁)이 존재하고 타겟 영역 (S₁)에 연화한 레지스트 (103)을 유입시켜 타겟 영역 (S₁)을 레지스트 (103)에서 피복하는 것을 목적으로 하고 있다. 한편, 레지스트 (103)을 사이에 끼워 상기 타겟 영역 (S₁)과 반대측의 하층막 (101)상에는 예를 들면 에칭 영역 등의 금지 영역 (S₂)가 존재한다. 금지 영역 (S₂)는 레지스트 (103)에 의한 피복을 피하는 것이 필요하다.
만일, 도 5A의 상태로부터 예를 들면 시너 등의 유기용매를 레지스트에 접촉시키고 침투시킨 경우 연화한 레지스트 (103)은 타겟 영역 (S₁) 및 금지 영역 (S₂)의 양쪽 모두의 방향으로 같은 속도로 진행될 것이다. 따라서, 레지스트 (103)으로부터 타겟 영역 (S₁)까지의 거리와 레지스트 (103)으로부터 금지 영역 (S₂)까지의 거리가 동일하면, 타겟 영역 (S1) 및 금지 영역 (S₂)의 양쪽 모두가 한결같이 레지스트 (103)에 의해 피복되어 버리거나 양쪽 모두 피복이 불충분한 상태로 레지스트 (103)의 유동이 정지해 버릴 것이다. 이와 같이 타겟 영역 (S₁)의 피복이 확실히 행해지지 않고 혹은 레지스트 피복을 바라지 않는 금지 영역 (S₂)에 레지스트 (103)이 도달하면 예를 들면 리플로우 후의 레지스트 (103)을 마스크로서 이용하는 에칭 형상의 정밀도가 저하하고 TFT 소자 등의 디바이스의 불량이나 수율의 저하를 일으키게 된다. 리플로우 처리에 있어서의 이러한 부적절함은, 유기용매에 의해 연화 시킨 레지스트 (103)의 플로우 방향을 제어할 수 없는 것이 원인이다.
거기서 본 실시 형태에서는, 도 5B에 나타나는 바와 같이 레지스트 (103)으로부터 타겟 영역 (S₁)까지의 하층막 (101)의 유동 촉진 영역 (104)에 계면활성제에 의해 표면 처리를 가해 연화한 레지스트 (103)이 유동하기 쉽게 그 젖는 성질을 개선했다. 또한 표면 처리를 가한 유동 촉진 영역 (104)에는 파선을 부여하고 있다. 여기서, 표면 처리에 의해 유동 촉진 영역 (104)가 형성되는 하층막 (101)의 종류는 특별히 거론되지 않지만, 예를 들면 Al 합금이나, Ti, Mo 등의 재질로 이루어지는 금속막이 대상이 된다. 이와 같이, 기판 (G)의 표면에 부분적 또한 선택적으로 유동 촉진 영역 (104)를 형성하는 수법으로서는 후에 구체적인 예를 들어 기술하는 바와 같이 예를 들면, 미리 하프 노광 처리등에 의해 레지스트 (103)의 막두께에 단차를 갖게 해 두고 나서 기판 (G)의 전면에 표면 처리를 가해, 재현상처리나 어싱 처리를 행해 레지스트 (103)의 박막 부분을 제거함으로써, 표면 처리가되어 있지 않은 하층막 (101)의 표면을 노출시키는 방법을 들 수가 있다.
도 5C에 나타나는 바와 같이 레지스트 (103)을 연화 시킨 경우, 연화한 레지스트 (103)은 하층막 (101)의 표면에 퍼져 가지만 표면 처리를 가한 유동 촉진 영역 (104)는 젖는 성질이 개선되고 있기 때문에 보다 많은 레지스트 (103)이 유동 촉진 영역 (104) 편으로 진행하고, 타겟 영역 (S₁)에 유도되어 간다. 한편, 표면 처리를 가하고 있지 않은 금지 영역 (S₂)에 향하는 레지스트 (103)의 진행은 타겟 영역 (S₁)에 향하는 레지스트 (103)이 많아질수록 그 반작용으로 반대로 억제된다. 도 5C중, 흰색 화살표는 레지스트 (103)의 유동 속도 및 유동체적의 크기를 나타내고 있다.
그 결과, 도 5D에 나타나는 바와 같이 타겟 영역 (S₁)에는, 레지스트 (103)을 도달시켜 확실히 피복 할 수가 있다. 한편, 금지 영역 (S₂)에는 레지스트 (103)을 도달시키지 않고 피복을 회피할 수가 있다.
도 6A~도 6D는 본 발명의 리플로우 방법의 다른 실시 형태에 관한 것이고, 기판 (G)의 표면 부근에 형성된 레지스트 (103)의 단면을 간략화해 나타내고 있다. 도 6A에 있어서, 하층막 (101)이 형성되어 그 위에 패턴 형성된 레지스트 (103)이 형성되고 있는 구조 및 타겟 영역 (S₁), 금지 영역 (S₂)에 대해서는, 도 5A와 같다. 본 실시 형태에 있어서, 레지스트 (103)은 부위에 따라 막두께가 다르고 표면에 단차를 가지는 형상으로 되어 있다. 즉, 레지스트 (103)의 표면에는 고저차이가 설치되고 막두께가 두꺼운 후막부 (103a)와 후막부 (103a)와 비교해 상대적으로 막두께가 얇은 박막부 (103b)를 가지는 형상으로 되어 있다. 후막부 (103a)는 타겟 영역 (S₁)의 측에 형성되고 박막부 (103b)는 금지 영역 (S₂)의 측에 형성되고 있 다.
다음에 도 6b에 나타나는 바와 같이 레지스트 (103)으로부터 타겟 영역 (S₁)까지의 하층막 (101)의 유동 촉진 영역 (104)에 계면활성제에 의해 표면 처리를 가해, 연화한 레지스트 (103)이 유동하기 쉽게 그 젖는 성질을 개선한다. 표면 처리를 가한 유동 촉진 영역 (104)에는 파선을 교부하고 있다.
표면 처리를 가한 후에 도 6C에 나타나는 바와 같이 레지스트 (103)을 연화 시킨 경우 연화한 레지스트 (103)은 하층막 (101)의 표면에 퍼져 가지만 표면 처리를 가한 유동 촉진 영역 (104)는 젖는 성질이 개선되고 있기 때문에, 보다 많은 레지스트 (103)이 유동 촉진 영역 (104) 편으로 진행하고, 타겟 영역 (S₁)에 유도되어 간다. 한편, 표면 처리를 가하고 있지 않은 금지 영역 (S₂)에 향하는 레지스트 (103)의 진행은 타겟 영역 (S₁)로 향하는 레지스트 (103)이 많을 수록 그 반작용으로 반대로 억제된다.
또한 도 6C에 있어서도, 흰색 화살표는 레지스트 (103)의 유동 속도 및 유동체적의 크기를 나타내고 있다.
또, 상기와 같이, 레지스트 (103)에는 막두께가 두꺼운 후막부 (103a)와 막두께가 얇은 박막부 (103b)가 존재하므로, 이것에 의해서도 연화한 레지스트 (103)의 유동 방향이 제어된다. 예를 들면, 후막부 (103a)는 시너 환경에 대한 노출 면적이 크기 때문에 시너가 침투하기 쉽고 이것에 의해 연화가 빨라져 유동성도 높아진다. 또한 후막부 (103a)는 비교적 빠르게 연화가 진행함과 동시에 레지스트 체적도 크기 때문에, 도 6D에 나타나는 바와 같이 레지스트 (103)을 확실히 타겟 영역 (S₁)에 도달시킬 수가 있다.
한편, 박막부 (103b)는 시너 환경에 대한 노출 면적이 후막부 (103a)와 비교해 작기 때문에, 연화가 진행되기 어렵고 후막부 (103a)에 비해 유동성은 그다지 크게 안 된다. 그리고, 박막부 (103b)는 연화의 진행이 늦고, 후막부 (103a)에 비해 레지스트 체적도 작기 때문에, 금지 영역 (S₂)에 향하는 레지스트 (103)의 유동이 억제되어 도 6D에 나타나는 바와 같이 금지 영역 (S₂)에 도달하는 경우 없이 변형이 정지한다.
이와 같이, 표면 처리에 의해 레지스트 (103)의 유동 방향을 유도하는 것에 가세해 후막부 (103a), 박막부 (103b)를 갖고 표면에 고저차이가 있는 레지스트 (103)을 이용하는 것에 의해, 레지스트 (103)이 퍼지는 플로우 방향 및 플로우 면적을 보다 확실히 제어하는 것이 가능하게 되어 충분한 에칭 정밀도를 확보할 수 있게 된다.
도 7A~도 7C는 본 발명의 리플로우 방법의 한층 더 다른 실시 형태에 관한 것이고, 기판 (G)의 표면 부근에 형성된 레지스트 (103)의 단면을 간략화하여 나타내고 있다.
도 7A에 나타나는 바와 같이 기판 (G)에는, 하층막 (101) 및 하층막 (102)가 적층 형성되어 그 위에, 패턴 형성된 레지스트 (103)이 형성되고 있다. 타겟 영역 (S₁), 금지 영역 (S₂)에 대해서는, 상기와 동일하다.
본 실시 형태에 있어서는, 타겟 영역 (S₁)에 임하는 측의 레지스트 (103)의 하단부 (J)가, 하층막 (102)의 단부보다 타겟 영역 (S₁)측에 향하여 돌출한 오버 헹 형상에 형성되고 있다. 이것에 대해, 도 7A와는 반대로 하층막 (102)의 단부가 레지스트 (103)의 하단부 (J)보다 타겟 영역 (S₁)측에 돌출한 구조(미도시)의 경우, 하층막 (102)와 하층막 (101)에 의해 단차가 형성되게 된다. 연화한 레지스트 (103)의 진행 도중에 이러한 단차가 존재하면 거기서 연화한 레지스트 (103)이 정체해 단차를 넘기까지 일정한 시간을 필요로 한다. 또, 연화한 레지스트 (103)은 단차로 정체하고 있는 동안에 보다 흐르기 쉬운 방향으로 유동해 나가기 때문에, 유동 방향의 제어도 곤란하게 된다. 이러한 이유로부터 본 실시 형태에서는, 레지스트 (103)의 하단부 (J)를 하층막 (102)의 단부보다 타겟 영역 (S₁)측에 향하여 돌출하게 해 오버헹 형상으로 하였다.
다음에 도 7B에 나타나는 바와 같이 레지스트 (103)으로부터 타겟 영역 (S₁)까지의 하층막 (101)의 유동촉진 영역 (104)에 계면활성제에 의해 표면 처리를 가해, 연화한 레지스트 (103)이 유동하기 쉽게 그 젖는 성질을 개선한다. 표면 처리를 가한 유동 촉진 영역 (104)에는 파선을 교부하고 있다.
표면 처리를 가한 후에, 도 7C에 나타나는 바와 같이 레지스트 (103)를 연화 시킨 경우, 연화한 레지스트 (103)은 하층막 (101)의 표면에 퍼져 가지만, 표면 처리를 가한 유동 촉진 영역 (104)는 젖는 성질이 개선되고 있기 때문에, 보다 많은 레지스트 (103)이 유동 촉진 영역 (104) 편으로 진행하고 타겟 영역 (S₁)에 유도되어 간다. 또, 상기와 같이 레지스트 (103)의 하단부 (J)는 하층막 (102)의 단부보다 타겟 영역 (S₁)측에 돌출하여 형성되고 있으므로, 타겟 영역 (S₁)에 향한 레지스트 (103)의 유동이 하층막 (102)에 의해 저해되는 경우 없이 더 한층 순조롭 게 진행한다. 따라서, 도 7D에 나타나는 바와 같이 레지스트 (103)을 확실히 타겟 영역 (S₁)에 도달시켜, 그 장소를 피복 할 수가 있다.
한편 표면 처리를 실시하고 있지 않은 금지 영역 (S₂)에 향하는 레지스트 (103)의 진행은 타겟 영역 (S)로 향하는 레지스트 (103)이 많아질수록 그 반작용으로 반대로 억제되어 도 7D에 나타나는 바와 같이 금지 영역 (S₂)에 도달하는 경우 없이 변형이 정지한다.
이와 같이, 표면 처리에 의해 레지스트 (103)의 유동 방향을 유도하는 것에 가세해 미리 레지스트 (103)의 하단부 (J) 하층막 (102) 보다도 돌출시켜 두는 것으로 레지스트 (103)의 확대를 빨리 해 리플로우 처리 시간을 단축할 수 있는 것과 동시에 플로우 방향을 제어하는 것이 가능하게 되어 충분한 에칭 정밀도를 확보할 수 있게 된다.
이 표면 처리는 리플로우 처리에 앞서 실시하면 좋다. 예를 들면, 표면 처리 는 리플로우 처리의 직전에 행할 수가 있다. 또, 예를 들면 TFT 소자의 제조 과정에서는 후술 하는 바와 같이 레지스트의 재현상처리의 전후나, 상기 재현상처리보다 먼저 에칭에 의한 레지스트의 표면 변질층을 제거하는 목적으로 행하는 사전 처리의 전후의 타이밍으로 표면 처리를 실시할 수가 있다.
또, 도 6A~도 6D의 실시 형태에서는, 표면에 고저차이가 설치되어 막두께가 두꺼운 후막부 (103a)와 이 후막부 (103a)와 비교해 상대적으로 막두께가 얇은 박막부 (103b)를 가지는 레지스트 (103)에 있어서 후막부 (103a)를 타겟 영역 (S₁)의 측에 형성하고 박막부 (103b)를 금지 영역 (S₂)측에 형성했지만 이것과는 반대 로 박막부 (103b)를 타겟 영역 (S₁)의 측에 형성하고 후막부 (103a)를 금지 영역 (S₂)의 측에 형성하는 것도 가능하다. 관련된 배치가 가능한 이유는, 레지스트 (103)의 유동 상태가 리플로우 처리 유니트(REFLW, 60)내에서 처리할 때의 시너의 농도, 유량, 기판 (G)(지지 테이블 (62))의 온도, 챔버 (61)의 내압 등의 조건에 의해 변화하기 때문이다.
예를 들면, 도 8A~도 8D에 나타나는 바와 같이 시너 농도, 유량 및 챔버의 내압에 대해서는 이들이 증가함과 동시에 레지스트의 유동 속도도 상승하지만, 온도에 대해서는 상승함에 수반해 레지스트 (103)의 유동 속도를 저하 시키는 경향이 있다. 즉, 후막부 (103a), 박막부 (103b)의 형상이나 배치가 같아도 예를 들면 챔버 (61)내의 시너 농도에 의해 레지스트의 연화의 정도가 변화하고 유동 방향이나 유동 속도 등의 거동이 다른 것이 된다. 따라서, 리플로우 처리에 있어서의 유기용매 농도, 유량, 기판 온도, 압력 등의 조건을 조합해 실험적으로 최적인 조건을 결정 선택함으로써 표면에 고저차이(후막부, 박막부)를 가지는 레지스트 (103)을 이용해 그 유동 방향이나 피복 면적을 임의에 제어하는 것이 가능하게 된다.
또, 도시는 생략 하지만 레지스트 막두께를 변화시켜 후막부와 박막부를 설치한 실시 형태(도 6A~도 6D참조)에 있어서 도 7A~도 7D에 나타내는 실시 형태와 동일하게 타겟 영역 (S₁)에 임하는 측의 레지스트 (103)의 하단부를 돌출하게 하는 구조(오버헹 형상)를 적용하는 것도 가능하다. 이 경우, 레지스트의 유동 방향, 유동 속도 및 유동 면적을 표면 처리와 레지스트 형상(후막부 및 박막부)과 타겟 영역 (S₁)에 임하는 레지스트 (103)의 하단부의 돌출 형상(오버헹 형상)에 의해, 한층 더 고정밀도에 제어할 수가 있다.
또한 도 6A~도 6D에 나타내는 실시 형태에서는 레지스트막에 후막부와 박막부를 설치하는 구성으로 했지만 레지스트 막두께의 변화는 2 단계에 한정하지 않고, 3 단계 이상으로 변화시켜도 괜찮다. 또, 레지스트 막두께는 계단 형상에 변화시킬 뿐만 아니라 서서히 막두께가 변화하는 것 같은 경사 표면을 가지는 형상으로 할 수도 있다. 이 경우, 예를 들면 미리 레지스트의 도포 막두께에 경사를 갖게 하는 것으로 노광 후의 레지스트 표면에 경사면을 형성할 수 있다.
다음에, 도 9~도 32를 참조하면서 본 발명의 리플로우 방법을 액정표시장치용 TFT 소자의 제조 공정에 적용한 실시 형태에 대해서 설명한다.
도 9는 본 발명의 제1 실시 형태와 관련되는 액정표시장치용 TFT 소자의 제조 방법의 주요한 공정을 나타내는 플로차트이다.
우선, 도 10에 나타나는 바와 같이 유리 등의 투명 기판으로 이루어지는 절연 기판 (201)상에 게이트 전극 (202) 및 도시하지 않는 게이트선을 형성하고 또 실리콘 질화막 등의 게이트 절연막 (203), a-Si(아몰퍼스 실리콘) 막 (204), 오믹 콘택트층으로서의 n+Si막 (205), Al합금이나 Mo합금 등의 전극용 금속막 (206)을 이 순서에 적층해 퇴적한다(스텝 S1) .
다음에, 도 11에 나타나는 바와 같이 전극용 금속막 (206)상에 레지스트 (207)을 형성한다(스텝 S2). 그리고, 도 12에 나타나는 바와 같이 부위에 의해 광선의 투과율이 달라, 레지스트 (207)의 노광량을 영역 별로 변화시키는 것이 가능한 하프톤 마스크 (300)을 노광 마스크에 이용해 노광 처리를 행한다(스텝 S3). 이 하프톤 마스크 (300)은 레지스트 (207)에 대해서 3 단계의 노광량으로 노광할 수 있도록 구성되고 있다. 이와 같이 레지스트 (207)을 하프 노광함으로써, 도 13에 나타나는 바와 같이 노광 레지스트부 (208)과 미노광 레지스트부 (209)가 형성된다. 미노광 레지스트부 (209)는 하프톤 마스크 (300)의 투과율에 대응하여 노광 레지스트부 (208)과의 경계가 계단형상에 형성된다.
노광 후는 현상 처리를 행하는 것으로, 도 14에 도시하는 바와 같이 노광 레지스트부 (208)이 제거되어 미노광 레지스트부 (209)를 전극용 금속막 (206)상에 잔존시킨다(스텝 S4). 미노광 레지스트부 (209)는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211) 로 분리되고 패턴 형성되고 있다. 소스 전극용 레지스트 마스크 (210)은 하프 노광에 의해 막두께가 두꺼운 순서에 제1 막두께부 (210a), 제2 막두께부 (210b) 및 제3 막두께부 (210c)가 계단형상에 형성되고 있다. 드레인 전극용 레지스트 마스크 (211)도 동일하게 하프 노광에 의해, 막두께가 두꺼운 순서에 제1 막두께부 (211a), 제2 막두께부 (211b) 및 제3 막두께부 (211c)가 계단형상에 형성되고 있다.
그리고, 잔존한 미노광 레지스트부 (209)를 에칭 마스크로서 이용해 전극용 금속막 (206)을 에칭 해, 도 15에 나타나는 바와 같이 후에 채널 영역이 되는 오목부 (220)을 형성한다(스텝 S5). 이 에칭에 의해, 소스 전극 (206a)와 드레인 전극 (206b)가 형성되어 이들의 사이의 오목부 (220)내에 n+Si막 (205)의 표면을 노출시킬 수가 있다. 또, 에칭에 의해 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 표면 부근에는 얇은 표면 변질층 (301)이 형성된다.
다음에, 리무버액을 이용해 웨트 처리를 가해 전극용 금속막 (206)을 에칭 했을 때의 표면 변질층 (301)을 제거하는 사전 처리를 실시한다(스텝 S6). 사전 처리 후는 소스 전극 (206a)와 드레인 전극 (206b) 위의 미노광 레지스트부 (209)를 부분적으로 제거하는 재현상처리를 행한다(스텝 S7). 사전 처리 및 재현상처리는, 리플로우 처리 시스템 (100)의 재현상처리·리무버 유니트(REDEV/REMV; 30)에 있어서 행할 수가 있다. 도 9에 나타나는 바와 같이 계면활성제를 이용한 표면 처리는, 스텝 S6의 사전 처리 공정의 직전, 일전에 처리 공정으로부터 스텝 S7의 재현상처리 공정까지의 사이 또는 스텝 S8의 리플로우 처리 공정 이전의 어느것의 타이밍에 실시할 수가 있다. 이 표면 처리 공정을 설치하는 타이밍에 대해서는 후술 하지만 본 실시 형태에서는 사전 처리 공정뒤의 린스 처리(린스 공정)로 린스액안에 계면활성제를 첨가해 표면 처리를 행하는 경우를 예로 든 이후의 설명을 행한다.
스텝 S7의 재현상처리에 의해, 도 16에 나타나는 바와 같이 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적은 큰폭으로 축소된다. 구체적으로는 소스 전극용 레지스트 마스크 (210)에서는 제3 막두께부 (210c)가 완전하게 제거되고, 제1 막두께부 (210a) 및 제2 막두께부 (210b)가 소스 전극 (206a)상에 잔존한다. 또, 드레인 전극용 레지스트 마스크 (211)도 동일하게 제3 막두께부 (211c)가 완전하게 제거되고, 제1 막두께부 (211a) 및 제2 막두께부 (211b)가 드레인 전극 (206b)상에 잔존한다.
이와 같이, 재현상 처리를 가해 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적을 감소시키는 것으로, 다음에 리 플로우 처리(스텝 S8)에 있어서 변형 레지스트가 타겟 영역(오목부 (220))과는 반대측의 소스 전극 (206a)의 단부 또는 드레인 전극 (206b)의 단부로부터 초과해 하층막(n+Si막 (205))을 피복 해 버리는 것을 방지할 수 있다. 또한 도 16에서는, 비교를 위해 재현상처리전의 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 윤곽을 파선으로 나타내고 있다. 또, 이 도 16에 나타내는 단면 구조에 대응하는 평면도를 도 21에 나타낸다.
또, 앞서 기술한 바와 같이 본 실시 형태에서는, 스텝 S6의 사전 처리 공정 후의 린스 공정에 있어서 린스액안에 계면활성제를 첨가해 표면 처리를 행하고 있다. 이 때문에, 예를 들면 재현상처리전의 도 15의 상태에서는 기판 (G)의 노출 표면 전체가 표면 처리되어 있게 되지만, 도 16에 나타내는 재현상처리 이후는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적의 축소에 의해 기판 (G)의 표면에는 표면 처리가 이루어진 영역과 미표면 처리의 영역이 형성된다.
즉, 도 16에 나타내는 소스 전극 (206a) 및 드레인 전극 (206b)의 표면 가운데 재현상처리 이전에 소스 전극용 레지스트 마스크 (210)의 제3 막두께부 (210c)에 의해 피복되고 있던 영역 (206c) 및 드레인 전극용 레지스트 마스크 (211)의 제3 막두께부 (211c)에 의해 피복되고 있던 영역 (206d)는 재현상처리에 의해 생긴 새로운 노출면이기 때문에, 이들의 영역(새로운 노출면)에는 표면 처리가 실시되고 있지 않게 된다. 따라서, 도 16에서는 소스 전극 (206a)와 드레인 전극 (206b)의 사이의 오목부 (220)내에 노출한 타겟 영역인 n+Si막 (205)의 표면과 소스 전극 (206a)와 드레인 전극 (206b)의 외측에 노출한 n+Si막 (205)의 표면만이 표면 처리되게 된다.
그런데, 재현상처리에 의해 제1 막두께부 (210a)와 제2 막두께부 (210b;또는 제1 막두께부 (211a)와 제2 막두께부 21lb)의 막두께와 함께 횡방향의 합계 두께(폭;L1)은, 재현상전의 합계 두께(폭) L0 (도 15 참조)와 비교해 작아진다. 그리고, 오목부 (220)에 임하는 측의 소스 전극용 레지스트 마스크 (210)의 제1 막두께부 (210a)의 단면과 그 바로 아래의 소스 전극 (206a)의 단면과는 그 위치가 어긋나 오목부 (220)에 대면하여 단차 (D)가 형성된다. 동일하게 오목부 (220)에 임하는는 측의 드레인 전극용 레지스트 마스크 (211)의 제1 막두께부 (211a)의 단면과 그 바로 아래의 드레인 전극 (206b)의 단면과는 그 위치가 어긋나 오목부 (220)에 대면하여 단차 (D)가 형성된다.
즉, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)이 재현상처리에 의해 횡방향에도 깎여진 결과, 오목부 (220)에 임하는 측의 소스 전극용 레지스트 마스크 (210)의 단부와 드레인 전극용 레지스트 마스크 (211)의 단부의 거리는 그 하층의 소스 전극 (206a)의 단부와 상기 드레인 전극 (206b)의 단부와의 거리보다 넓어지고 있다.
이러한 단차 (D)가 형성되면 다음의 리플로 공정에 있어서 연화 레지스트에 의해 타겟 영역(이 경우는 오목부 (220))을 피복 할 때의 연화 레지스트의 유동 방향의 제어가 어려워질 뿐 아니고 단차 (D)를 넘기까지 유동의 정체가 일어나기 때 문에 리플로우 처리 시간의 증가를 불러 수율을 저하 시키는 원인이 된다.
이 때문에, 본 실시 형태에서는 연화 레지스트가 단차 (D)를 넘어 타겟 영역의 오목부 (220)내에 유입하기 쉽도록 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)에 각각 후막부로서의 제1 막두께부 (210a, 211a)와 박막부로서의 제2 막두께부 (210b, 211b)를 설치해 연화 레지스트의 유동 방향의 제어와 처리 시간의 단축화를 실현하고 있다.
또, 리플로우 처리 공정(스텝 S8)에 있어서 연화한 레지스트는 표면 처리가 실시된 타겟 영역인 오목부 (220)내의 n+Si막 (205)의 노출면에 유동하기 쉬워지지만, 표면 처리가 실시되고 있지 않은 소스 전극 (206a) 및 드레인 전극 (206b)의 영역 (206c, 206d)에서의 유동은 촉진되지 않고, 연화 레지스트의 유동 방향을 표면 처리에 의해 유도하는 것이 가능하게 된다.
그 결과, 리플로우 처리에 있어서는 후에 채널 영역이 되는 목적의 오목부 (220)에 시너 등의 유기용매에 의해 연화시킨 레지스트를 단시간에 유입시켜 오목부 (220)을 확실히 피복 할 수가 있다. 이 리플로우 처리는 도 4의 리플로우 처리 유니트(REFLW, 60)에 의해 행해진다.
도 17은, 변형 레지스트 (212)에 의해 오목부 (220)의 주위가 피복된 상태를 나타내고 있다. 이 도 17에 나타내는 단면 구조에 대응하는 평면도를 도 22에 나타낸다. 종래 기술에서는, 변형 레지스트 (212)가 예를 들면 소스 전극 (206a)나 드레인 전극 (206b)의 오목부 (220)과는 반대 측에까지 퍼져, 예를 들면 오믹 콘택트층으로서의 n+Si막 (205) 위를 피복 해 버리기 때문에, 피복 부분이 다음의 실리콘 에칭 공정에서 에칭되지 않게 되어 에칭 정밀도가 손상되어 TFT 소자의 불량이나 수율의 저하를 초래 한다고 하는 문제가 있었다. 또, 변형 레지스트 (212)에 의한 피복 면적을 미리 크게 추측해 설계해 두면 하나의 TFT 소자를 제조하기 위해서 필요한 면적 (도트 면적)이 커져, TFT 소자의 고집적화나 미세화에의 대응이 곤란하게 된다고 하는 문제가 있었다.
이것에 대해, 본 실시 형태에서는 재현상처리에 의해 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 체적을 큰폭으로 감소시키고 또 표면 처리에 의해 연화 레지스트의 유동 방향을 유도하고 있는 결과, 도 17에 나타나는 바와 같이 변형 레지스트 (212)에 의한 피복 영역은 리플로우 처리의 타겟 영역인 오목부 (220)의 주위로 한정되고 또 변형 레지스트 (212)의 막두께도 얇게 형성 되어 있다. 따라서, TFT 소자의 고집적화, 미세화에도 대응할 수 있다.
다음에, 도 18에 나타나는 바와 같이 소스 전극 (206a), 드레인 전극 (206b) 및 변형 레지스트 (212)를 에칭 마스크로서 사용해, n+Si막 (205) 및 a-Si막 (204)를 에칭 처리한다(스텝 S9). 그 후, 도 19에 나타나는 바와 같이 예를 들면 웨트 처리 등의 수법에 의해 변형 레지스트 (212)를 제거한다(스텝 S10). 그 후, 소스 전극 (206a) 및 드레인 전극 (206b)를 에칭 마스크로서 사용해, 오목부 (220)내에 노출한 n+Si막 (205)를 에칭 처리한다(스텝 S11). 이것에 의해, 도 20에 나타나는 바와 같이, 채널 영역 (221)이 형성된다.
이후의 공정은 도시를 생략 하지만, 예를 들면, 채널 영역 (221)과 소스 전극 (206a) 및 드레인 전극 (206b)를 덮도록 유기막을 성막 한 후(스텝 S12), 포트리소그래피 기술에 의해 소스 전극 (206a)중 레인 전극 (206b)에 접속하는 컨택트홀을 에칭에 의해 형성해(스텝 S13), 그 다음에 인듐·주석 산화물(ITO) 등에 의해 투명 전극을 형성함(스텝 S14) 으로써, 액정표시장치용의 TFT 소자가 제조된다.
여기서, 도 23~도 25를 참조하면서, 표면 처리를 행하는 타이밍에 대해서 설명을 행한다. 상기와 같이, 표면 처리는 리플로우 공정 이전이면 임의의 타이밍에 실시할 수 있지만, 도 9에 나타나는 바와 같은 순서로 행해지는 액정표시장치용 TFT 소자의 제조 공정에 있어서는, 이하에 예시하는 타이밍에 실시하는 것이 바람직하다.
도 23은, 사전 처리 공정뒤의 린스 공정에서 표면 처리를 행하는 형태를 나타내고 있다. 우선, 스텝 S21에서는 재현상처리·리무버 유니트(REDEV/REMV; 30)에 있어서 리무버액을 기판 (G)에 도포한다. 다음에, 스텝 S22에서는 기판 (G)표면의 리무버액을 씻어 흘리기 위해서 린스액을 기판 (G)를 향해 토출하지만 이 린스액안에 계면활성제를 첨가해 두는 것으로, 린스 처리와 동시에 계면활성제에 의한 표면 처리를 행할 수가 있다.
다음에 스텝 S23에서는, 재현상 약액의 도포를 실시하고 이어서 스텝 S24에서는 기판 (G)상의 재현상 약액을 제거하기 위해서 린스액을 토출하고 세정한다. 이상의 스텝 S21로부터 스텝 S24까지의 처리는 재현상처리·리무버 유니트(REDEV/REMV, 30)으로 연속해 실시할 수 있다. 그리고, 사전 처리 및 재현상처리 된 세정 후의 기판 (G)는 리플로우 처리 유니트(REFLW, 60)에 옮겨져 거기서 리플로우 처리가 행해진다(스텝 S25).
이와 같이, 사전 처리 후의 린스 공정에서 표면 처리를 실시한 경우에는, 그 후의 재현상처리에서 레지스트의 피복 면적을 축소시키면 기판 (G)의 표면에 표면 처리완료의 영역과 미표면 처리의 영역이 형성되므로, 이것을 이용해 기판 (G)의 표면에 선택적으로 표면 처리된 유동 촉진 영역을 형성해, 연화 레지스트를 유동 촉진 영역에 유도하는 것이 가능하게 된다. 또, 표면 처리에 의해 연화 레지스트의 유동 속도를 빨리 할 수 있으므로, 리플로우 공정의 공정 시간을 단축화하는 것이 가능하게 된다.
도 24는, 재현상처리 공정뒤의 린스 공정에서 표면 처리를 행하는 형태를 나타내고 있다. 우선, 스텝 S31에서는 상기와 동일하게 재현상처리·리무버 유니트(REDEV/REMV; 30)에 있어서 리무버액을 기판 (G)에 도포한다. 다음에, 스텝 S32에서는 린스액을 기판 (G)를 향해 토출하고, 기판 (G)표면의 리무버액을 씻어 흘린다.
다음에 스텝 S33에서는 재현상 약액을 기판 (G)에 도포하고, 재현상처리를 행한다. 이어서 스텝 S34에서는, 기판 (G)상의 재현상 약액을 제거하기 위해서 린스액을 토출하고 세정한다. 린스액안에 계면활성제를 첨가해 두는 것으로 린스 처리와 동시에 계면활성제에 의한 표면 처리를 행할 수가 있다.
그리고, 사전 처리 및 재현상처리된 세정 후의 기판 (G)는 리플로우 처리 유니트(REFLW, 60)에 옮겨져 거기서 리플로우 처리가 행해진다(스텝 S35).
이와 같이 재현상처리 후의 린스 공정에서 표면 처리를 실시한 경우에는, 기판 (G)의 노출면전체에 표면 처리가 실시되어지게 된다. 따라서, 연화 레지스트의 유동 속도를 촉진해 리플로우 공정의 시간을 단축화할 수 있다.
이상의 도 23 및 도 24에 나타내는 형태에서는 사전 처리 후 또는 재현상처리 후에 행해지는 린스 공정를 이용해 린스액안에 계면활성제를 첨가함으로써, 표면 처리 공정을 별개에 설치할 필요가 없어지므로 리플로우 처리 전체의 공정수를 증가시키는 경우 없이, 표면 처리를 실시할 수 있는 메리트가 있다.
도 25는, 또한 다른 형태를 나타내고 있어 여기에서는 리플로우 처리의 직전에 표면 처리 공정을 설치하고 있다.
우선,스텝 S41에서는 상기와 동일하게 재현상처리·리무버 유니트(REDEV/REMV; 30)에 있어서, 리무버액을 기판 (G)에 도포하고 이어서 스텝 S42에서는, 린스액을 기판 (G)를 향해 토출하고 기판 (G)로부터 리무버액을 씻어 흘린다. 스텝 S43에서는, 재현상 약액을 기판 (G)에 도포하고 재현상처리를 행하고 이어서 스텝 S44에서는, 기판 (G)상의 재현상 약액을 제거하기 위해서 린스액을 토출하고 세정한다.
다음에, 사전 처리 및 재현상처리된 세정 후의 기판 (G)를 리플로우 처리 유니트(REFLW, 60)에 옮겨, 거기서 스텝 S45의 계면활성제를 이용한 표면 처리를 행한다. 즉, 리플로우 처리 유니트(REFLW, 60)에서 기판 (G)에, 예를 들면 계면활성제를 포함한 표면 처리액을 기체 형상 또는 미스트의 상태로 해 공급하고 표면 처리만을 행한다. 이 경우, 도 4에 나타내는 리플로우 처리 유니트(REFLW, 60)의 표면 처리액 공급원 (78)으로부터 계면활성제를 포함한 표면 처리액을 샤워 헤드 (66)을 개재시켜 기판 (G)의 처리 공간에 가스 또는 미스트로서 토출시키는 것으로 챔버 (61)내에 계면활성제 환경을 형성해 표면 처리를 행할 수가 있다.
표면 처리 후는 배관 (69a, 69b)에 설치된 개폐 밸브 (71,71)의 개폐에 의해 배관 (69b)를 폐쇄해 배관 (69a)에 변환하고 버블러 탱크 (70)으로부터 챔버 (61)내에 시너 등 유기용매를 도입해 유기용매 환경에 변환, 리플로우 처리를 실시할 수가 있다(스텝 S46).
도 26은, 본 발명의 제2 실시 형태와 관련되는 액정 표시 소자용 TFT 소자의 제조 방법의 개요를 나타내는 플로우도이다. 도 26에 나타내는 제2 실시 형태의 제조 공정 가운데, 스텝 S51로부터 스텝 S52까지와 스텝 S58~스텝 S64까지는, 도 9에 나타낸 제1 실시 형태의 스텝 S1 및 스텝 S2, 스텝 S8~스텝 S14까지의 공정과 동일하기 때문에, 여기에서는, 제1 실시 형태와 상위한 스텝 S53~스텝 S57를 중심으로 설명한다.
여기에서는 (제1 실시 형태의 도 11의 상태로부터) 도 27에 나타나는 바와 같이 하프톤 마스크 (300)을 노광 마스크에 이용해 노광 처리를 행한다(스텝 S53). 본 실시 형태로 이용하는 하프톤 마스크 (300)은 레지스트 (207)에 대해서 2 단계의 노광량으로 노광할 수 있도록 구성되고 있다. 레지스트 (207)을 하프 노광함으로써, 도 28에 나타나는 바와 같이 노광 레지스트부 (208)과 미노광 레지스트부 (209)가 형성된다. 미노광 레지스트부 (209)는 하프톤 마스크 (300)의 투과율에 대응해 노광 레지스트부 (208)과의 경계가 계단 형상에 형성된다.
노광 후는 현상 처리를 행하는 것으로 도 29에 도시하는 바와 같이 노광 레지스트부 (208)이 제거되고 미노광 레지스트부 (209)를 전극용 금속막 (206)상에 잔존시킨다(스텝 S54). 미노광 레지스트부 (209)는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)에 분리되고 패턴 형성되고 있다. 소스 전극용 레지스트 마스크 (210)은 하프 노광에 의해 막두께가 두꺼운 순서에 제1 막두께부 (210a) 및 제2 막두께부 (210b)가 계단 형상에 형성되고 있다. 드레인 전극용 레지스트 마스크 (211)도 동일하게 하프 노광에 의해, 막두께가 두꺼운 순서에 제1 막두께부 (211a) 및 제2 막두께부 (211b)가 계단 형상에 형성되고 있다.
그리고, 잔존한 미노광 레지스트부 (209)를 에칭 마스크로서 이용해 전극용 금속막 (206)을 에칭함으로써, 도 30에 나타나는 바와 같이 후에 채널 영역이 되는 오목부 (220)을 형성한다(스텝 S55). 이 에칭에 의해 소스 전극 (206a)와 드레인 전극 (206b)가 형성되어 이들의 사이의 오목부 (220)내에 n+Si막 (205)의 표면을 노출시킬 수가 있다. 이 에칭은 예를 들면 에칭 가스의 플라즈마에 의한 드라이 에칭이나 에칭액을 이용하는 웨트 에칭에 의해 행할 수가 있다. 이 때, 소스 전극 (206a)와 드레인 전극 (206b)가 횡방향에 소정량 사이드 에칭되어 언더 컷이 형성되어 에칭 마스크인 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 각각의 하단부 (J);소스 전극 (206a)의 단부 및 드레인 전극 (206b)의 단부보다 오목부 (220)을 향해 돌출한 오버헹 형상이 되도록 에칭이 행해진다. 예를 들면 드라이 에칭에 있어서는 등방성의 엣첸트가 생성되는 것 같은 에 칭가스를 선택해 오버 에칭을 행하는 것으로, 사이드에칭이 진행하고 도 30에 나타나는 바와 같은 언더 컷이 형성된 에칭 형상으로 할 수 있다. 이러한 소스 전극 (206a)와 드레인 전극 (206b)의 사이드 에칭을 드라이에칭에 의해 행하는 경우는, 에칭가스 종류로서 예를 들면 Cl₂, BCl₃, CCl₄등의 염소계 가스 등을 이용해 예를 들면 10~100 Pa정도의 압력조건으로 실시할 수 있다.
또, 에칭에 의해 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 표면 부근에는 얇은 표면 변질층 (301)이 형성된다.
다음에, 리플로우 처리 시스템 (100)의 재현상처리·리무버 유니트(1) EDEV/REMV, 30)에 있어서, 리무버액을 이용해 웨트 처리를 가하고 전극용 금속막 (206)을 에칭 했을 때의 표면 변질층 (301)을 제거하는 사전 처리를 행한다(스텝 S56). 사전 처리 후는 소스 전극 (206a)와 드레인 전극 (206b) 위의 미노광 레지스트부 (209)를 부분적으로 제거하는 재현상처리를 행한다(스텝 S57). 도 26에 나타나는 바와 같이 계면활성제를 이용한 표면 처리는 스텝 S56의 사전 처리 공정의 직전, 이 사전 처리 공정으로부터 스텝 S57의 재현상처리 공정까지의 사이, 또는 스텝 S58의 리플로우 처리 공정전의 어느 타이밍에 실시할 수가 있지만, 본 실시 형태에서는 사전 처리 공정뒤의 린스 처리(린스 공정)에서 린스액안에 계면활성제를 첨가해 표면 처리를 행하는 것으로 한다.
재현상처리에 의해, 도 31에 나타나는 바와 같이 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적이 큰폭으로 축소된다. 구체적으로는 소스 전극용 레지스트 마스크 (210)에서는 제2 막두께부 (210b)가 완전하게 제거되고, 제1 막두께부 (210a)만 드레인 전극 (206a)상에 잔존한다. 또, 드레인 전극용 레지스트 마스크 (211)도 동일하게 제2 막두께부 (211b)가 완전하게 제거되어 제1 막두께부 (211a)만이 드레인 전극 (206b)상에 잔존한다. 또한 도 31에서는, 비교를 위해 재현상처리전의 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 윤곽을 파선으로 나타내고 있다.
또, 스텝 S56의 사전 처리 공정 후의 린스 공정에 있어서 린스액안에 계면활성제를 첨가해 표면 처리를 행하고 있기 때문에, 도 31에 나타내는 재현상처리 후의 상태에서는 소스 전극 (206a) 및 드레인 전극 (206b)의 표면 가운데, 재현상처리에 의해 생긴 새로운 노출면인 재현상처리전에 소스 전극용 레지스트 마스크 (210)의 제2 막두께부 (210b)에 의해 피복되고 있던 영역 (206c) 및 드레인 전극용 레지스트 마스크 (211)의 제2 막두께부 (211b)에 의해 피복되고 있던 영역 (206d)에는 표면 처리가 실시되지 않았다. 따라서, 도 31에서는 소스 전극 (206a)와 드레인 전극 (206b)의 사이의 오목부 (220)내에 노출한 타겟 영역인 n+Si막 (205)의 표면과 소스 전극 (206a)와 드레인 전극 (206b)의 외측에 노출한 n+Si막 (205)의 표면만이 표면 처리되게 된다.
또, 재현상처리에 의해 제1 막두께부 (210a; 또는 제1 막두께부 21la)의 막두께와 함께 횡방향의 두께(폭; L3)는, 재현상전의 두께(폭 L2 ;도 30 참조)와 비교해 작아진다. 그러나, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적이 축소되어도 각각의 하단부 긴 시간;소스 전극 (206a)의 단부 및 드레인 전극 (206b)의 단부에 비해 오목부 (220)에 돌출한 오버 행 형상은 유지된다. 이 때문에, 스텝 S57의 재현상처리에 의해 깎아지는 레지스트량을 미리 고려해, 스텝 S55의 금속막 에칭에 있어서의 소스 전극 (206a)와 드레인 전극 (206b)의 사이드 에칭량(하단부 (J)의 돌출량)이 조절된다.
이와 같이, 본 실시 형태에서는 재현상 처리를 가해 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 피복 면적을 감소시켜, 게다가 새롭게 노출한 소스 전극 (206a) 및 드레인 전극 (206b)의 표면(영역 (206c), 206d)에는 표면 처리를 가하고 있지 않기 때문에 리플로우 처리(스텝 S58) 에 있어서는 후에 채널 영역이 되는 오목부 (220)에 연화 레지스트를 단시간에 유입시켜도 32에 나타나는 바와 같이 오목부 (220)을 확실히 피복 할 수가 있다. 즉, 연화한 레지스트는 표면 처리가 실시된 타겟 영역인 오목부 (220)내의 n+Si막 (205)의 노출면에 유동하기 쉬워지지만 표면 처리가 실시되어 있지 않은 소스 전극 (206a) 및 드레인 전극 (206b)의 표면에서의 유동은 촉진되지 않고, 연화 레지스트의 유동 방향을 표면 처리에 의해 유도하는 것이 가능하게 된다. 또한 본 실시 형태에서는, 연화 레지스트가 타겟 영역의 오목부 (220)내에 유입하기 쉬워지도록 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 하단부 (J), 소스 전극 (206a) 및 드레인 전극 (206b)의 단부보다 돌출시키고 있으므로, 오목부 (220)에 향한 연화 레지스트의 유동이 정체하는 경우 없이, 순조롭게 행해진다. 그리고, 리플로우 공정 후에 변형한 레지스트가 타겟 영역(철부 (220))과는 반대측의 소스 전극 (206a)의 단부 또는 드레인 전극 (206b)의 단부로부터 초 과해 하층막을 피복 해 버리는 것을 확실히 방지할 수 있다.
이후는, 도시를 생략 하지만 제1 실시 형태와 동일하게 스텝 S59에서 n+Si막 (205) 및 a-Si막 (204)를 에칭 처리하고 스텝 S60에서 변형 레지스트 (212)를 제거한 후 스텝 S61에서는 소스 전극 (206a) 및 드레인 전극 (206b)를 에칭 마스크로서 사용해 오목부 (220)내에 노출한 n+Si막 (205)를 에칭 처리하고 채널 영역 (221)을 형성한다. 그리고, 유기막퇴적(스텝 S62), 컨택트홀 형성(스텝 S63), 인듐·주석 산화물(ITO)등의 투명 전극 형성(스텝 S64)에 의해, 액정표시장치용의 TFT 소자가 제조된다.
이상, 본 발명의 실시의 형태에 대해서 설명해 왔지만, 본 발명은 이러한 형태로 한정되는 것은 아니다.
예를 들면, 상기 설명에 있어서는 LCD용 유리 기판을 이용하는 TFT소자의 제조를 예를 들었지만, 다른 플랫 패널 디스플레이(FPD) 기판이나 반도체 기판 등의 기판에 형성된 레지스트의 리플로우 처리를 행하는 경우에도 본 발명을 적용할 수가 있고 또, 상기 실시 형태에서는, 표면 처리를 가한 영역을 리플로우 공정에 있어서의 레지스트의 유동을 촉진시키는 유동 촉진 영역으로 했지만 표면 처리에 이용하는 계면활성제의 종류를 선택함으로써, 반대로 표면 처리 영역을 레지스트의 유동이 억제되는 유동 억제 영역으로서 기능시켜 미표면 처리 영역에 레지스트를 선택적으로 유도시키도록 하는 것도 가능하다.
본 발명은, 예를 들면 TFT 소자 등의 반도체장치의 제조에 있어서 매우 적합하게 이용 가능하다.

Claims (38)

  1. 하층막과, 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 가지는 피처리체를 준비하는 것과,
    상기 레지스트막의 레지스트를 연화시켜 리플로우 시킴으로써 상기 노출 영역의 일부 또는 전부를 피복 하는 것과,
    연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 가하는 것을 포함하는 것을 특징으로 하는 리플로우 방법.
  2. 청구항 1에 있어서,
    상기 노출 영역과 상기 피복 영역을 포함한 피처리체의 표면 전체를 표면 처리한 후, 상기 피복 영역의 레지스트를 부분적으로 제거하는 것을 특징으로 하는 리플로우 방법.
  3. 청구항 1에 있어서,
    상기 표면 처리는 계면활성제를 이용해 행하는 것을 특징으로 하는 리플로우 방법.
  4. 청구항 1에 있어서,
    상기 레지스트막으로서 부위에 따라 막두께가 변화하고 적어도 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상의 레지스트막을 이용하는 것을 특징으로 하는 리플로우 방법.
  5. 청구항 4에 있어서,
    연화한 상기 레지스트의 유동 방향을 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 리플로우 방법.
  6. 청구항 4에 있어서,
    연화한 상기 레지스트에 의한 피복 면적을 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 리플로우 방법.
  7. 청구항 1에 있어서,
    상기 레지스트막으로서 그 단부가 상기 레지스트막의 바로 아래의 막의 단부보다 상기 노출 영역의 윗쪽으로 향해 돌출한 형상의 레지스트막을 이용하는 것을 특징으로 하는 리플로우 방법.
  8. 청구항 1에 있어서,
    유기용매 환경에 있어서 상기 레지스트를 리플로우 시키는 것을 특징으로 하는 리플로우 방법.
  9. 청구항 1에 있어서,
    상기 레지스트막의 패턴 형성을, 하프톤 마스크를 이용한 하프 노광 처리와 그 후의 현상 처리에 의해 행하는 것을 특징으로 하는 리플로우 방법.
  10. 피처리체의 피에칭막보다 상층에 레지스트막을 형성하는 것과,
    상기 레지스트막에 마스크 패터닝을 실시하는 것과,
    상기 패터닝된 레지스트막을 재현상처리해 그 피복 면적을 축소시키는 것과,
    상기 레지스트막의 레지스트를 연화시켜 리플로우시켜, 상기 피에칭막의 타겟 영역을 피복 하는 것과,
    변형 후의 상기 레지스트를 마스크로서 상기 피에칭막의 노출 영역을 에칭 하는 제1의 에칭을 실시하는 것과,
    변형 후의 상기 레지스트를 제거하는 것과,
    변형 후의 상기 레지스트가 제거됨으로써 재노출한 상기 피에칭막의 타겟 영역에 대해서 에칭하는 제2의 에칭을 실시하는 것과,
    상기 리플로우에 앞서 상기 피에칭막의 타겟 영역에 향하여 연화한 상기 레지스트의 유동이 촉진되도록 상기 피처리체에 대해 미리 표면 처리를 실시하는 것을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  11. 청구항 10에 있어서,
    상기 표면 처리는 계면활성제를 이용해 행하는 것을 특징으로 하는 패턴 형성 방법.
  12. 청구항 11에 있어서,
    상기 재현상처리전에 상기 레지스트막의 표면 변질층을 제거하는 것과, 이 표면 변질층의 뒤에 상기 피처리체를 린스 하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행하는 것을 특징으로 하는 패턴 형성 방법.
  13. 청구항 12에 있어서,
    표면 처리 후의 상기 재현상처리에 있어서 상기 레지스트막을 부분적으로 제거하고 표면 처리되어 있지 않은 하층막의 표면을 노출시키는 것을 특징으로 하는 패턴 형성 방법.
  14. 청구항 11에 있어서,
    상기 재현상처리의 다음에 피처리체를 린스 하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행하는 것을 특징으로 하는 패턴 형성 방법.
  15. 청구항 11에 있어서,
    상기 리플로우의 직전에 상기 계면활성제를 포함한 약액 환경안에서 피처리체에 대해서 표면 처리를 행하는 것을 특징으로 하는 패턴 형성 방법.
  16. 청구항 10에 있어서,
    상기 레지스트막은 부위에 의해 막두께가 변화하고 적어도 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상이고,
    상기 리플로우 시에 상기 연화 레지스트의 유동 방향을 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 패턴 형성 방법.
  17. 청구항 10에 있어서,
    상기 레지스트막은 부위에 따라 막두께가 변화하고 적어도, 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상이고,
    상기 리플로우 시에 상기 연화 레지스트에 의한 피복 면적을 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 패턴 형성 방법.
  18. 청구항 10에 있어서,
    상기 레지스트막으로서 그 단부가 상기 레지스트막의 바로아래의 하층막의 단부보다 상기 타겟 영역의 윗쪽으로 향해 돌출한 형상의 레지스트막을 이용하는 것을 특징으로 하는 패턴 형성 방법.
  19. 청구항 10에 있어서,
    상기 리플로우 시에 유기용매 환경에 있어서 상기 레지스트를 리플로우 시키는 것을 특징으로 하는 패턴 형성 방법.
  20. 청구항 10에 있어서,
    상기 마스크 패터닝을 하프톤 마스크를 이용한 하프 노광 처리와 그 후의 현상 처리에 의해 행하는 것을 특징으로 하는 패턴 형성 방법.
  21. 청구항 10에 있어서,
    피처리체는 기판상에 게이트선 및 게이트 전극이 형성되는 것과 동시에, 이것을 덮는 게이트 절연막이 형성되고, 또 상기 게이트 절연막상에 아래로부터 차례로 a-Si막, 오믹 콘택트용 Si막 및 소스·드레인용 금속막이 형성된 적층 구조체이고,
    상기 피에칭막이 상기 오믹 콘택트용 Si막인 것을 특징으로 하는 패턴 형성 방법.
  22. 기판상에 게이트선 및 게이트 전극을 형성하는 것과,
    상기 게이트선 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 것과,
    상기 게이트 절연막상에 아래로부터 차례로 a-Si막, 오믹 콘택트용 Si막 및 소스·드레인용 금속막을 퇴적시키는 것과,
    상기 소스·드레인용 금속막상에 레지스트막을 형성하는 것과,
    상기 레지스트막을 하프 노광 처리 및 현상 처리하여 소스 전극용 레지스트 마스크 및 드레인전극용 레지스트 마스크를 형성하는 마스크패터닝을 행하는 것과,
    상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 마스크로서 상기 소스·드레인용 금속막을 에칭하고, 소스 전극용 금속막과 드레인 전극용 금속막을 형성함과 동시에, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 채널 영역용 오목부에 하층의 오믹 콘택트용 Si막을 노출시키는 것과,
    패턴 형성된 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크를 재현상 처리하고, 각각의 피복 면적을 축소시키는 것과,
    축소 후의 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크에 유기용매를 작용시켜 연화 시킨 연화 레지스트를 리플로우 시킴으로써 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 채널 영역용 오목부내의 상기 오믹 콘택트용 Si막을 덮는 것과,
    리플로우에 의해 변형 후의 상기 레지스트 및 상기 소스 전극용 금속막 및 상기 드레인 전극용 금속막을 마스크로서 하층의 상기 오믹 콘택트용 Si막 및 상기a-Si막을 에칭 하는 것과,
    변형 후의 상기 레지스트를 제거하고, 상기 소스 전극용 금속막과 상기 드 레인 전극용 금속막의 사이의 채널 영역용 오목부내에 상기 오믹 콘택트용 Si막을 다시 노출시키는 것과,
    상기 소스 전극용 금속막과 상기 드레인 전극용 금속막을 마스크로서 이들의 사이의 상기 채널 영역용 오목부에 노출한 상기 오믹 콘택트용 Si막을 에칭 하는 것과,
    상기 리플로우에 앞서 상기 채널 영역용 오목부내의 상기 오믹 콘택트용 Si막에 향하여, 상기 연화 레지스트의 유동이 촉진되도록 상기 기판에 대해 미리 표면 처리를 실시하는 것을 포함하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  23. 청구항 22에 있어서,
    상기 표면 처리는 계면활성제를 이용해 행하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  24. 청구항 23에 있어서,
    상기 재현상처리전에, 상기 레지스트막의 표면 변질층을 제거하는 것과, 이 표면 변질층의 뒤에 상기 피처리체를 린스 하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행하는 것을 특징으로 하는 액정표시장치용 TFT소자의 제조 방법.
  25. 청구항 24에 있어서,
    표면 처리 후의 상기 재현상처리에 있어서, 상기 레지스트막을 부분적으로 제거하고, 상기 소스 전극용 금속막 및 상기 드레인 전극용 금속막에 있어서 표면 처리되어 있지 않은 표면을 노출시키는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  26. 청구항 23에 있어서,
    상기 재현상처리의 다음에, 상기 기판을 린스 하는 것을 더 포함하고, 상기 계면활성제를 상기 린스액에 첨가해 표면 처리를 행하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  27. 청구항 23에 있어서,
    상기 리플로우의 직전에 상기 계면활성제를 포함한 약액 환경안에서 상기 기판에 대해서 표면 처리를 행하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  28. 청구항 22에 있어서,
    상기 레지스트막은 부위에 따라 막두께가 변화하고 적어도 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상이고,
    상기 리플로우시에 상기 연화 레지스트의 유동 방향을 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 액정표시장치용 TFT소자의 제조 방법.
  29. 청구항 28에 있어서,
    상기 리플로우시에 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 상기 채널 영역용 오목부에 임하는 측에 상기 후막부를 설치한 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  30. 청구항 28에 있어서,
    상기 리플로우시에 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 상기 채널 영역용 오목부에 임하는 측에 상기 박막부를 설치한 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  31. 청구항 22에 있어서,
    상기 레지스트막은 부위에 따라 막두께가 변화하고 적어도 막두께가 두꺼운 후막부와 상기 후막부에 대해서 상대적으로 막두께가 얇은 박막부를 가지는 형상이고,
    상기 리플로우시에, 상기 연화 레지스트에 의한 피복 면적을, 상기 후막부와 상기 박막부의 배치에 의해 제어하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  32. 청구항 31에 있어서,
    상기 리플로우 시에, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 상기 채널 영역용 오목부에 임하는 측에 상기 후막부를 설치한 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  33. 청구항 31에 있어서,
    상기 리플로우 시에, 상기 소스 전극용 금속막과 상기 드레인 전극용 금속막과의 사이의 상기 채널 영역용 오목부에 임하는 측에 상기 박막부를 설치한 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  34. 청구항 22에 있어서,
    상기 리플로우시에 상기 레지스트막의 단부가 상기 소스 전극용 금속막의 단부 및 상기 드레인 전극용 금속막의 단부보다 상기 채널 영역용 오목부에 돌출한 돌출 형상의 레지스트막을 이용하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  35. 청구항 22에 있어서,
    상기 리플로우시에 유기용매 환경에 있어서 상기 레지스트를 리플로우 시키 는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  36. 청구항 22에 있어서,
    상기 마스크 패터닝은 하프톤 마스크를 이용한 하프 노광 처리와 그 후의 현상 처리에 의해 행하는 것을 특징으로 하는 액정표시장치용 TFT 소자의 제조 방법.
  37. 컴퓨터상에서 동작하고, 처리 장치를 제어하는 프로그램이 기억된 기억 매체 로서,
    상기 프로그램은 실행시에 하층막과 상기 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지스트막을 덮는 피처리체를 준비하는 것과;상기 레지스트막의 레지스트를 연화 시켜 리플로우 시킴으로써 상기 노출 영역의 일부 또는 전부를 피복 하는 것과;연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 실시하는 것을 포함하는 리플로우 방법이 행해지도록 리플로우 처리 장치를 제어하는 것을 특징으로 하는 기억 매체.
  38. 피처리체를 재치하는 지지대를 구비한 처리 챔버와,
    상기 처리 챔버내에 유기용매를 공급하기 위한 가스 공급 수단과,
    상기 처리 챔버내에서, 하층막과 상기 하층막보다 상층에 있어서 상기 하층막이 노출한 노출 영역과 상기 하층막이 피복된 피복 영역이 형성되도록 패턴 형성된 레지 스트막을 가지는 피처리체에 대해, 상기 레지스트막의 레지스트를 연화 시켜 리플로우 시킴으로써 상기 노출 영역의 일부 또는 전부를 피복 하는 것과, 연화한 상기 레지스트의 유동을 촉진하도록 상기 노출 영역에 대해서 미리 표면 처리를 행해지도록 제어하는 제어부를 구비한 것을 특징으로 하는 리플로우 처리 장치.
KR1020087024013A 2006-03-31 2007-03-29 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법 KR20080108264A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006098974A JP4451412B2 (ja) 2006-03-31 2006-03-31 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JPJP-P-2006-00098974 2006-03-31

Publications (1)

Publication Number Publication Date
KR20080108264A true KR20080108264A (ko) 2008-12-12

Family

ID=38581093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024013A KR20080108264A (ko) 2006-03-31 2007-03-29 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법

Country Status (4)

Country Link
JP (1) JP4451412B2 (ko)
KR (1) KR20080108264A (ko)
TW (1) TWI345805B (ko)
WO (1) WO2007116799A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421550B2 (ja) 2008-06-06 2014-02-19 株式会社ジャパンディスプレイ 表示装置
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
WO2011061976A1 (ja) * 2009-11-20 2011-05-26 シャープ株式会社 アレイ基板、その製造方法及び表示装置
KR101748842B1 (ko) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP3976598B2 (ja) * 2002-03-27 2007-09-19 Ｎｅｃ液晶テクノロジー株式会社 レジスト・パターン形成方法

Also Published As

Publication number Publication date
TWI345805B (en) 2011-07-21
TW200807499A (en) 2008-02-01
JP2007273828A (ja) 2007-10-18
WO2007116799A1 (ja) 2007-10-18
JP4451412B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
KR20070098718A (ko) 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ소자의 제조 방법
US10900127B2 (en) Substrate processing method and substrate processing apparatus
JP4708243B2 (ja) 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体
US7914626B2 (en) Liquid processing method and liquid processing apparatus
US7976896B2 (en) Method of processing a substrate and apparatus processing the same
JP4607755B2 (ja) 基板洗浄方法、基板洗浄装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
KR102173213B1 (ko) 기판 처리 방법 및 기판 처리 장치
US7841787B2 (en) Rinsing method, developing method, developing system and computer-read storage medium
KR20070098638A (ko) 리플로 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ소자의 제조 방법
US20060068110A1 (en) Coating treatment apparatus and coating treatment method
KR20180098656A (ko) 기판 처리 방법 및 기판 처리 장치
JP2014038949A (ja) 基板処理装置、および基板処理方法
KR102301802B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR20190093130A (ko) 기판 처리 방법 및 기판 처리 장치
KR20080108264A (ko) 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ 소자의 제조방법
KR20080068590A (ko) 리플로우 처리 방법 및 ｔｆｔ의 제조 방법
US20060079096A1 (en) Substrate processing method and substrate processing apparatus
JP4680044B2 (ja) 液処理方法、液処理装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
JP4675772B2 (ja) 液処理方法、液処理装置、制御プログラム、およびコンピュータ読取可能な記憶媒体
TW200830413A (en) Reflow method, pattern forming method and production method of TFT
US20200035484A1 (en) System and method for chemical and heated wetting of substrates prior to metal plating
KR20210137178A (ko) 기판 처리 방법 및 기판 처리 장치
TWI819517B (zh) 用於處理基板之方法及設備
JP2010056569A (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
TWI795990B (zh) 基板處理方法以及基板處理裝置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination