KR20080068590A - 리플로우 처리 방법 및 ｔｆｔ의 제조 방법 - Google Patents

리플로우 처리 방법 및 ｔｆｔ의 제조 방법 Download PDF

Info

Publication number
KR20080068590A
KR20080068590A KR1020080005754A KR20080005754A KR20080068590A KR 20080068590 A KR20080068590 A KR 20080068590A KR 1020080005754 A KR1020080005754 A KR 1020080005754A KR 20080005754 A KR20080005754 A KR 20080005754A KR 20080068590 A KR20080068590 A KR 20080068590A
Authority
KR
South Korea
Prior art keywords
resist mask
resist
electrode
wiring
film
Prior art date
Application number
KR1020080005754A
Other languages
English (en)
Inventor
유타카 아소
마사토시 시라이시
시노부 타나카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080068590A publication Critical patent/KR20080068590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 리플로우 처리방법 및 TFT의 제조방법에 관한 것으로서 소스 전극용 레지스트 마스크 (210 ;드레인 전극용 레지스트 마스크 (211))의 단위길이 부근의 체적 (V₁)이, 배선용 레지스트 마스크 (231)의 단위길이 부근의 체적 (V₂)에 대해서 1. 5~3배가 되도록 선폭 (W₁) 및 (W₂)을 설정하는 것에 의해, 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))가 변형해 구해지는 변형 레지스트 (212)의 선폭 (W₃)을 오목부 (220)의 피복에 충분한 폭으로 확보함과 동시에 배선용 레지스트 마스크 (231)가 변형해 구해지는 변형 레지스트 (232)의 선폭 (W₄)을 작게 억제하는 기술이 제공된다.

Description

리플로우 처리 방법 및 ＴＦＴ의 제조 방법{REFLOW TREATMENT METHOD AND MANUFACTURING METHOD OF THE TFT}
본 발명은 예를 들면 박막 트랜지스터(TFT)등의 제조 과정에서 이용할 수 있는 레지스트의 리플로우 처리 방법 및 TFT의 제조 방법에 관한다.
액티브·매트릭스형 액정표시장치는 박막 트랜지스터(TFT)를 형성한 TFT 기판과 칼라 필터를 형성한 대향 기판과의 사이에 액정을 사이에 끼워 넣어 보완하고 화소마다 선택적으로 전압을 인가할 수 있도록 구성되고 있다. 여기서 이용되는 TFT 기판의 제작 과정에서는, 포트리소그래피 공정에 의한 포트레지스트 등의 감광성 재료의 패터닝이 반복해 행해지기 때문에 포트리소그래피 공정마다 마스크 패턴이 필요하다.
그러나 근래에는 액정표시장치의 고집적화와 미세화의 진전에 수반해 그 제조 공정이 복잡화 하고 있어 제조 코스트가 증가하는 경향에 있다. 거기서, 제조 코스트를 저감하기 위하여 포트리소그래피를 위한 마스크 패턴의 형성 공정을 통합시켜 전체의 공정수를 삭감하는 것이 검토되고 있다. 마스크 패턴의 형성 공정수를 삭감하는 기술로서 패턴 형성된 레지스트에 유기용제를 침투시키는 것으로 레지스 트를 연화시켜, 패턴 형상을 변화시켜 재이용함으로써 마스크 패턴의 형성 공정을 생략하는 리플로우 프로세스가 제안되고 있다(예를 들면, 일본국 특개2002-334830호 공보). 리플로우 기술에서는 포트리소그래피공정의 회수를 삭감할 수 뿐 아니라 레지스트의 소비량을 절감 할 수가 있다고 하는 메리트도 가지고 있다.
그런데 리플로우 처리에서는 기판 표면의 레지스트를 용제 환경에 노출하기 위해, 기판면내의 영역 별로 리플로우의 속도(즉 레지스트의 변형의 정도)를 조절하는 것이 곤란하다. 이 때문에, 리플로우 처리에 의해 레지스트로 피복하고 싶은 영역과 피복을 실시하고 싶지 않은 영역이 기판상에 존재하는 경우에서도, 기판면내에서 일률적으로 리플로우가 진행해 버리는 결과, 변형한 레지스트를 에칭 마스크로서 이용하는 다음의 에칭공정에서 하층막의 에칭 정밀도가 손상되어 버린다.
예를 들면, TFT 소자의 제조 과정에서 리플로우 처리를 적용하는 경우에 소스 전극과 드레인 전극의 사이의 채널부를 소스 전극·드레인 전극 형성용의 에칭 마스크로서 이용한 레지스트를 변형시켜 피복하려고 하면 배선 형성용의 에칭 마스크로서 사용한 배선상의 레지스트도 변형해 배선폭보다 퍼져 버린다. 이 경우, 리플로우 처리에 의해 변형한 레지스트를 마스크로서 다음 공정으로 하층의 아몰퍼스 실리콘(a-Si) 층의 에칭을 실시하면배선의 폭에 대해서 초과하도록 하층의a-Si층이 폭넓게 남아 버려, TFT 소자의 미세화나 고집적화에의 대응이 어려워진다고 하는 문제가 있다.
본 발명의 목적은, 리플로우 처리의 정밀도를 확보하면서 성 레지스트화 및 공정수의 삭감을 도모하는 것이 가능한 리플로우 처리 방법 및 TFT의 제조 방법을 제공하는 것에 있다.
본 발명의 제1의 관점에 의하면 패턴 형성된 전극용 금속막 및 전극용 금속막에 접속하는 배선용 금속막과 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과, 리플로우 처리 장치의 처리실내에 상기 기판을 장착해 넣고, 상기 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜, 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 공정을 포함한 리플로우 처리 방법으로서, 상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을, 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배로 하는 리플로우 처리 방법이 제공된다.
상기 제 1의 관점에 있어서 상기 전극용 레지스트 마스크의 선폭이 상기 배선용 레지스트 마스크의 선폭보다 넓어지도록 해도 괜찮다. 또, 상기 전극용 레지스트 마스크의 막두께가 상기 배선용 레지스트 마스크의 막두께보다 두꺼워지도록 해도 괜찮다.
본 발명의 제2의 관점에 의하면 패턴 형성된 전극용 금속막 및 상기 전극용 금속막에 접속하는 배선용 금속막과 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과, 상기 기판에 대해 리플로우 처리 장치의 처리실내에서 용제를 작용시켜 레지스트를 연화시켜 변형시킴으로써, 상기 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 리플로우 처리 방법으로서, 상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0. 2~0. 7배로 하는 리플로우 처리 방법이 제공된다.
상기 제 2의 관점에 있어서 상기 전극용 레지스트 마스크의 선폭이 상기 배선용 레지스트 마스크의 선폭보다 좁아지도록 해도 괜찮다. 또, 상기 전극용 레지스트 마스크의 막두께가 상기 배선용 레지스트 마스크의 막두께보다 얇아지도록 해도 괜찮다. 이들의 경우 상기 배선용 레지스트 마스크가 유동화하지 않는 시간에 리플로우 처리를 실시할 수가 있다. 특히, 상기 배선용 레지스트 마스크가 유동화하지 않는 시간에 리플로우 처리를 반복해 실시해 상기 전극용 레지스트 마스크를 우세적으로 변형시키는 것이 바람직하다.
본 발명의 제3의 관점에 의하면 소스 전극 및 드레인 전극과 이들 소스 전극 및 드레인 전극의 사이에 규정되는 채널부와, 상기 소스 전극 및 상기 드레인 전극에 각각 접속하는 배선을 가지는 TFT의 제조 방법으로서, 기판상에 형성된 금속막 위에 레지스트막을 형성하는 공정과, 상기 레지스트막을 포트리소그래피 기술에 의 해 패턴 형성하고 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용·레지스트 마스크를 마스크로서 상기 금속막을 에칭하고, 상기 소스 전극과 상기 드레인 전극과 상기 배선을 형성하는 공정과 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜 이들을 연화시켜, 리플로우 시켜 변형시킴으로써, 상기 소스 전극과 상기 드레인 전극과의 사이를 변형 레지스트로 피복하는 공정을 포함하고, 상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을, 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1.5~3배로 하는 TFT의 제조 방법이 제공된다.
본 발명의 제4의 관점에 의하면, 소스 전극 및 드레인 전극과 이들 소스 전극과 드레인 전극의 사이에 규정되는 채널부와, 상기 소스 전극 및 상기 드레인 전극에 각각 접속하는 배선을 가지는 TFT의 제조 방법으로서, 기판상에 형성된 금속막 위에 레지스트막을 형성하는 공정과 상기 레지스트막을 포트리소그래피 기술에 의해 패턴 형성해, 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하여 상기 소스 전극과 상기 드레인 전극과 상기 배선을 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 상기 소스 전극과 상기 드레인 전극과의 사이를 변형 레지스트로 피복하는 공정을 포함하고 상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0.2~0.7배로 하는 TFT의 제조 방법이 제공된다.
또, 본 발명의 제5의 관점에 의하면 기판상에 게이트 전극을 형성하는 공정과 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 아래로부터 차례로a-Si막, 오믹콘택트용 Si막 및 금속막을 퇴적시키는 공정과, 상기 금속막상에 레지스트막을 형성하는 공정과, 상기 레지스트막을 소정의 노광 마스크를 이용해 노광 처리하는 공정과, 노광 처리된 상기 레지스트막을 현상 처리해 패턴 형성해, 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하여 소스 전극과 드레인 전극과 이들에 각각 접속하는 배선을 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 유기용매를 작용시켜 이들을 연화시켜, 리플로우 시켜 변형시킴으로써, 적어도 상기 소스 전극과 상기 드레 인 전극과의 사이의 채널용 오목부내의 상기 오믹콘택트용 Si막을 변형 레지스트에 의해 덮는 공정과, 상기 변형 레지스트 및 상기 소스 전극 및 상기 드레인 전극을 마스크로서 하층의 상기 오믹콘택트용 Si막 및 상기a-Si막을 에칭하는 공정과, 상기 변형 레지스트를 제거해, 상기 채널용 오목부내에 상기 오믹콘택트용 Si막을 다시 노출시키는 공정과, 상기 소스 전극과 상기 드레인 전극을 마스크로서 이들의 사이의 상기 채널용 오목부에 노출한 상기 오믹콘택트용 Si막을 에칭하는 공정을 포함하고, 상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배로 하는 TFT의 제조 방법이 제공된다.
본 발명의 제6의 관점에 의하면, 기판상에 게이트 전극을 형성하는 공정과,상기 게이트 전극을 덮는 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 아래로부터 차례로a-Si막, 오믹콘택트용 Si막 및 금속막을 퇴적시키는 공정과, 상기 금속막상에 레지스트막을 형성하는 공정과 상기 레지스트막을 소정의 노광 마스크를 이용해 노광 처리하는 공정과 노광 처리된 상기 레지스트막을 현상 처리해 패턴 형성해, 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과, 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하여, 소스 전극과 드레인 전극과 이들에 각각 접속하는 배선을 형성하는 공정과 상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 유기용매를 작용시켜 이들을 연화시켜, 리플로우 시켜 변형시킴으로써 적어도 상기 소스 전극과 상기 드레인 전극과의 사이의 채널용 오목부내의 상기 오믹콘택트용 Si막을 변형 레지스트에 의해 덮는 공정과, 상기 변형 레지스트 및 상기 소스 전극 및 상기 드레인 전극을 마스크로서 하층의 상기 오믹콘택트용 Si막 및 상기a-Si막을 에칭하는 공정과 상기 변형 레지스트를 제거해, 상기 채널용 오목부내에 상기 오믹콘택트용 Si막을 다시 노출시키는 공정과 상기 소스 전극과 상기 드레인 전극을 마스크로서 이들의 사이의 상기 채널용 오목부에 노출한 상기 오믹콘택트용 Si막을 에칭하는 공정을 포함하고, 상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0. 2~0. 7배로 하는 TFT의 제조 방법이 제공된다.
본 발명의 제7의 관점에 의하면 컴퓨터상에서 동작해 리플로우 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서 상기 프로그램은 실행시에 패턴 형성된 전극용 금속막 및 상기 전극용 금속막에 접속하는 배선용 금속막과, 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과, 리플로우 처리 장치의 처리실내에 상기 기판을 장착해 넣고, 상기 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜, 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 상기 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 공정을 포함 한 리플로우 처리 방법으로서, 상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배로 하는 리플로우 처리 방법이 행해지도록 상기 리플로우 처리 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 의하면 리플로우 처리에 사용하는 레지스트의 체적을 조절함으로써 연화한 레지스트의 퍼지는 양을 피처리체의 면내에서 고정밀도에 제어해 피복하고 싶은 영역에는 확실히 레지스트를 넓히고, 피복을 바라지 않는 영역에서는 레지스트의 확대를 억제할 수 있다. 그 결과, 리플로우 처리에 의해 변형한 레지스트를 마스크로서 사용하는 에칭의 정밀도를 향상시킬 수가 있다.
따라서, 본 발명의 리플로우 방법을 레지스트를 마스크로 한 에칭공정이 반복해 행해지는 TFT 소자 등의 반도체장치의 제조에 적용함으로써, 성 마스크화와 공정수의 삭감이 가능하게 될 뿐만 아니라, 높은 에칭 정밀도가 확보되게 되는 반도체장치의 고집적화나 미세화에의 대응이 가능하게 된다.
이하, 도면을 참조하면서 본 발명의 바람직한 형태에 대해서 설명한다.
도 1은, 본 발명의 리플로우 방법이 실시되는 리플로우 처리 평면도이다. 여기에서는 액정표시장치(LCD) 용 유리기판(이하 단순히 「기판」」이라고 적는다; G)의 표면에 형성된 레지스트막을 현상 처리시켜, 하층막을 에칭할 때의 에칭 마스크로서 플로우 처리를 행하는 리플로우 처리 유니트와, 이 리플로우에 따라 표면 개질 처리를 행하는 애드히젼유니트를 구비한 리플로우 처리 시스템을 예로 들어 설명한다. 상기 리플로우 처리 시스템 (100)은 미도시의 기판 반송 라인을 개재시켜 외부의 레지스트 도포·현상 처리 시스템이나 노광장치, 에칭 장치, 어싱 장치등의 사이에 기판 (G)의 수수를 행하도록 구성되고 있다.
리플로우 처리 시스템 (100)은 복수의 기판 (G)를 수용하는 카셋트 스테이션(반입출부; 1)과 기판 (G)에 리플로우 처리 및 이것에 선행해 행해지는 표면 개질 처리를 포함한 일련의 처리를 실시하기 위한 복수의 처리유니트를 구비한 처리 스테이션(처리부; 2)와 리플로우 각 구성부를 제어하는 제어부 (3)을 구비하고 있다. 또한 도 1 처리 시스템 (100)의 긴 방향을 X방향, 수평면상에 있어서 X방향과 직교하는 방향을 Y방향으로 한다.
카셋트 스테이션 (1)은, 처리 스테이션 (2)의 한쪽의 단부에 인접해 배치되고 있다. 카셋트 스테이션 (1)은 카셋트 (C)와 처리 스테이션 (2)의 사이에 기판 (G)의 반입출을 행하기 위한 반송 장치 (11)을 구비하고 있고, 카셋트 스테이션 (1)에 있어서 외부에 대한 카셋트 (C)의 반입출이 행해진다. 또, 반송 장치 (11)은 카셋트 (C)의 배열 방향인 Y방향을 따라 설치된 반송로 (10)상을 이동 가능한 반송 아암 (11a)를 가지고 있다. 이 반송 아암 (11a)는 X방향에의 진출·퇴피, 상하 방향에의 승강 및 회전 가능하게 설치되고 있고, 카셋트 (C)와 처리 스테이션 (2)와의 사이에 기판 (G)의 수수를 행할 수 있도록 구성되고 있다.
처리 스테이션 (2)는 기판 (G)에 대해서 레지스트의 리플로우 처리, 그 사전 처리로서 표면 개질 처리 등을 행하기 위한 복수의 처리 유니트를 구비하고 있다. 이들 각 처리 유니트에 있어서 기판 (G)는 1매씩 처리된다. 또, 처리 스테이션 (2)는 기본적으로 X방향으로 연장하는 기판 (G)반송용의 중앙 반송로 (20)을 가지고 있고, 중앙 반송로 (20)을 사이에 두고 그 양측으로 각 처리 유니트가 중앙 반송로 (20)에 임하도록 배치되고 있다.
또, 중앙 반송로 (20)에는 각 처리 유니트의 사이에 기판 (G)의 반입출을 행하기 위한 반송 장치 (21)을 구비되어 있고 처리 유니트의 배열 방향인 X방향에 이동 가능한 반송 아암 (21a)를 가지고 있다. 또한 반송 아암 (21a)는 Y방향에의 진출·퇴피, 상하 방향에의 승강 및 회전 가능하게 설치되고 있고 각 처리 유니트와의 사이에 기판 (G)의 반입출을 행할 수 있도록 구성되고 있다.
처리 스테이션 (2)의 중앙 반송로 (20)을 따라 한쪽 측에는, 카셋트 스테이션 (1)의 측으로부터, 애드히젼유니트(AD; 30) 및 리플로우 처리 유니트(REFLW; 60)이 이 순서로 배열되고, 중앙 반송로 (20)을 따라 다른쪽 측에는 3개의 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)가 일렬에 배열되고 있다. 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)는 수직 방향으로 다단에 적층 배치되고 있다(도시 생략).
애드히젼유니트(AD; 30)은, 필요에 따라서 리플로우 처리에 앞서 기판 (G)에 대해, 예를 들면 HMDS (헥사메틸실라잔), TMSDEA(N-트리메틸시릴디에틸아민) 등의 시릴화별로 대표되는 표면 개질 처리제를 포함한 환경을 형성해 표면 개질 처리를 행한다. 표면 개질 처리는 리플로우 처리 시에 레지스트의 유동이 억제되도록 기초막 표면을 개질하는 처리이다. 이들의 표면 개질 처리제는 소수화 처리 작용을 갖 고, 소수화 처리제로서 기능한다.
상기 애드히젼유니트(AD; 30)에 대해서 상세하게 설명한다. 도 2는, 애드히젼유니트(AD; 30)을 나타내는 개략 단면도이다. 애드히젼유니트(AD; 30)은 직방체 형상의 프레임(도시하지 않음)을 가지고 있고 이 프레임의 내측에 고정식의 챔버 본체 (31)과 승강 가능한 덮개 (33)을 가지고 있다. 챔버 본체 (31)은 기판 (G)보다 사이즈가 더 크고, 상면이 개구한 편평한 직방체의 하부 용기로서 구성되고 있다.
덮개 (33)은 챔버 본체 (31)과 거의 동사이즈(면적)의 하면에 개구한 편평한직방체의 상부 용기로서 구성되고 후술하는 바와 같이 표면 개질에 이용하는 HMDS를 저장하는 HMDS 공급원 (35)에 접속되고 있다. 또, 덮개 (33)은 수평 방향(X방향 및 Y방향)으로 연장하는 복수 라인의 수평 지지 부재 (37)에 고정되고 있고, 각각의 수평 지지 부재 (37)은 도시하지 않는 승강 구동 기구 예를 들면, 복수의 에어 실린더의 피스톤로드에 연결되고 있다. 따라서, 이들의 에어 실린더의 피스톤로드를 수직 윗쪽으로 향해 진출시키면, 수평 지지 부재 (37)과 일체가 되어 덮개 (33)이 수직 윗쪽에 이동(상승)해 챔버가 개방되고 반대로, 각 피스톤로드를 수직 아래쪽에 후퇴 시키면 수평 지지 부재 (37)과 일체로 덮개 (33)이 수직 아래쪽에 이동(하강) 하도록 되어 있다.
챔버 본체 (31)내에는 기판 (G)에 대략 대응한 크기의 사각형의 가열 플레이트 (41)이 수평에 배치되어 고정구 (42)에 의해 고정되고 있다. 가열 플레이트 (41)은 열전도율이 높은 금속 예를 들면 알루미늄으로부터 이루어지고, 그 내부 또 는 하면에는 예를 들면 저항 발열체로부터 이루어지는 피크(도시하지 않음)가 설치되고 있다.
또, 가열 플레이트 (41)에는 복수의 관통 구멍 (43)이 형성되고 각 관통 구멍 (43)에는 각각 리프터 핀 (44)가 삽입되어 있고 기판 (G)를 상하에 승강시키는 기판 승강기구 (45)가 설치되고 있다. 그리고, 외부의 반송 장치 (21)의 반송 아암 (21a;도 1 참조)의 사이에 이들의 리프터 핀 (44)를 가열 플레이트 (41)의 표면으로부터 돌출하게 해 기판 (G)를 수수할 수 있도록 구성되고 있다. 리프터 핀 (44)는 가열 플레이트 (41) 아래에 배치된 수평 지지판 (46)에 의해 서로 연결되고, 동기 해 승강 변위할 수 있도록 구성되고 있다. 또한 수평 지지판 (46)을 승강 이동시키기 위한 도시하지 않는 승강 구동부가 챔버 본체 (31)의 내측 또는 외측에 배치되고 있다.
챔버 본체 (31)의 측벽 상단면에는 주회 방향으로 연장하는 균일한 씰 부재 (32)가 설치되고 있다. 덮개 (33)을 챔버 본체 (31)에 합체시킨 상태로, 덮개 (33)의 측벽 하단면과 챔버 본체 (31)의 측벽 상단면의 사이에 이 씰 부재 (32)가 개재해 밀폐할 수 있게 되어 있다. 이것에 의해, 챔버 본체 (31)과 덮개 (33)에 의한 기밀한 처리실 (47)이 형성되게 되어 있다.
덮개 (33)의 한 측면에는 HMDS가스 도입 포트 (48)이 설치되고 HMDS 가스 도입 포트 (48)과 대향하는 다른쪽의 측면에는 배기 포트 (49)가 설치되고 있다.
HMDS 가스 도입 포트 (48)은 덮개 (33)의 한 측면에 임의의 간격으로 형성된 복수의 관통 구멍 (50)과 각 관통 구멍 (50)에 그 외측으로부터 장착된 가스 공급 관 (51)의 종단 어댑터 (53)과 각 관통 구멍 (50)보다 내측에 설치되고 일정 간격으로 다수의 가스 토출구 (55)가 형성된 버퍼실 (54)를 가지고 있다.
또, 배기 포트 (49)는 HMDS 가스 도입 포트 (48)과 대향하는 덮개 (33)의 측면으로 일정 간격으로 형성된 다수의 환기통 (56)을 가짐과 동시에, 덮개 (33)의 측벽의 외측에 설치된 배기 덕트실 (57)을 가지고 있다. 상기 배기 덕트실 (57)의 바닥에 형성된 배기구 (58)은 배기관 (59)를 개재시켜 배기 펌프(도시하지 않음)에 접속하고 있다.
이러한 구성의 애드히젼유니트(AD; 30)에 있어서 표면 개질 처리를 행할 때는 우선, 기판 승강기구 (45)의 리프터 핀 (44)를 상승시킨 상태로 반송 장치 (21)의 반송 아암 (21a)로부터 기판 (G)를 수취한다. 그리고, 리프터 핀 (44)를 하강시켜 기판 (G)를 가열 플레이트 (41)상에 재치한 후 덮개 (33)을 퇴피 위치로부터 수직에 하강시켜 챔버 본체 (31)에 접하게 하여 챔버를 밀폐한다. 기판 (G)는 가열 플레이트 (41)에 의해 소정 온도 예를 들면 110 ℃~120 ℃에 가열된다. 그리고, 도시하지 않는 배기 펌프에 의해 처리실 (47)내를 배기하면서 HMDS 공급원 (35)에 의해 HMDS 가스를 가스 공급관 (51) 및 HMDS 가스 도입 포트 (48)을 개재시켜 처리실 (47)에 공급한다. 처리실 (47)내에서는 HMDS 가스 도입 포트 (48)의 가스 토출구 (55)에 의해 분출된 HMDS 가스가 배기 포트 (49)로 향하는 기류를 형성하고 그 도중에서 기판 (G)의 표면(피처리면)에 접촉해 상기 표면을 표면 개질한다.
처리실 (47)내를 통과한 HMDS 가스는 배기 포트 (49)에 있어서 환기통 (56)으로부터 배기 덕트실 (57)에 보내져 그곳으로부터 배기 펌프의 작용에 의해 배기 된다. 소정의 처리 시간이 경과해, 표면 개질 처리가 종료한 후는 HMDS 가스의 공급 및 배기 펌프를 정지시키고 나서 도시하지 않는 승강 구동 기구의 상승 구동에 의해 덮개 (33)을 챔버 본체 (31)으로부터 윗쪽으로 갈라 놓아, 그대로 소정의 퇴피 위치까지 들어올린다. 그 후, 기판 승강기구 (45)의 리프터 핀 (44)를 상승시켜, 기판 (G)를 가열 플레이트 (41)의 윗쪽에 들어올려 반송 장치 (21)의 반송 아암 (21a)에 주고 받는다. 그 후, 반송 아암 (21a)에 의해 표면 개질 처리 후의 기판 (G)를 애드히젼유니트(AD; 30)으로부터 반출한다.
필요에 따라서 표면 개질 처리가 실시된 후의 기판 (G)는 다음에 반송 아암 (21a)에 의해 처리 스테이션 (2)의 리플로우 처리 유니트(REFLW; 60)에 반입되어 기판 (G)상에 형성된 레지스트를 유기용매 예를 들면 시너 환경에서 연화시켜 마스크 형상을 변화시키는 리플로우 처리가 행해진다.
상기 리플로우 처리 유니트(REFLW; 60)에 대해서 상세하게 설명한다. 도 3은 리플로우 처리 유니트(REFLW; 60)을 나타내는 개략 단면도이다. 리플로우 처리 유니트(REFLW; 60)은 챔버 (61)을 가지고 있고 이 챔버 (61)은, 하부 챔버 (61a)와 이 하부 챔버 (61a)의 상부에 접하는 상부 챔버 (61b)로부터 구성되고 있다. 상부 챔버 (61b)와 하부 챔버 (61a)라는 것은 도시하지 않는 개폐 기구에 의해 개폐 가능하게 구성되고 있어 열린 상태시에, 반송 장치 (21)에 의해 기판 (G)의 반입출이 행해진다.
상기 챔버 (61)내에는 기판 (G)를 수평에 지지하는 지지대(지지 테이블 (62))가 설치되고 있다. 지지 테이블 (62)는 열전도율이 뛰어난 재질 예를 들면 알 루미늄으로 구성되고 있다.
지지 테이블 (62)에는, 승강기구(도시하지 않음)에 의해 구동되어 기판 (G)를 승강시키는 3개의 승강 핀 (63;도 3에서는 2개만을 도시한다)이 지지 테이블 (62)를 관통하도록 설치되고 있다. 승강 핀 (63)은 승강 핀 (63)과 반송 장치 (21)의 사이에 기판 (G)를 수수 할 때에는 기판 (G)를 지지 테이블 (62)로부터 들어 올려 소정의 높이 위치에서 기판 (G)를 지지하고, 기판 (G)의 리플로우 처리중은 예를 들면, 그 선단이 지지 테이블 (62)의 상면과 같은 높이가 되도록 해 유지된다.
하부 챔버 (61a)의 바닥부에는 배기구 (64a, 64b)가 형성되고 있고 배기구 (64a, 64b)에는 배기 펌프 등의 배기 장치를 구비한 배기계 (64)가 접속되고 있다. 그리고, 배기계 (64)를 통하여 챔버 (61)내의 환경 가스가 배기된다.
지지 테이블 (62)의 내부에는 온도 조절 매체 유로 (65)가 설치되고 있고 온도 조절 매체 유로 (65)에는 예를 들면 온조냉각수 등의 온도 조절 매체가 온도 조절 매체 도입관 (65a)를 개재시켜 도입되고, 온도 조절 매체 배출관 (65b)로부터 배출되어 순환하고 그 열(예를 들면 냉열)이 지지 테이블 (62)를 개재시켜 기판 (G)에 대해서 전열되고 이것에 의해 기판 (G)의 처리면이 원하는 온도에 제어된다.
챔버 (61)의 천정벽 부분에는 샤워 헤드 (66)이, 지지 테이블 (62)에 대향하도록 설치되고 있다. 샤워 헤드 (66)의 하면 (66a)에는 다수의 가스 토출구멍 (66b)가 설치되고 있다.
또, 샤워 헤드 (66)의 상부 중앙에는 가스 도입부 (67)이 설치되고 있고 가스 도입부 (67)은 샤워 헤드 (66)의 내부에 형성된 공간 (68)에 연통하고 있다. 가 스 도입부 (67)에는 배관 (69)가 접속되고 있다. 배관 (69)에는 유기용매 예를 들면 시너를 기화해 공급하는 버블러-탱크 (70)이 접속되고 그 도중에는 개폐 밸브 (71)이 설치되고 있다. 버블러-탱크 (70)의 바닥부에는 시너를 기화시키기 위한 기포 발생 수단으로서 도시하지 않는 N₂가스 공급원에 접속된 N₂가스 공급 배관 (74)가 배치되고 있다. N₂가스 공급 배관 (74)에는 매스 플로우 콘트롤러 (72) 및 개폐 밸브 (73)이 설치되고 있다. 또, 버블러-탱크 (70)은 내부에 저장되는 시너의 온도를 소정 온도에 조절하기 위한 도시하지 않는 온도 조절 기구를 구비하고 있다. 그리고, 도시하지 않는 N₂가스 공급원으로부터 N₂가스를 매스 플로우 콘트롤러 (72)에 의해 유량 제어하면서 버블러-탱크 (70)의 바닥부에 도입함으로써 소정 온도에 온도 조절된 버블러-탱크 (70)내의 시너를 기화시켜 배관 (69), 가스 도입부 (67)을 개재시켜 챔버 (61)내에 도입할 수 있도록 구성되고 있다.
또, 샤워 헤드 (66)의 상부의 주변부에는 복수의 퍼지 가스 도입부 (75)가 설치되고 있고, 각 퍼지 가스 도입부 (75)에는 예를 들면 퍼지 가스로서의 N₂가스를 챔버 (61)내에 공급하는 퍼지 가스 공급 배관 (76)이 접속되고 있다. 퍼지 가스 공급 배관 (76)은 퍼지 가스 공급원(도시하지 않음)에 접속되고 있고 그 도중에는 개폐 밸브 (77)이 설치되고 있다.
이러한 구성의 리플로우 처리 유니트(REFLW, 60)에 있어서는 우선, 상부 챔버 (61b)를 하부 챔버 (61a)로부터 개방해 그 상태로 반송 장치 (21)의 반송 아암 (21a)에 의해 이미 패턴 형성된 레지스트를 가지는 기판 (G)를 반입하고 지지 테이블 (62)에 재치한다. 그리고, 상부 챔버 (61b)와 하부 챔버 (61a)를 접하게 하여 챔버 (61)을 닫는다.
다음에 배관 (69)의 개폐 밸브 (71) 및 N₂가스 공급 배관 (74)의 개폐 밸브 (73)을 개방하고 매스 플로우 콘트롤러 (72)에 의해 N₂가스의 유량을 조절해 시너의 기화량을 제어하면서 버블러-탱크 (70)으로부터 기화된 시너를 배관 (69), 가스 도입부 (67)을 개재시켜 샤워 헤드 (66)의 공간 (68)에 도입해 가스 토출구멍 (66b)로부터 토출시킨다. 이것에 의해, 챔버 (61)내가 소정 농도의 시너 환경에서 여겨진다.
챔버 (61)내의 지지 테이블 (62)에 재치된 기판 (G)상에는 이미 패턴 형성된 레지스트가 설치되어 있으므로 이 레지스트가 시너 환경에 노출됨으로써 시너가 레지스트에 침투한다. 이것에 의해, 레지스트가 연화해 그 유동성이 높아져 변형해 기판 (G)표면의 소정의 영역(타겟 영역)이 변형 레지스트로 피복된다. 이 때, 지지 테이블 (62)의 내부에 설치된 온도 조절 매체 유로 (65)에 온도 조절 매체를 도입함으로써 그 열이 지지 테이블 (62)를 개재시켜 기판 (G)에 대해서 전열되고, 이것에 의해 기판 (G)의 처리면이 원하는 온도 예를 들면 20 ℃에 제어된다. 샤워 헤드 (66)으로부터 기판 (G)의 표면으로 향해 토출된 시너를 포함한 가스는 기판 (G)의 표면에 접촉한 후, 배기구 (64a, 64b)에 향하여 흘러 챔버 (61)내로부터 배기계 (64)에 배기된다.
이상과 같이 해, 리플로우 처리 유니트(REFLW; 60)에 있어서의 리플로우 처리가 종료한 후는 배기를 지속하면서 퍼지 가스 공급 배관 (76)상의 개폐 밸브 (77)을 개방하고, 퍼지 가스 도입부 (75)를 개재시켜 챔버 (61)내에 퍼지 가스로서 의 N₂가스를 도입해 챔버내 환경을 치환한다. 그 후, 상부 챔버 (61b)를 하부 챔버 (61a)로부터 개방해 상기와 반대의 순서로 리플로우 처리 후의 기판 (G)를 반송 아암 (21a)에 의해 리플로우 처리 유니트(REFLW; 60)으로부터 반출한다.
3개의 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)에는 각각 기판 (G)에 대해서 가열 처리를 실시하는 핫 플레이트 유니트(HP), 기판 (G)에 대해서 냉각 처리를 실시하는 쿨링 플레이트 유니트(COL)를 다단에 겹쳐 구성되고 있다(도시 생략). 상기 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)에서는 표면 개질 처리 후 또는 리플로우 처리 후의 기판 (G)에 대해서 필요에 따라서 가열 처리나 냉각 처리가 행해진다.
도 1에 나타나는 바와 같이 리플로우 처리 시스템 (100)의 각 구성부는, 제어부 (3)의 CPU를 구비한 콘트롤러 (90)에 접속되어 제어되는 구성으로 되어 있다. 콘트롤러 (90)에는 공정관리자가 리플로우 처리 시스템 (100)을 관리하기 위해서 커멘드의 입력 조작 등을 실시하는 키보드나, 리플로우 처리 시스템 (100)의 가동 상황을 가시화해 표시하는 디스플레이등으로 이루어지는 유저 인터페이스 (91)이 접속되고 있다.
또, 콘트롤러 (90)에는 리플로우 처리 시스템 (100)으로 실행되는 각종 처리를 콘트롤러 (90)의 제어에서 실현하기 위한 제어 프로그램이나 처리 조건 데이터등이 기록된 레시피가 격납된 기억부 (92)가 접속되고 있다.
그리고, 필요에 따라서 유저 인터페이스 (91)으로부터의 지시등에서 임의의 레시피를 기억부 (92)로부터 호출해 콘트롤러 (90)에 실행시키는 것으로 콘트롤러 (90)의 제어하에서 리플로우 처리 시스템 (100)에서의 원하는 처리가 행해진다. 또, 상기 레시피는 예를 들면,CD-ROM, 하드 디스크, 플렉시블 디스크, 플래쉬 메모리등의 컴퓨터 독취 가능한 기억 매체에 격납된 상태의 것을 이용하거나 혹은, 다른 장치로부터, 예를 들면 전용회선을 개재시켜 수시 전송시켜 이용하거나 하는 것도 가능하다.
이상과 같이 구성되는 리플로우 처리 시스템 (100)에 있어서는 우선, 카셋트 스테이션 (1)에 있어서 반송 장치 (11)의 반송 아암 (11a)가 이미 레지스트 패턴이 형성된 기판 (G)를 수용하고 있는 카셋트 (C)에 액세스 해 1매의 기판 (G)를 꺼낸다. 기판 (G)는 반송 장치 (11)의 반송 아암 (11a)로부터 처리 스테이션 (2)의 중앙 반송로 (20)에 있어서의 반송 장치 (21)의 반송 아암 (21a)에 수수되고, 표면 개질 처리를 실시하는 경우에는 애드히젼유니트(AD; 30)에 반입된다. 그리고, 애드히젼유니트(AD; 30)에 있어서 필요에 따라서 리플로우 처리에 앞서 표면 개질 처리가 행해진 후 기판 (G)는 애드히젼유니트(AD; 30)으로부터 반송 장치 (21)에 의해 꺼내지고 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)의 어느 쪽에 반입된다. 그리고, 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c)에 있어서 냉각 처리가 실시된 기판 (G)는 리플로우 처리 유니트(REFLW; 60)헤 반입되어 거기서 리플로우 처리가 행해진다.
리플로우 처리 후는 필요에 따라서 각 가열·냉각 처리 유니트(HP/COL; 80a, 80b, 80c) 에 있어서 소정의 가열, 냉각 처리가 실시된다. 이러한 일련의 처리가 종료한 기판 (G)는 반송 장치 (21)에 의해 카셋트 스테이션 (1)의 반송 장치 (11) 에 수수되어 임의의 카셋트 (C)에 수용된다.
다음에, 리플로우 처리 유니트(REFLW; 60)에 있어서 행해지는 리플로우 방법의 원리에 대해서 설명한다.
도 4는, 리플로우 처리의 대상이 되는 라인&스페이스 등의 형상에 패턴 형성된 레지스트 마스크의 단위길이 (L; L은 임의의 길이이고, 예를 들면 L=1Oμm으로 할 수가 있다. 본 발명에 있어서 같은 의미로 이용한다) 부근의 레지스트 체적과 리플로우 처리에 의한 레지스트의 퍼지는 양(ΔCD)과의 관계를 나타내는 도이고, 기초 실험 데이터를 나타내는 것이다. 도 4로부터, 레지스트 마스크의 단위길이 (L) 부근의 레지스트 체적이 커질수록ΔCD가 커지고 있는 것을 알 수 있다. 따라서, 레지스트 마스크를 패턴 형성할 때에 리플로우 처리에 의해 레지스트로 피복하고 싶은 영역에서는 레지스트 체적을 크게 해 두고, 반대로 리플로우 처리에 있어서 레지스트로 피복하고 싶지 않은 영역에서는, 레지스트 체적을 작게 해 두는 것으로, 기판 (G)의 면내에 있어서의 변형 레지스트의 퍼지는 양을 제어할 수 있는 것이 이해된다.
도 5는, 리플로우 처리의 대상이 되는 레지스트 마스크의 단위길이 (L) 부근의 레지스트 체적과 리플로우 처리에 의해 연화한 레지스트가 변형해 유동을 개시할 때까지가 퍼지는 개시 시간과의 관계를 나타내는 도이고, 기초 실험 데이터를 나타내는 것이다. 이 도 5로부터, 레지스트 마스크의 단위길이 (L) 부근의 레지스트 체적이 커질수록 퍼지는 개시 시간이 길어지고 있는 것을 알 수 있다. 즉, 레지스트 체적이 큰 경우에는 레지스트 체적이 작은 경우에 비해 리플로우 처리로 레지 스트의 변형이 개시하기까지 긴 시간을 필요로 하고, 단시간의 용제 환경 노출에서는 변형이 생기기 어려운 것이 나타나고 있다.
따라서, 레지스트 마스크를 패턴 형성할 때에, 리플로우 처리에 의해 레지스트로 피복하고 싶은 영역에서는 레지스트 체적을 작게 해 두고, 반대로 리플로우 처리에 있어서 레지스트로 피복하고 싶지 않은 영역에서는 레지스트 체적을 일정 이상으로 크게 해 둔다. 그리고, 용제 환경 노출의 시간을 큰 체적의 레지스트의 변형이 생기지 않을정도의 단시간으로 설정할지, 혹은, 단시간의 용제 환경 노출을 반복함으로써 피복을 바라지 않는 영역의 큰 체적의 레지스트를 변형시키지 않는 한편 피복하고 싶은 영역의 작은 체적의 레지스트를 우세적으로 변형시킬 수가 있다. 이와 같이, 레지스트 체적과 용제 환경 노출 시간을 조절하는 것에 의해서도, 기판 (G)의 면내에 있어서 변형 레지스트의 퍼지는 양을 제어할 수가 있다.
이상과 같이 기판 (G)의 면내에서 리플로우 처리 대상이 되는 레지스트 마스크의 체적을 조절하는 것에 의해 기판 (G)면내에서 레지스트의 퍼지는 양(ΔCD) 및 변형 개시 시간을 변화시키는 것이 가능하게 된다. 레지스트의 체적은 예를 들면 기판 (G)의 면내에서 레지스트 마스크의 선폭이나 막두께를 바꾸는 것에 의해 조절할 수가 있다.
레지스트 마스크의 선폭을 바꾸기에는 포트리소그래피 기술에 의해 레지스트 마스크를 패턴 형성할 때에 리플로우 처리에 의해 피복을 실시하고 싶은 영역과 피복을 바라지 않는 영역에서 선폭에 차이를 갖게 하면 좋다.
또, 레지스트의 막두께를 바꾸기에는 포트리소그래피 기술에 의해 레지스트 마스크를 패턴 형성할 때에 예를 들면 하프톤 노광 마스크를 이용해 하프톤 노광 처리해 그것을 현상함으로써 리플로우 처리에 의해 피복을 실시하고 싶은 영역과 피복을 바라지 않는 영역에서 레지스트 마스크에 막두께 차이를 갖게 하면 된다.
다음에, 도 6~도 9를 참조하면서, TFT 제조 과정 중에서 본 발명의 리플로우 처리를 실시하는 경우의 적용예에 대해서 설명한다.
<제1 실시 형태>
도 6은, 전극용 레지스트와 배선용 레지스트의 선폭에 차이를 나타내는 것으로 체적에 차이를 일으키게 해 도 4의 데이터에 나타내는 지견에 의거하고 리플로우 후의 레지스트의 퍼지는 양을 제어하는 실시 형태이다. 유리 등의 투명 기판으로부터 이루어지는 절연 기판 (201)상에는, 게이트 전극 (202) 및 도시하지 않는 게이트선이 형성되고 또 실리콘 질화막 등의 게이트 절연막 (203),a-Si (아몰퍼스 실리콘) 막 (204), 오믹콘택트층으로서의 n+Si막 (205), 소스 전극 (206a) 및 드레인 전극 (206b) 및 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)이 이 순서로 적층되고 있다. 또, 절연 기판 (201) 상의 약간 떨어진위치에는, n+Si막 (205)상에 배선 (230)이 형성되고, 그 상층에는 배선용 레지스트 마스크 (231)이 적층되고 있다. 소스 전극 (206a), 드레인 전극 (206b) 및 배선 (230)은 소스 전극용 레지스트 마스크 (210), 드레인 전극용 레지스트 마스크 (211) 및 배선용 레지스트 마스크 (231)을 마스크로서 각각 에칭되고 있어 기초막인 n+Si막 (205)의 표면이 노출하고 있다.
이러한 적층 구조를 가지는 피처리체에 대해서 리플로우 처리 시스템 (100)의 리플로우 처리 유니트(REFLW; 60)에서 시너 등의 용제 환경에서 리플로우 처리가 행해진다. 리플로우 처리에 의해 소스 전극용 레지스트 마스크 (210), 드레인 전극용 레지스트 마스크 (211) 및 배선용 레지스트 마스크 (231)을 구성하는 레지스트가 연화해 유동성을 가지게 된다. 리플로우 처리는 소스 전극 (206a)와 드레인 전극 (206b)의 사이의 오목부 (220;채널 형성 영역)의 n+Si막 (205)의 표면을 유동화한 레지스트로 덮음으로써 다음 공정에서 n+Si막 (205) 및 a-Si막 (204)를 에칭할 때에 채널 형성 영역의 n+Si막 (205) 및 a-Si막 (204)가 에칭되어 버리는 것을 막는 목적으로 행해진다. 이와 같이 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)을 구성하는 레지스트를 리플로우 시켜 레지스트 마스크를 재이용함으로써, 포트리소그래피 공정을 생략 할 수 있다고 하는 이점이 있다.
그러나, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)을 유동화시키는 목적으로 리플로우 처리를 실시하면 용제 환경에 의해 배선용 레지스트 마스크 (231)에도 용제가 작용하고 연화해 변형해 버린다. 그리고, 리플로우 처리에 의해 변형한 변형 레지스트 (232)가 배선 (230)을 넘어 기초의 n+Si막 (205)의 표면에 퍼져버리면 다음 공정에서 n+Si막 (205) 및 a-Si막 (204)를 에칭할 때에 에칭 정밀도가 저하해 버린다고 하는 문제가 생긴다.
즉, 리플로우 처리에 의해 변형 레지스트 (232)가 배선 (230)의 면적을 넘어 주위에는 튀어 나와 버리면 다음 공정에서 n+Si막 (205) 및 a-Si막 (204)를 에칭할 때에 마스크가 되는 변형 레지스트 (232)의 피복 면적이 넓어진다. 그 상태로 n+Si막 (205) 및 a-Si막 (204)를 에칭 하면 에칭 후의 n+Si막 (205) 및 a-Si막 (204)의 측면과 배선 (230)의 측면이 면일정하게 되지 않고 단차가 생겨 버린다. 이러한 상태로 TFT를 제조했을 경우, 개구율의 저하, 광노이즈의 발생 등의 문제가 생기는 것 외에 미세화나 고집적화가 곤란하게 되는 것이 우려된다.
거기서, 본 실시 형태에서는 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 선폭 (W₁)이 배선용 레지스트 마스크 (231)의 선폭 (W₂)보다 넓어지도록(W₁>W₂) 패턴 형성하고 있다. 즉, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 단위길이 (L) 부근의 체적 (V₁)이, 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1.5~3배, 바람직하게는 2~ 3배가 되도록 선폭 (W₁ 및 W₂)가 설정되어 있다. 체적 (V₁)이 체적 (V₂)에 대해서 1. 5배 미만에서는 양호한 효과를 얻지 못하고, 레지스트의 퍼지는 양에 유의한 차이가 생기지 않는다. 한편, 체적 (V₁)이 체적 (V₂)에 대해서 3배 초과에서는 패턴 제어가 어렵고 선폭이 너무 큰 것에 의한 개구율의 저하가 생긴다. 이와 같이, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 레지스트 체적을 배선용 레지스트 마스크 (231)의 레지스트 체적보다 크게 하는 것에 의해, 소스 전극용 레지스트 마스크 (210; 드레 인 전극용 레지스트 마스크 (211))이 변형해 구해지는 변형 레지스트 (212)의 선폭 (W₃)를 오목부 (220)의 피복에 충분한 폭으로 확보할 수 있다. 한편, 배선용 레지스트 마스크 (231)이 변형해 구해지는 변형 레지스트 (232)의 선폭 (W₄)를 작게 억제해, n+Si막 (205) 및 a-Si막 (204)의 에칭 정밀도에의 악영향을 저감 할 수가 있다.
<제2 실시 형태>
도 7은, 전극용 레지스트와 배선용 레지스트의 막두께에 차이를 주는 것으로 체적에 차이를 일으키게 해 도 4의 데이터에 나타나는 지견에 의거하고, 리플로우 후의 레지스트의 퍼지는 양을 제어하는 실시 형태이다. 또한 도 6과 같은 구성에 대해서는 동일한 부호를 교부해 설명을 생략 한다.
본 실시 형태에서는, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 막두께 (T₁)이 배선용 레지스트 마스크 (231)의 막두께 (T₂ )보다 두꺼워지도록(T₁>T₂) 패턴 형성하고 있다. 즉, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 단위길이 (L) 부근의 체적 (V₁)이, 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배, 바람직하게는 2~3배가 되도록 막두께 (T₁ 및 T₂)가 설정되어 있다. 또한 본 실시 형태에서는 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 선폭 (W5)와 배선용 레지스트 마스크 (231)의 선폭 (W6)을 동일하게 (W5=W6) 설정하고 있지만, 체적 (V₁)=1. 5 V₂~3 V₂가 되는 범위에서 선폭 (W5)와 선폭 (W6)를 임의로 설정할 수 있다.
이와 같이, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 레지스트 체적을 배선용 레지스트 마스크 (231)의 레지스트 체적보다 크게 하는 것에 의해, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))이 변형해 구해지는 변형 레지스트 (212)의 선폭 (W7)을 오목부 (220)의 피복에 충분한 폭으로 확보할 수 있다. 한편, 배선용 레지스트 마스크 (231)이 변형해 구해지는 변형 레지스트 (232)의 선폭 (W8)를 작게 억제하고, n+Si막 (205) 및 a-Si막 (204)의 에칭 정밀도에의 악영향을 저감 할 수 있다.
<제3 실시 형태>
도 8은, 전극용 레지스트와 배선용 레지스트의 선폭에 차이를 주는 것으로 체적에 차이를 일으키게 해 도 5의 데이터에 나타나는 지견에 의거하고, 리플로우 후의 레지스트의 퍼지는 양을 제어하는 다른 실시 형태이다. 또한 도 6과 같은 구성에 대해서는 동일한 부호를 교부해 설명을 생략 한다.
본 실시 형태에서는, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 선폭 (W9)가, 배선용 레지스트 마스크 (231)의 선폭 (W10)보다 좁아지도록 (W9<W10) 패턴 형성하고 있다. 즉, 소스 전극용 레지스트 마스크(210 ;드레인 전극용 레지스트 마스크 (211))의 단위길이 (L) 부근의 체적 (V₁)이 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0. 2~0.7배, 바람직하게는 0. 2~0. 5배가 되도록 선폭 (W9 및 W10)이 설정되어 있다. 체적 (V₁)이 체적 (V₂)에 대해서 O.2배 미만에서는 패턴 제어가 어렵고, 선폭이 너무 가늘어서 해상 할 수가 없다. 한편, 체적 (V₁)이 체적 (V₂)에 대해서 O.7배 초과에서는 퍼지는 양 제어의 효과가 보여지지 않는다.
이와 같이, 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))의 레지스트 체적을 배선용 레지스트 마스크 (231)의 레지스트 체적보다도 작게 설정하고 또한 리플로우 처리로 용제를 작용시키는 시간을 체적이 작은 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))에는 내부까지 용제가 침투해 충분히 연화하지만, 체적이 큰 배선용 레지스트 마스크 (231)은 내부까지 충분히 용제가 침투하지 않고 퍼짐이 개시하지 않는 시간으로 설정하는 것에 의해 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))가 변형해 구해지는 변형 레지스트 (212)의 선폭 (W11)을 오목부 (220)의 피복에 충분한 폭으로 확보할 수 있다. 구체적으로는, 도5에 나타나는 바와 같이 퍼지는 개시 시간이 5. 0μm2의 경우에 5Osec, 10. 0μm2의 경우에 90 sec이므로, 5O sec이상 9O sec미만의 처리를 반복하면 1O. Oμm2이상의 패턴은 퍼지지 않는다. 한편, 배선용 레지스트 마스크 (231)의 변형을 강력히 억제함으로써 변형 레지스트 (232)의 선폭 (W12)을 작게 억제하고 n+Si막 (205) 및 a-Si막 (204)의 에칭 정밀도에의 악영향을 저감 할 수 있다.
또, 본 실시 형태에서는 리플로우 처리시에 체적이 큰 배선용 레지스트 마스크 (231)은 충분히 연화하지 않고 퍼짐이 개시하지 않는 짧은 시간에 반복해 용제 환경을 형성하는 것에 의해, 체적이 작은 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))를 우세적으로 연화시켜 피복하고 싶은 영역에 충분한 퍼지는 양으로 변형 레지스트 (212)를 형성할 수가 있다.
<제4실시 형태>
도 9는 전극용 레지스트와 배선용 레지스트의 막두께에 차이를 내는 것으로 체적에 차이를 일으키게 해 도 5의 데이터에 나타나는 지견에 의거하고 리플로우 후의 레지스트의 퍼지는 양을 제어하는 다른 실시 형태이다. 또한 도 6과 같은 구성에 대해서는 동일한 부호를 교부해 설명을 생략한다.
본 실시 형태에서는, 소스 전극용 레지스트 마스크 (210; 드레인 전극용 레지스트 마스크 (211))의 막두께 (T₃)이 배선용 레지스트 마스크 (231)의 막두께 (T₄)보다 얇아지도록 (T3<T4)패턴 형성하고 있다. 즉, 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))의 단위길이 (L) 부근의 체적 (V₁)이 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0. 2~0. 7배가 되도록 막두께 (T3 및 T4)가 설정되어 있다.
이와 같이, 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))의 레지스트 체적을 배선용 레지스트 마스크 (231)의 레지스트 체적보다 작게 설정하고, 한편 리플로우 처리로 용제를 작용시키는 시간을 체적이 작은 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))에는 내부까지 용제가 침투해 충분히 연화하지만, 체적이 큰 배선용 레지스트 마스크 (231)에서는 내부까지 충분히 용제가 침투하지 않고 퍼짐이 개시하지 않는 짧은 시간으로 설정하는 것에 의해 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))가 변형해 구해지는 변형 레지스트 (212)의 선폭 (W15)을 오목부 (220)의 피복에 충분한 폭으로 확보할 수가 있다. 구체적으로는, 도8과 동일하게 50 sec이상9O sec미만의 처리를 반복하면 1O. Oμm2이상의 패턴은 퍼지지 않는다. 한편, 배선용 레지스트 마스크 (231)의 변형을 강력히 억제하는 것으로, 변형 레지스트 (232)의 선폭 (W16)을 작게 억제하고 ,n+Si막 (205) 및 a-Si막 (204)의 에칭 정밀도에의 악영향을 저감 할 수 있다.
또, 본 실시 형태에서는 리플로우 처리 시에 체적이 큰 배선용 레지스트 마스크 (231)은 충분히 연화하지 않고 퍼짐이 개시하지 않는 짧은 시간에 반복해 용제 환경을 형성하는 것에 의해, 체적이 작은 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))를 우세적으로 연화시켜 피복하고 싶은 영역에 충분히 퍼지는 양으로 변형 레지스트 (212)를 형성할 수가 있다.
다음에, 이상과 같은 리플로우 처리 방법이 적용 가능한 TFT의 채널부에 대해서 설명한다.
도 10A에서는 각각 배선으로부터 T자형에 접속된 소스 전극 및 드레인 전극 이 평행하게 대향 배치된 소스·드레인 구조를 가지고 있다. 그리고, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 선폭 (W₁)은, 배선용 레지스트 마스크 (231)의 선폭 (W₂)보다 큰폭에 형성되고(W₁>W₂;도 6 참조), 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 단위길이 (L) 부근의 체적 (V₁)은 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~ 3배가 되고 있다.
리플로우 처리에 의해, 도 10B에 나타나는 바와 같이 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)은 변형해 각각 선폭 (W₃)을 가지는 변형 레지스트 (212)가 되어, 이들의 사이의 채널부의 피복을 실시할 수가 있다. 한편, 배선용 레지스트 마스크 (231)이 변형해 구해지는 변형 레지스트 (232)의 선폭 (W₄)는 변형전의 선폭 (W₂)에 비해 거의 변화하지 않고, 퍼지는 양을 작게 억제할 수가 있다.
도 11A에서는 배선으로부터 접속된 평면에서 볼 때 U자형의 단부를 가지는 드레인 전극의 사이에 직선 형상의 소스 전극이 삽입되도록 배치된 소스·드레인 구조를 가지고 있다. 그리고, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 막두께 (T₁)은, 배선용 레지스트 마스크 (231)의 막두께 (T₂)보다 두껍게 형성되고(T₁>T₂;도 7 참조), 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 단위길이 (L) 부근의 체적 (V₁)은 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~ 3배가 되고 있다. 또한 소스 전극용 레지스트 마스크 (210) 및 드레인 전극 용 레지스트 마스크 (211)의 선폭 (W5)는, 배선용 레지스트 마스크 (231)의 선폭 (W6)과 동일하게 설정되어 있다(W5=W6).
리플로우 처리에 의해, 도 11B에 나타나는 바와 같이 체적이 큰 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)은 변형해 각각 선폭 (W7)을 가지는 변형 레지스트 (212)가 되어 이들의 사이의 채널부의 피복을 실시할 수가 있다. 한편, 체적이 작은 배선용 레지스트 마스크 (231)이 변형해 구해지는 변형 레지스트 (232)의 선폭 (W8)은 변형전의 선폭 (W6)에 비해 거의 변화하지 않고 퍼지는 양을 작게 억제할 수가 있다.
도 12A에서는 배선으로부터 접속된 평면에 볼때 거의 W자형의 단부를 가지는 드레인 전극의 사이에, 배선으로부터 접속된 평면에서 볼때 U자형의 단부를 가지는 소스 전극이 상자 형상에 삽입되도록 배치된 소스·드레인 구조를 가지고 있다. 그리고, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 선폭 (W8)은 배선용 레지스트 마스크 (231)의 선폭 (W10)보다 폭 좁게 형성되고((W9)<(W10); 도8참조), 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 단위길이 (L) 부근의 체적 (V₁)은 배선용 레지스트 마스크 (231)의 단위길이 (L) 부근의 체적 (V₂)에 대해서 O.2~O.7배가 되고 있다.
리플로우 처리에 있어서, 용제를 작용시키는 시간을 소스 전극용 레지스트 마스크 (210;드레인 전극용 레지스트 마스크 (211))에는 용제가 내부까지 충분히 침투해 연화하지만 배선용 레지스트 마스크 (231)에는 내부까지 용제가 침투하지 않고, 충분히 연화하지 않는 시간으로 설정한다. 이것에 의해, 도 12B에 나타나는 바와 같이 체적이 작은 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)은 변형해 각각 선폭 (W11)을 가지는 변형 레지스트 (212)가 되고 이들의 사이의 채널부의 피복을 실시할 수가 있다. 한편, 체적이 큰 배선용 레지스트 마스크 (231)의 변형은 억제되므로 변형 레지스트 (232)의 선폭 (W12)는 변형전의 선폭 (W10)에 비해 거의 변화하지 않고 퍼지는 양을 작게 억제할 수가 있다.
이상의 설명에서는, 도 10A의 소스·드레인 구조에 제1실시 형태(도6)의 리플로우 처리 방법을 적용한 예를 들었지만, 이것에 한정하지 않고 제2~ 제4실시 형태(도7~도9)의 리플로우 처리 방법을 적용할 수도 있다. 동일하게 도 11A의 소스·드레인 구조에는, 제2실시 형태의 리플로우 처리 방법(도 7)에 한정하지 않고, 제1, 제3 또는 제4실시 형태(도 6, 도 8 및 도 9)의 리플로우 처리 방법을 적용할 수도 있다. 또한 도 12A의 소스·드레인 구조에는, 제3실시 형태의 리플로우 처리 방법(도 8)에 한정하지 않고, 제1, 제2 또는 제4실시 형태(도6, 도7및 도9)의 리플로우 처리 방법을 적용할 수도 있다. 특히, 기판면내에서 레지스트 마스크의 막두께를 바꾸어 체적에 차이를 주는 제2및 제4실시 형태(도 7 및 도 9)의 리플로우 처리 방법은 도 10A~도 12A의 모든 소스·드레인 구조에 바람직하게 적용할 수 있다. 또, 기판면내에서 레지스트 마스크의 선폭을 바꾸어 체적에 차이를 주는 제1실시 형태(도 6)의 리플로우 처리 방법은 도 10A및 도 11B의 소스·드레인 구조에 바람 직하게 적용할 수 있다. 또한 기판면내에서 레지스트 마스크의 선폭을 바꾸어 체적에 차이를 주는 제3실시 형태(도8)의 리플로우 처리 방법은, 도 11A및 도 12A의 소스·드레인 구조에 바람직하게 적용할 수 있다.
다음에, 도 13~도 14J을 참조하면서, 본 발명의 리플로우 방법을 액정표시장치용 TFT소자의 제조 공정에 적용한 실시 형태에 대해서 설명한다.
도 13은, 본 발명과 관련되는 액정표시장치용 TFT소자의 제조 방법의 하나의 실시 형태의 주요한 공정을 나타내는 플로차트이고, 도 14A~도 14J는 대표적인 공정 후의 기판 (G)의 단면도이다.
우선, 도 14A에 나타나는 바와 같이 유리 등의 투명 기판으로 이루어지는 절연 기판 (201)상에 게이트 전극 (202) 및 도시하지 않는 게이트선을 형성하고 또 실리콘 질화막 등의 게이트 절연막 (203),a-Si (아몰퍼스 실리콘)막 (204), 오믹콘택트층으로서의 n+Si막 (205),Al합금이나 Mo합금 등의 전극용 금속막 (206)을 이 순서에 적층해 퇴적한다(스텝 S1).
다음에, 도 14B에 나타나는 바와 같이 전극용 금속막 (206)상에 레지스트 (207)을 형성하는(스텝 S2). 그리고, 도 14C에 나타나는 바와 같이 노광 마스크 (300)을 이용해 레지스트 (207)에 대해서 노광 처리를 행한다 (스텝 S3). 노광 마스크 (300)은, 레지스트 (207)을 소정의 패턴으로 노광할 수 있도록 구성되고 있다. 이와 같이 레지스트 (207)을 노광 처리함으로써, 도 14D에 나타나는 바와 같이, 노광 레지스트부 (208)과 미노광 레지스트부 (209)가 형성된다.
노광 후는, 현상 처리를 행하는 것으로 도 14E에 도시하는 바와 같이 노광 레지스트부 (208)가 제거되어 미노광 레지스트부 (209)를 전극용 금속막 (206)상에 잔존시킨다(스텝 S4). 미노광 레지스트부 (209)는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)로 분리되고 패턴 형성되고 있다. 여기서, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)과 배선용 레지스트 마스크 (231)의 사이에 선폭에 차이를 둔다(도 6참조).
그리고, 소스 전극용 레지스트 마스크 (210), 드레인 전극용 레지스트 마스크 (211) 및 배선용 레지스트 마스크 (231)을 에칭 마스크로서 이용해 전극용 금속막 (206)을 에칭하여, 도 14F에 나타나는 바와 같이 소스 전극 (206a)와 드레인 전극 (206b)와 배선 (230)을 형성함과 동시에 후에 채널 영역이 되는 부분에 오목부 (220)를 형성한다(스텝 S5). 상기 에칭에 의해, 소스 전극 (206a)와 드레인 전극 (206b)의 사이의 오목부 (220)내에 n+Si막 (205)의 표면을 노출시킬 수가 있다.
또한 스텝 S5의 금속막 에칭의 다음에, 도 2의 애드히젼유니트(AD; 30)에 있어서 노출한 n+Si막 (205)의 표면에 표면 개질 처리를 실시할 수도 있다. 시릴화제등을 이용하는 표면 개질 처리를 실시하는 것에 의해,n+Si막 (205)의 표면이 표면 개질되어, 예를 들면 순수한 물에 의한 접촉각이 50도 이상이 되어 레지스트가 유동하기 어려운 상태를 형성할 수가 있으므로, 배선용 레지스트 마스크 (231)의 퍼짐을 한층 더 효과적으로 억제할 수 있다.
다음에, 스텝 S6의 리플로우 처리에 있어서는 후에 채널 영역이 되는 목적의 오목부 (220)에 시너 등의 유기용매에 의해 연화시킨 레지스트를 유입시킨다. 이 리플로우 처리는 도3의 리플로우 처리 유니트(REFLW; 60)에 의해 행해진다. 도 14G는 리플로우 처리 후 변형 레지스트 (212)에 의해 오목부 (220)내가 피복된 상태를 나타내고 있다. 리플로우 처리에 있어서 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)과 배선용 레지스트 마스크 (231)의 사이에 선폭에 차이가 있기 때문에, 후에 채널 영역이 되는 오목부 (220)내에의 레지스트의 퍼짐이 배선 (230)주위에 있어서의 레지스트의 퍼짐에 비해 커지고, 오목부 (220)내를 확실히 피복 할 수가 있다(도 6참조). 또, 배선 (230)의 주위에 있어서의 레지스트가 튀어 나오는 것이 억제되고 있어 높은 에칭 정밀도를 확보하는 것이 가능하고, TFT소자의 고집적화, 미세화에의 대응이 가능하게 된다.
다음에, 도 14H에 나타나는 바와 같이, 변형 레지스트 (212, 232)를 에칭 마스크로서 사용하고, n+Si막 (205) 및 a-Si막 (204)을 에칭 처리한다(스텝 S7). 그 후, 예를 들면 레지스트 박리액을 이용하는 웨트처리 등의 수법에 의해, 변형 레지스트 (212, 232)를 제거하고(스텝 S8), 도 14I에 나타나는 바와 같이, 소스 전극 (206a) 및 드레인 전극 (206b)와 배선 (230)을 노출시킨다.
다음에, 소스 전극 (206a) 및 드레인 전극 (206b)을 에칭 마스크로서 사용하고 오목부 (220)내에 노출한 n+Si막 (205)을 에칭 처리한다(스텝 S9). 이것에 의해, 도 14J에 나타나는 바와 같이, 채널 영역 (221)이 형성된다.
이후의 공정은 도시를 생략 하지만, 예를 들면 채널 영역 (221)과 소스 전극 (206a) 및 드레인 전극 (206b)을 덮도록 유기막을 성막 한 후(스텝 S10), 포트리소그래피 기술에 의해 소스 전극 (206a; 드레인 전극 (206b))에 접속하는 컨택트홀을 에칭에 의해 형성하고(스텝 S11), 그 다음에 인·주석 산화물(ITO) 등에 의해 투명 전극을 형성함으로써(스텝 S12) 액정표시장치용의 TFT소자가 제조된다.
상기 실시 형태에서는, 스텝 S6의 리플로우 공정을 행하는 것으로, 스텝 S5의 전극용 금속막 (206)을 에칭하는 공정과, 스텝 S7의 n+Si막 (205) 및 a-Si막 (204)을 에칭하는 공정을, 1회의 포트리소그래피에 의해 형성된 레지스트, 즉, 소스 전극용 레지스트 마스크 (210), 드레인 전극용 레지스트 마스크 (211) 및 변형 레지스트 (212)에 의해 행할 수가 있으므로, 포트리소그래피공정수의 삭감과 성 레지스트화를 도모하는 것이 가능하게 된다.
다음에, 본 발명과 관련되는 액정표시장치용 TFT소자의 제조 방법의 다른 실시 형태에 대해서 설명한다. 도 15는 다른 실시 형태의 주요한 공정을 나타내는 플로차트이고, 도 16A~도 16E는 대표적인 공정 후의 기판 (G)의 단면도이다. 또한 도 15의 스텝 S21, S22및 스텝 S27~S32의 각 공정은, 도 13의 스텝 S1, S2및 스텝 S7~S12와 동일하기 때문에 설명을 생략한다.
도 16A에 나타나는 바와 같이 전극용 금속막 (206)상에 레지스트 (207)가 형성된 상태로 하프톤 노광 마스크 (301)을 이용해 레지스트 (207)에 대해서 하프 노광 처리를 행한다(스텝 S23). 하프톤 노광 마스크 (301)은 레지스트 (207)에 대해서, 2단계의 노광량으로 노광할 수 있도록 구성되고 있다. 이와 같이 레지스트 (207)을 하프 노광 처리함으로써, 도 16B에 나타나는 바와 같이 노광 레지스트부 (208)와 미노광 레지스트부 (209)가 형성된다. 미노광 레지스트부 (209)는 하프톤 노광 마스크 (301)의 투과율에 대응해, 노광 레지스트부 (208)와의 경계가 계단 형상에 형성된다.
노광 후는, 현상 처리를 행하는 것으로 도 16C에 도시하는 바와 같이 노광 레지스트부 (208)가 제거되고 미노광 레지스트부 (209)를 전극용 금속막 (206)상에 잔존시킨다(스텝 S24). 미노광 레지스트부 (209)는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)로 분리되고 패턴 형성되고 있다. 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)은 하프 노광 처리에 의해 막두께가 두껍게 형성되고 배선용 레지스트 마스크 (231)은 막두께가 얇게 형성되고 있다. 이와 같이, 본 실시 형태에서는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)과 배선용 레지스트 마스크 (231)의 사이에 막두께에 차이를 둔다(도7참조).
그리고, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)을 에칭 마스크로서 이용해 전극용 금속막 (206)을 에칭하고, 도 16D에 나타나는 바와 같이, 소스 전극 (206a)와 드레인 전극 (206b) 및 배선 (230)을 형성함과 동시에 후에 채널 영역이 되는 부분에 오목부 (220)를 형성한다(스텝 S25). 상기 에칭에 의해 소스 전극 (206a)와 드레인 전극 (206b)의 사이의 오목부 (220)내에 n+Si막 (205)의 표면을 노출시킬 수가 있다.
또한 스텝 S25의 금속막 에칭의 다음에, 도 2의 애드히젼유니트(AD, 30)에 있어서, 노출한 n+Si막 (205)의 표면에 표면 개질 처리를 실시할 수도 있다. 시릴화제 등을 이용하는 표면 개질 처리를 실시하는 것에 의해, n+Si막 (205)의 표면이 표면 개질되어, 예를 들면 순수한 물에 의한 접촉각이 50도 이상이 되고, 레지스트가 유동하기 어려운 상태를 형성할 수가 있으므로 배선용 레지스트 마스크 (231)의 퍼짐을 더 효과적으로 억제할 수 있다.
다음에, 스텝 S26의 리플로우 처리에 있어서는 후에 채널 영역이 되는 목적의 오목부 (220)에 시너 등의 유기용매에 의해 연화시킨 레지스트를 유입시킨다. 상기 리플로우 처리는 도3의 리플로우 처리 유니트 (REFLW, 60)에 의해 행해진다. 도 16E는 리플로우 처리 후 변형 레지스트 (212)에 의해 오목부 (220)내가 피복된 상태를 나타내고 있다. 리플로우 처리에 있어 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)과 배선용 레지스트 마스크 (231)의 사이에 막두께에 차이가 있기 때문에 후에 채널 영역이 되는 오목부 (220)내에의 레지스트의 퍼짐이 배선 (230)주위에 있어서의 레지스트의 퍼짐에 비해 커지고, 오목부 (220)내를 확실히 피복 할 수 있다(도7참조). 또, 배선 (230)의 주위에 있어서의 레지스트의 튀어 나오는 것이 억제되고 있고 다음 공정으로 높은 에칭 정밀도를 확보하는 것이 가능하고, TFT소자의 고집적화, 미세화에의 대응이 가능하게 된다.
도 13~도 16E에 나타내는 액정표시장치용 TFT소자의 제조 방법의 실시 형태에서는 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 선폭 또는 막두께를 크게하고 배선용 레지스트 마스크 (231)의 선폭 또는 막두께를 작게 하는 것에 의해 양자의 체적에 차이를 주고 리플로우 처리에 있어서의 퍼지는 양을 제어했지만, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)의 선폭 또는 막두께를 작게 하고 배선용 레지스트 마스크 (231)의 선폭 또는 막두께를 크게 하는 것에 의해, 리플로우 처리에 있어서의 퍼지는 양을 제어해도 좋다(도 8및 도 9참조).
이 경우, 리플로우 처리에 있어서는 리플로우 처리 유니트(REFLW; 60)의 챔버 (61)내에 있어서의 용제(시너)에의 노출을 배선용 레지스트 마스크 (231)가 변형하기 전에 정지한다. 혹은, 도 17에 나타나는 바와 같은 순서로, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)가 변형하고 또한 배선용 레지스트 마스크 (231)가 변형하지 않을 정도의 노출 시간으로 단시간의 리플로우 처리를 반복할 수도 있다. 그 경우에도, 구체적으로는 도 8과 동일하게 50 sec이상 9O sec미만의 처리를 반복하면 10. 0μm2이상의 패턴은 퍼지지 않는다. 즉, 리플로우 처리 유니트(REFLW; 60)에 있어서, 우선, 이미 패턴 형성된 레지스트를 가지는 기판 (G)을 지지 테이블 (62)에 재치하고 상부 챔버 (61b)와 하부 챔버 (61a)를 접하게 하여 챔버 (61)을 닫는다(스텝 S41).
다음에, 챔버 (61)내의 배기를 개시한다(스텝 S42). 그리고, 배관 (69)의 개폐 밸브 (71)및 N₂가스 공급 배관 (74)의 개폐 밸브 (73)을 개방해, 매스 플로우 콘트롤러 (72)에 의해 N₂가스의 유량을 조절해 시너의 기화량을 제어하면서, 버블 러-탱크 (70)으로부터, 기화된 시너를 배관 (69), 가스 도입부 (67)을 개재시켜 샤워 헤드 (66)의 공간 (68)에 도입하고 가스 토출구멍 (66b)로부터 토출시킨다. 이것에 의해 챔버 (61)내를 소정 농도의 시너 환경으로 한다(스텝 S43). 기판 (G)상에 있어서 패턴 형성된 레지스트는 시너 환경에 노출되고 연화해 그 유동성이 높아져 변형해 기판 (G) 표면의 소스 전극 (206a) 와 드레인 전극 (206b)의 사이의 채널부가 변형 레지스트 (212)로 피복된다.
상기 스텝 S43의 공정은 체적이 작은 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)가 변형하고, 체적이 큰 배선용 레지스트 마스크 (231)가 변형하지 않는 시간에 행해진다. 해당 시간 경과후 시너의 공급을 정지한다(스텝 S44). 그리고, 배기를 계속하면서 퍼지 가스 공급 배관 (76)상의 개폐 밸브 (77)을 개방하고 퍼지 가스 도입부 (75)를 개재시켜 챔버 (61)내에 퍼지 가스로서의 N₂가스를 도입하고 챔버내 환경을 치환한다(스텝45). 소정 시간 경과후, 퍼지 가스의 공급을 정지한다(스텝 S46).
이상의 스텝 S43~스텝 S46까지의 처리를, 소스 전극용 레지스트 마스크 (210) 및 드레인 전극용 레지스트 마스크 (211)가 충분히 변형할 때까지 반복한 후, 챔버 (61)의 배기를 정지하고(스텝 S47), 그 후, 상부 챔버 (61b)를 하부 챔버 (61a)로부터 개방해 상기와 반대의 순서로 리플로우 처리 후의 기판 (G)을 반송 아암 (21a)에 의해 리플로우 처리 유니트(REFLW; 60)으로부터 반출한다(스텝 S48).
이와 같이, 스텝 S43~스텝 S46까지의 처리를 반복하는 것으로, 피복을 바라지 않는 배선 (230) 주위에 있어서의 변형 레지스트 (232)의 퍼짐을 억제하면서, 목적으로 하는 채널부의 피복을 확실히 실시할 수가 있다.
또한 본 발명은 상기 실시 형태로 한정되지 않고 여러 가지 변형 가능하다. 예를 들면, 상기 설명에 있어서는, LCD용 유리 기판을 이용하는 TFT소자의 제조를 예를 들었지만, 다른 플랫 패널 디스플레이(FPD) 기판이나, 반도체 기판 등의 기판에 형성된 레지스트의 리플로우 처리를 행하는 경우에도 본 발명을 적용할 수가 있다.
본 발명은, 예를 들면TFT소자 등의 반도체장치의 제조에 있어서 매우 적합하게 이용 가능하다.
도 1은 본 발명의 리플로우 처리 방법이 실시되는 리플로우 처리 시스템을 나타내는 개략 평면도이다.
도 2는 도 1의 리플로우 처리 시스템에 탑재된 애드히젼유니트(AD)의 개략 구성을 나타내는 단면도이다.
도 3은 도 1의 리플로우 처리 시스템에 탑재된 리플로우 처리 유니트(REFLW)의 개략 구성을 나타내는 단면도이다.
도 4는 리플로우 처리에 있어서의 레지스트의 체적과 퍼지는 양과의 관계를 나타내는 그래프이다.
도 5는 리플로우 처리에 있어서의 레지스트의 체적과 퍼지는 개시 시간과의 관계를 나타내는 그래프이다.
도 6은 본 발명의 제1 실시 형태와 관련되는 리플로우 처리 방법의 개요를 설명하는 단면도이다.
도 7은 본 발명의 제2 실시 형태와 관련되는 리플로우 처리 방법의 개요를 설명하는 단면도이다.
도 8은 본 발명의 제3 실시 형태와 관련되는 리플로우 처리 방법의 개요를 설명하는 단면도이다.
도 9는 본 발명의 제4 실시 형태와 관련되는 리플로우 처리 방법의 개요를 설명하는 단면도이다.
도 10A는 본 발명의 리플로우 처리 방법을 적용 가능한 TFT의 채널부의 형상 의 일례를 나타내는 평면도이다.
도 10B는 도 10A에 나타내는 채널부를 변형 레지스트로 피복 한 상태를 나타내는 평면도이다.
도 11A는 본 발명의 리플로우 처리 방법을 적용 가능한 TFT의 채널부의 형상의 다른 예를 나타내는 평면도이다.
도 11B는 도 11A에 나타내는 채널부를 변형 레지스트로 피복 한 상태를 나타내는 평면도이다.
도 12A는 본 발명의 리플로우 처리 방법을 적용 가능한 TFT의 채널부의 형상의 또 다른 예를 나타내는 평면도이다.
도 12B는 도 12A에 나타내는 채널부를 변형 레지스트로 피복 한 상태를 나타내는 평면도이다.
도 13은 본 발명과 관련되는 액정표시장치용 TFT 소자의 제조 방법의 하나의 실시 형태의 주요한 공정을 나타내는 플로차트이다.
도 14A ~도 14J는 본 발명의 하나의 실시 형태와 관련되는 액정표시장치용 TFT 소자의 제조 공정을 설명하기 위한 공정 단면도이다.
도 15는 본 발명과 관련되는 액정표시장치용 TFT 소자의 제조 방법의 다른 실시 형태의 주요한 공정을 나타내는 플로차트이다.
도 16A ~도 16E는 본 발명의 다른 실시 형태와 관련되는 액정표시장치용 TFT 소자의 제조 공정을 설명하기 위한 공정 단면도이다.
도 17은 도 13 및 도 15에 나타낸 액정표시장치용 TFT 소자를 제조할 때에 적용한 리플로우 처리 방법의 순서를 나타내는 플로차트이다.
**주요부위를 나타내는 도면부호의 설명 **
1:카셋트 스테이션, 2:처리 스테이션, 3:제어부, 20:중앙 반송로,
21:반송 장치, 30:애드히젼유니트(로 처리 유니트(REFLW),
60; 리플로우 처리 유니트
80a, 80b, 80c; 가열·냉각 처리 유니트(HP/COL),
100:리플로우 처리 시스템, 201;절연기판, 202:게이트 전극,
203:게이트 절연막, 204:a-Si막, 205 ; n+Si막, 206a:소스 전극,
206b:드레인 전극, 210 : 소스전극용 레지스트 마스크,
211:드레인 전극용 레지스트 마스크, 230 ; 배선
231:배선용 레지스트 마스크, 232:변형 레지스트, G;기판

Claims (13)

  1. 패턴 형성된 전극용 금속막 및 상기 전극용 금속막에 접속하는 배선용 금속막과 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과,
    리플로우 처리 장치의 처리실내에 상기 기판을 장착해 넣고 상기 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜, 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 상기 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 공정을 포함한 리플로우 처리 방법으로서,
    상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1.5~3배로 하는 것을 특징으로 하는 리플로우 처리 방법.
  2. 청구항 1에 있어서,
    상기 전극용 레지스트 마스크의 선폭이 상기 배선용 레지스트 마스크의 선폭보다 넓어지도록 하는 것을 특징으로 하는 리플로우 처리 방법.
  3. 청구항 1에 있어서,
    상기 전극용 레지스트 마스크의 막두께가 상기 배선용 레지스트 마스크의 막 두께보다 두꺼워지도록 하는 것을 특징으로 하는 리플로우 처리 방법.
  4. 패턴 형성된 전극용 금속막 및 상기 전극용 금속막에 접속하는 배선용 금속막과, 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과,
    상기 기판에 대해 리플로우 처리 장치의 처리실내에서 용제를 작용시키고 레지스트를 연화시켜 변형시킴으로써, 상기 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 리플로우 처리 방법으로서,
    상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 O.2~0.7배로 하는 것을 특징으로 하는 리플로우 처리 방법.
  5. 청구항 4에 있어서,
    상기 전극용 레지스트 마스크의 선폭이 상기 배선용 레지스트 마스크의 선폭보다 좁아지도록 하는 것을 특징으로 하는 리플로우 처리 방법.
  6. 청구항 4에 있어서,
    상기 전극용 레지스트 마스크의 막두께가 상기 배선용 레지스트 마스크의 막두께보다 얇아지도록 하는 것을 특징으로 하는 리플로우 처리 방법.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 배선용 레지스트 마스크가 유동화하지 않는 시간에 리플로우 처리를 실시하는 것을 특징으로 하는 리플로우 처리 방법.
  8. 청구항 7에 있어서,
    상기 배선용 레지스트 마스크가 유동화하지 않는 시간에 리플로우 처리를 반복해 실시하고 상기 전극용 레지스트 마스크를 우세적으로 변형시키는 것을 특징으로 하는 리플로우 처리 방법.
  9. 소스 전극 및 드레인 전극과 이들 소스 전극 및 드레인 전극의 사이에 규정되는 채널부와, 상기 소스 전극 및 상기 드레인 전극에 각각 접속하는 배선을 가지는 TFT의 제조 방법으로서,
    기판상에 형성된 금속막 위에 레지스트막을 형성하는 공정과,
    상기 레지스트막을 포트리소그래피 기술에 의해 패턴 형성하고 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하고, 상기 소스 전극과 상기 드레인 전극과 상기 배선을 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜, 이들을 연화시키고 리플로우 시켜 변형시킴으로써 상기 소스 전극과 상기 드레인 전극의 사이를 변형 레지스트로 피복하는 공정을 포함하고,
    상기 리플로우 시켜 변형시키는 공정에 있어서 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배로 하는 것을 특징으로 하는 TFT의 제조 방법.
  10. 소스 전극 및 드레인 전극과 이들 소스 전극과 드레인 전극의 사이에 규정되는 채널부와, 상기 소스 전극 및 상기 드레인 전극에 각각 접속하는 배선을 가지는TFT의 제조 방법으로서, ·
    기판상에 형성된 금속막 위에 레지스트막을 형성하는 공정과,
    상기 레지스트막을 포트리소그래피 기술에 의해 패턴 형성하고 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하고, 상기 소스 전극과 상기 드레인 전극과 상기 배선을 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시켜, 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 상기 소스 전극과 상기 드레인 전극의 사이를 변형 레지스트로 피복하는 공정을 포함하고,
    상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 0.2~0.7배로 하는 것을 특징으로 하는 TFT의 제조 방법.
  11. 기판상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막상에, 아래로부터 차례로 a-Si막, 오믹콘택트용 Si막 및 금속막을 퇴적시키는 공정과,
    상기 금속막상에 레지스트막을 형성하는 공정과,
    상기 레지스트막을 소정의 노광 마스크를 이용해 노광 처리하는 공정과,
    노광 처리된 상기 레지스트막을 현상 처리해 패턴 형성하고, 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하고 소스 전극과 드레인 전극과 이들에 각각 접속하는 배선을 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 유기용매를 작용시키고 이들을 연화시키고 리플로우 시켜 변형시킴으로써, 적어도 상기 소스 전극과 상기 드레인 전극의 사이의 채널용 오목부내의 상기 오믹콘택트용 Si막을 변형 레지스트에 의해 덮는 공정과,
    상기 변형 레지스트에 상기 소스 전극 및 상기 드레인 전극을 마스크로서 하층의 상기 오믹콘택트용 Si막 및 상기 a-Si막을 에칭하는 공정과,
    상기 변형 레지스트를 제거하여 상기 채널용 오목부내에 상기 오믹콘택트용Si막을 다시 노출시키는 공정과,
    상기 소스 전극과 상기 드레인 전극을 마스크로서 이들의 사이의 상기 채널용 오목부에 노출한 상기 오믹콘택트용 Si막을 에칭하는 공정을 포함하고,
    상기 리플로우 시켜 변형시키는 공정에 있어서, 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1. 5~3배로 하는 것을 특징으로 하는 TFT의 제조 방법.
  12. 기판상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막상에 아래로부터 차례로 a-Si막, 오믹콘택트용 Si막 및 금속막을 퇴적시키는 공정과,
    상기 금속막상에 레지스트막을 형성하는 공정과,
    상기 레지스트막을 소정의 노광 마스크를 이용해 노광 처리하는 공정과,
    노광 처리된 상기 레지스트막을 현상 처리해 패턴 형성하고, 소스 전극용 레지스트 마스크, 드레인 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크를 마스크로서 상기 금속막을 에칭하고, 소스 전극과 드레인 전극과 이들에 각각 접속하는 배선을 형성하는 공정과,
    상기 소스 전극용 레지스트 마스크, 상기 드레인 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 유기용매를 작용시키고 이들을 연화시켜 리플로우 시켜 변형시킴으로써 적어도 상기 소스 전극과 상기 드레인 전극의 사이의 채널용 오목부내의 상기 오믹콘택트용 Si막을 변형 레지스트에 의해 덮는 공정과,
    상기 변형 레지스트 및 상기 소스 전극 및 상기 드레인 전극을 마스크로서 하층의 상기 오믹콘택트용 Si막 및 상기 a-Si막을 에칭하는 공정과,
    상기 변형 레지스트를 제거하여 상기 채널용 오목부내에 상기 오믹콘택트용Si막을 다시 노출시키는 공정과,
    상기 소스 전극과 상기 드레인 전극을 마스크로서 이들의 사이의 상기 채널용 오목부에 노출한 상기 오믹콘택트용 Si막을 에칭하는 공정을 포함하고,
    상기 리플로우 시켜 변형시키는 공정에 있어서 상기 소스 전극용 레지스트 마스크 및 상기 드레인 전극용 레지스트 마스크의 어느쪽 또는 양쪽 모두의 단위길이 (L) 부근의 체적 (V₁)을, 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해 0. 2~0. 7배로 하는 것을 특징으로 하는 TFT의 제조 방법.
  13. 컴퓨터상에서 동작하고, 리플로우 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서,
    상기 프로그램은 실행시에, 패턴 형성된 전극용 금속막 및 상기 전극용 금속막에 접속하는 배선용 금속막과, 상기 전극용 금속막 및 상기 배선용 금속막 위에 각각 설치된 전극용 레지스트 마스크 및 배선용 레지스트 마스크를 가지는 기판을 준비하는 공정과,
    리플로우 처리 장치의 처리실내에 상기 기판을 장착해 넣고, 상기 전극용 레지스트 마스크 및 상기 배선용 레지스트 마스크에 용제를 작용시키고 이들을 연화시켜 리플로우 시켜 변형시킴으로써, 상기 전극용 금속막에 인접하는 영역을 변형 레지스트로 피복하는 공정을 포함하는 리플로우 처리 방법으로서,
    상기 전극용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₁)을 상기 배선용 레지스트 마스크의 단위길이 (L) 부근의 체적 (V₂)에 대해서 1.5~3배로 하는리플로우 처리 방법이 행해지도록 상기 리플로우 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체.
KR1020080005754A 2007-01-19 2008-01-18 리플로우 처리 방법 및 ｔｆｔ의 제조 방법 KR20080068590A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007010865A JP4563409B2 (ja) 2007-01-19 2007-01-19 リフロー処理方法およびｔｆｔの製造方法
JPJP-P-2007-00010865 2007-01-19

Publications (1)

Publication Number Publication Date
KR20080068590A true KR20080068590A (ko) 2008-07-23

Family

ID=39704229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005754A KR20080068590A (ko) 2007-01-19 2008-01-18 리플로우 처리 방법 및 ｔｆｔ의 제조 방법

Country Status (4)

Country Link
JP (1) JP4563409B2 (ko)
KR (1) KR20080068590A (ko)
CN (1) CN100576446C (ko)
TW (1) TW200837833A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5429590B2 (ja) * 2007-07-10 2014-02-26 Ｎｌｔテクノロジー株式会社 ハーフトーンマスク
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
CN102455593B (zh) * 2010-10-25 2013-10-09 京东方科技集团股份有限公司 光刻胶图案的形成方法和阵列基板的制造方法
CN105027264B (zh) * 2013-01-29 2018-08-17 惠普发展公司，有限责任合伙企业 穿过介电通孔的互连件
JP6211416B2 (ja) * 2013-12-27 2017-10-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
US20160260731A1 (en) * 2015-03-03 2016-09-08 Kabushiki Kaisha Toshiba Semiconductor device, manufacturing method for a semiconductor device, and nontransitory computer readable medium storing a pattern generating program
US10475947B2 (en) 2015-09-16 2019-11-12 Sharp Kabushiki Kaisha Photovoltaic device and method of manufacturing same
KR102602193B1 (ko) 2016-08-12 2023-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2640910B2 (ja) * 1993-07-14 1997-08-13 株式会社フロンテック 電子素子およびその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3616584B2 (ja) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus

Also Published As

Publication number Publication date
CN101231947A (zh) 2008-07-30
TW200837833A (en) 2008-09-16
CN100576446C (zh) 2009-12-30
JP4563409B2 (ja) 2010-10-13
JP2008177443A (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
KR20080068590A (ko) 리플로우 처리 방법 및 ｔｆｔ의 제조 방법
KR101059174B1 (ko) 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템
US6451515B2 (en) Substrate treating method
CN108022860A (zh) 用于处理基板的装置和方法
JP2009542000A (ja) 乾式非プラズマ処理システム及び当該システムの使用方法
KR20070098718A (ko) 리플로우 방법, 패턴 형성 방법 및 액정표시장치용 ｔｆｔ소자의 제조 방법
TWI540615B (zh) 基板處理方法、電腦記憶媒體及基板處理系統
US20110065277A1 (en) Reflow method, pattern generating method, and fabrication method for tft for lcd
JP2008117964A (ja) リフロー方法、パターン形成方法およびｔｆｔの製造方法
JP2021122058A (ja) 基板処理方法
TW201447978A (zh) 基板處理方法、電腦記憶媒體及基板處理系統
TW201626117A (zh) 基板處理方法、程式、電腦記憶媒體及基板處理系統
JP4451412B2 (ja) リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
KR20180001690A (ko) 베이크 장치 및 이를 이용한 기판 처리 방법
JP5415881B2 (ja) 疎水化処理装置、疎水化処理方法、プログラム及びコンピュータ記憶媒体
JP3784305B2 (ja) 減圧乾燥装置及び減圧乾燥方法
JP2007299779A (ja) マスクパターンの形成方法およびｔｆｔの製造方法
WO2008056610A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication d&#39;un transistor à couches minces ( tft )
JP2009016657A (ja) レジストパターンの再形成方法
US11977332B2 (en) Substrate treating apparatus and substrate treating method
KR102625727B1 (ko) 건조 장비 및 그를 이용한 표시 장치의 제조 방법
KR101884853B1 (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
JPH10335238A (ja) 基板の熱処理装置
JP2022149423A (ja) 基板処理方法及び基板処理装置
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination