JP2008177443A - リフロー処理方法およびtftの製造方法 - Google Patents

リフロー処理方法およびtftの製造方法 Download PDF

Info

Publication number
JP2008177443A
JP2008177443A JP2007010865A JP2007010865A JP2008177443A JP 2008177443 A JP2008177443 A JP 2008177443A JP 2007010865 A JP2007010865 A JP 2007010865A JP 2007010865 A JP2007010865 A JP 2007010865A JP 2008177443 A JP2008177443 A JP 2008177443A
Authority
JP
Japan
Prior art keywords
resist mask
resist
wiring
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007010865A
Other languages
English (en)
Other versions
JP4563409B2 (ja
Inventor
Yutaka Aso
豊 麻生
Masatoshi Shiraishi
雅敏 白石
Yukinobu Tanaka
志信 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007010865A priority Critical patent/JP4563409B2/ja
Priority to CN200810003524A priority patent/CN100576446C/zh
Priority to TW097102010A priority patent/TW200837833A/zh
Priority to KR1020080005754A priority patent/KR20080068590A/ko
Publication of JP2008177443A publication Critical patent/JP2008177443A/ja
Application granted granted Critical
Publication of JP4563409B2 publication Critical patent/JP4563409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 リフロー処理の精度を確保しながら、省レジスト化並びに工程数の削減を図ることが可能なリフロー処理方法およびTFTの製造方法を提供する。
【解決手段】 ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さあたりの体積Vが、配線用レジストマスク231の単位長さあたりの体積Vに対して1.5〜3倍になるように線幅WおよびWを設定することによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅Wを凹部220の被覆に十分な幅で確保するとともに、配線用レジストマスク231が変形して得られる変形レジスト232の線幅Wを小さく抑制する。
【選択図】図6

Description

本発明は、例えば薄膜トランジスタ(TFT)などの製造過程で利用できるレジストのリフロー処理方法およびTFTの製造方法に関する。
アクティブ・マトリックス型液晶表示装置は、薄膜トランジスタ(TFT)を形成したTFT基板と、カラーフィルタを形成した対向基板との間に液晶を挟み込んで担持し、画素毎に選択的に電圧を印加できるように構成されている。ここで用いられるTFT基板の作製過程では、フォトリソグラフィー技術によってレジスト等の感光性材料のパターニングが繰り返し行なわれるため、フォトリソグラフィー工程毎にレジストマスクが必要である。
しかし、近年では液晶表示装置の高集積化と微細化の進展に伴い、その製造工程が複雑化しており、製造コストが増加する傾向にある。そこで、製造コストを低減すべく、フォトリソグラフィーのためのマスクパターンの形成工程を統合させて全体の工程数を削減することが検討されている。マスクパターンの形成工程数を削減する技術として、パターン形成されたレジストに有機溶剤を浸透させることによりレジストを軟化させ、パターン形状を変化させて再利用することにより、マスクパターンの形成工程を省略するリフロープロセスが提案されている(例えば、特許文献1)。
特開2002−334830号公報(特許請求の範囲など)
リフロー技術には、フォトリソグラフィー工程の回数を削減できるとともに、レジストの消費量も節減できるメリットがある。しかし、リフロー処理では、基板表面のレジストを溶剤雰囲気に暴露するため、基板面内の領域別にリフローの速度(つまりレジストの変形の程度)を調節することが困難であった。このため、リフロー処理によってレジストで被覆したい領域と、被覆を行いたくない領域が基板上に存在する場合でも、基板面内で一律にリフローが進行してしまう結果、変形したレジストをエッチングマスクとして用いる次のエッチング工程で下層膜のエッチング精度が損なわれる、という問題があった。
例えば、TFT素子の製造過程でリフロー処理を適用する場合に、ソース電極とドレイン電極との間のチャンネル部を、ソース電極・ドレイン電極形成用のエッチングマスクとして利用したレジストを変形させて被覆しようとすると、配線形成用のエッチングマスクとして使用した配線上のレジストも変形して配線幅よりも広がってしまう。この場合、リフロー処理により変形したレジストをマスクとして次工程で下層のアモルファスシリコン(a−Si)層のエッチングを行うと、配線の幅に対してはみ出すように下層のa−Si層が幅広に残ってしまい、TFT素子の微細化や高集積化への対応が難しくなるという問題があった。
従って、本発明は、リフロー処理の精度を確保しながら、省レジスト化並びに工程数の削減を図ることが可能なリフロー処理方法およびTFTの製造方法を提供することを目的とする。
上記課題を解決するため、本発明の第1の観点は、パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
前記電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、リフロー処理方法を提供する。
上記第1の観点において、前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より幅広に形成してもよい。また、前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より厚く形成してもよい。
また、本発明の第2の観点は、パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
前記電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、リフロー処理方法を提供する。
上記第2の観点において、前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より狭く形成してもよい。また、前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より薄く形成してもよい。これらの場合、前記配線用レジストマスクが流動化しない時間でリフロー処理を行うことができる。特に、前記配線用レジストマスクが流動化しない時間でリフロー処理を繰り返し行い、前記電極用レジストマスクを優勢的に変形させることが好ましい。
また、本発明の第3の観点は、ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、TFTの製造方法を提供する。
また、本発明の第4の観点は、ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法を提供する。
また、本発明の第5の観点は、基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、TFTの製造方法を提供する。
また、本発明の第6の観点は、基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法を提供する。
本発明の第7の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、リフロー処理装置の処理室内で上記第1の観点または第2の観点のリフロー処理方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
本発明の第8の観点は、基板を載置する支持台を備えた処理室と、
前記処理室内に有機溶媒を供給するためのガス供給手段と、
前記処理室内で上記第1の観点または第2の観点のリフロー処理方法が行なわれるように制御する制御部と、
を備えた、リフロー処理装置を提供する。
本発明によれば、リフロー処理に使用するレジストの体積を調節することにより、軟化したレジストの広がり量を被処理体の面内で高精度に制御し、被覆したい領域には確実にレジストを広げ、被覆を望まない領域ではレジストの広がりを抑制できる。その結果、リフロー処理によって変形したレジストをマスクとして使用するエッチングの精度を向上させることができる。
従って、本発明のリフロー方法を、レジストをマスクにしたエッチング工程が繰り返し行なわれるTFT素子などの半導体装置の製造に適用することにより、省マスク化と工程数の削減が可能になるだけでなく、高いエッチング精度が確保されることになる、半導体装置の高集積化や微細化への対応が可能になるという効果を有する。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を示す概略平面図である。ここでは、液晶表示装置(LCD)用ガラス基板(以下、単に「基板」と記す)Gの表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、下層膜をエッチングする際のエッチングマスクとして再使用するためのリフロー処理を行なうリフロー処理ユニットと、このリフロー処理に先だって必要に応じて表面改質処理を行なうアドヒージョンユニットを備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理システム100は、図示しない基板搬送ラインを介して、外部のレジスト塗布・現像処理システムや露光装置、エッチング装置、アッシング装置などとの間で基板Gの受け渡しを行なえるように構成されている。
リフロー処理システム100は、複数の基板Gを収容するカセットCを載置するカセットステーション(搬入出部)1と、基板Gにリフロー処理およびこれに先行して行なわれる表面改質処理を含む一連の処理を施すための複数の処理ユニットを備えた処理ステーション(処理部)2と、リフロー処理システム100の各構成部を制御する制御部3と、を備えている。なお、図1において、リフロー処理システム100の長手方向をX方向、水平面上においてX方向と直交する方向をY方向とする。
カセットステーション1は、処理ステーション2の一方の端部に隣接して配置されている。このカセットステーション1は、カセットCと処理ステーション2との間で基板Gの搬入出を行うための搬送装置11を備えており、このカセットステーション1において外部に対するカセットCの搬入出が行われる。また、搬送装置11は、カセットCの配列方向であるY方向に沿って設けられた搬送路10上を移動可能な搬送アーム11aを有している。この搬送アーム11aは、X方向への進出・退避、上下方向への昇降および回転可能に設けられており、カセットCと処理ステーション2との間で基板Gの受渡しを行なえるように構成されている。
処理ステーション2は、基板Gに対してレジストのリフロー処理、その前処理として表面改質処理等を行うための複数の処理ユニットを備えている。これら各処理ユニットにおいて基板Gは1枚ずつ処理される。また、処理ステーション2は、基本的にX方向に延在する基板G搬送用の中央搬送路20を有しており、この中央搬送路20を挟んでその両側に各処理ユニットが、中央搬送路20に臨むように配置されている。
また、中央搬送路20には、各処理ユニットとの間で基板Gの搬入出を行うための搬送装置21が備えられており、処理ユニットの配列方向であるX方向に移動可能な搬送アーム21aを有している。さらに、この搬送アーム21aは、Y方向への進出・退避、上下方向への昇降および回転可能に設けられており、各処理ユニットとの間で基板Gの搬入出を行なえるように構成されている。
処理ステーション2の中央搬送路20に沿って一方側には、カセットステーション1の側から、アドヒージョンユニット(AD)30およびリフロー処理ユニット(REFLW)60がこの順に配列され、中央搬送路20に沿って他方側には、三つの加熱・冷却処理ユニット(HP/COL)80a,80b,80cが一列に配列されている。各加熱・冷却処理ユニット(HP/COL)80a,80b,80cは、鉛直方向に多段に積層配置されている(図示省略)。
アドヒージョンユニット(AD)30は、必要に応じて、リフロー処理に先だって基板Gに対し、例えばHMDS(ヘキサメチルジシラザン)、TMSDEA(N−トリメチルシリルジエチルアミン)等のシリル化剤に代表される表面改質処理剤を含む雰囲気を形成して表面改質処理を行なう。表面改質処理は、リフロー処理の際にレジストの流動が抑制されるように下地膜表面を改質する処理である。これらの表面改質処理剤は、疎水化処理作用を持ち、疎水化処理剤としても知られている。
ここで、アドヒージョンユニット(AD)30について図2を参照しながら説明する。
アドヒージョンユニット(AD)30は、図示しない直方体形状のフレームを有しており、このフレームの内側に固定式のチャンバ本体31と昇降可能な蓋体33とを有している。チャンバ本体31は、基板Gよりもサイズが一回り大きく、上面が開口した扁平な直方体の下部容器として構成されている。
蓋体33は、チャンバ本体31とほぼ同サイズ(面積)の下面に開口した扁平な直方体の上部容器として構成され、後述するように表面改質に用いるHMDSを貯留するHMDS供給源35に接続されている。また、蓋体33は、水平方向(X方向およびY方向)に延びる複数本の水平支持部材37に固定されており、各々の水平支持部材37は、図示しない昇降駆動機構例えば、複数のエアシリンダのピストンロッドに連結されている。従って、これらのエアシリンダのピストンロッドを垂直上方に向けて進出させると、水平支持部材37と一体になって蓋体33が垂直上方に移動(上昇)してチャンバが開放され、逆に、各ピストンロッドを垂直下方に後退させると、水平支持部材37と一体に蓋体33が垂直下方に移動(下降)するようになっている。
チャンバ本体31内には、基板Gに略対応した大きさの矩形をした加熱プレート41が水平に配置され、固定具42によって固定されている。この加熱プレート41は、熱伝導率の高い金属例えばアルミニウムからなり、その内部または下面には例えば抵抗発熱体からなるヒータ(図示せず)が設けられている。
また、加熱プレート41には、複数の貫通孔43が形成され、各貫通孔43にはそれぞれリフターピン44が挿設されており、基板Gを上下に昇降させる基板昇降機構45が設けられている。そして、外部の搬送装置21の搬送アーム21a(図1参照)との間でこれらのリフターピン44を加熱プレート41の表面から突出させて基板Gを受渡しできるように構成されている。リフターピン44は、加熱プレート41の下に配置された水平支持板46により互いに連結され、同期して昇降変位できるように構成されている。なお、水平支持板46を昇降移動させるための図示しない昇降駆動部が、チャンバ本体31の内側または外側に配置されている。
チャンバ本体31の側壁上端面には、周回方向に延びるシームレスなシール部材32が取付けられている。蓋体33をチャンバ本体31に合体させた状態で、蓋体33の側壁下端面とチャンバ本体31の側壁上端面との間にこのシール部材32が介在して密閉できるようになっている。これにより、チャンバ本体31と蓋体33とによる気密な処理室47が形成されるようになっている。
蓋体33の一側面には、HMDSガス導入ポート48が設けられ、このHMDSガス導入ポート48と対向する他方の側面には、排気ポート49が設けられている。
HMDSガス導入ポート48は、蓋体33の一側面に任意の間隔で形成された複数の貫通孔50と、各貫通孔50にその外側から装着されたガス供給管51の終端アダプタ53と、各貫通孔50より内側に設けられ、一定間隔で多数のガス吐出口55が形成されたバッファ室54とを有している。
また、排気ポート49は、HMDSガス導入ポート48と対向する蓋体33の側面に一定間隔で形成された多数の通気孔56を有するとともに、蓋体33の側壁の外側に設けられた排気ダクト室57を有している。この排気ダクト室57の底に形成された排気口58は、排気管59を介して排気ポンプ(図示せず)に接続している。
このような構成のアドヒージョンユニット(AD)30において表面改質処理を行なうときは、まず、基板昇降機構45のリフターピン44を上昇させた状態で搬送装置21の搬送アーム21aから基板Gを受取る。そして、リフターピン44を下降させて基板Gを加熱プレート41上に載置した後、蓋体33を退避位置から垂直に下降させ、チャンバ本体31に当接させ、チャンバを密閉する。基板Gは、加熱プレート41によって所定温度例えば110℃〜120℃に加熱される。そして、図示しない排気ポンプにより処理室47内を排気しながら、HMDS供給源35よりHMDSガスをガス供給管51およびHMDSガス導入ポート48を介して処理室47に供給する。処理室47内では、HMDSガス導入ポート48のガス吐出口55より噴出されたHMDSガスが、排気ポート49に向かう気流を形成し、その途中で基板Gの表面(被処理面)に接触し、該表面を表面改質する。
処理室47内を通過したHMDSガスは、排気ポート49において通気孔56から排気ダクト室57へ送られ、そこから排気ポンプの作用によって排気される。所定の処理時間が経過し、表面改質処理が終了した後は、HMDSガスの供給および排気ポンプを停止させてから、図示しない昇降駆動機構の上昇駆動によって蓋体33をチャンバ本体31から上方に引き離し、そのまま所定の退避位置まで持ち上げる。その後、基板昇降機構45のリフターピン44を上昇させ、基板Gを加熱プレート41の上方へ持ち上げ、搬送装置21の搬送アーム21aに受け渡す。その後、搬送アーム21aにより、表面改質処理後の基板Gをアドヒージョンユニット(AD)30から搬出する。
必要に応じて表面改質処理が施された後の基板Gは、次に、搬送アーム21aによって処理ステーション2のリフロー処理ユニット(REFLW)60に搬入され、基板G上に形成されたレジストを有機溶媒例えばシンナー雰囲気で軟化させてマスク形状を変化させるリフロー処理が行なわれる。
ここで、リフロー処理ユニット(REFLW)60の構成について、詳細に説明する。図3は、リフロー処理ユニット(REFLW)60の概略断面図である。リフロー処理ユニット(REFLW)60は、チャンバ61を有しており、このチャンバ61は、下部チャンバ61aと、この下部チャンバ61aの上部に当接される上部チャンバ61bとから構成されている。上部チャンバ61bと下部チャンバ61aとは、図示しない開閉機構により開閉可能に構成されており、開状態のときに、搬送装置21により基板Gの搬入出が行なわれる。
このチャンバ61内には、基板Gを水平に支持する支持台(支持テーブル62)が設けられている。支持テーブル62は熱伝導率に優れた材質例えばアルミニウムで構成されている。
支持テーブル62には、図示しない昇降機構によって駆動され、基板Gを昇降させる3本の昇降ピン63(図3では2本のみを図示する)が、支持テーブル62を貫通するように設けられている。この昇降ピン63は、昇降ピン63と搬送装置21との間で基板Gを受け渡しする際には、基板Gを支持テーブル62から持ち上げて所定の高さ位置で基板Gを支持し、基板Gのリフロー処理中は、例えば、その先端が支持テーブル62の上面と同じ高さとなるようにして保持される。
下部チャンバ61aの底部には、排気口64a,64bが形成されており、この排気口64a,64bには排気ポンプなどの排気装置を備えた排気系64が接続されている。そして、この排気系64を通ってチャンバ61内の雰囲気ガスが排気される。
支持テーブル62の内部には、温度調節媒体流路65が設けられており、この温度調節媒体流路65には、例えば温調冷却水などの温度調節媒体が温度調節媒体導入管65aを介して導入され、温度調節媒体排出管65bから排出されて循環し、その熱(例えば冷熱)が支持テーブル62を介して基板Gに対して伝熱され、これにより基板Gの処理面が所望の温度に制御される。
チャンバ61の天壁部分には、シャワーヘッド66が、支持テーブル62に対向するように設けられている。このシャワーヘッド66の下面66aには、多数のガス吐出孔66bが設けられている。
また、シャワーヘッド66の上部中央には、ガス導入部67が設けられており、このガス導入部67はシャワーヘッド66の内部に形成された空間68に連通している。ガス導入部67には配管69が接続されている。配管69には、有機溶媒例えばシンナーを気化して供給するバブラータンク70が接続され、その途中には開閉バルブ71が設けられている。バブラータンク70の底部には、シンナーを気化させるための気泡発生手段として、図示しないNガス供給源に接続されたNガス供給配管74が配備されている。このNガス供給配管74には、マスフローコントローラ72および開閉バルブ73が設けられている。また、バブラータンク70は、内部に貯留されるシンナーの温度を所定温度に調節するための図示しない温度調節機構を備えている。そして、図示しないNガス供給源からNガスをマスフローコントローラ72によって流量制御しながらバブラータンク70の底部に導入することにより、所定温度に温度調節されたバブラータンク70内のシンナーを気化させ、配管69、ガス導入部67を介してチャンバ61内に導入できるように構成されている。
また、シャワーヘッド66の上部の周縁部には、複数のパージガス導入部75が設けられており、各パージガス導入部75には、例えばパージガスとしてのNガスをチャンバ61内に供給するパージガス供給配管76が接続されている。パージガス供給配管76は、図示しないパージガス供給源に接続されており、その途中には開閉バルブ77が設けられている。
このような構成のリフロー処理ユニット(REFLW)60においては、まず、上部チャンバ61bを下部チャンバ61aから開放し、その状態で、搬送装置21の搬送アーム21aにより、既にパターン形成されたレジストを有する基板Gを搬入し、支持テーブル62に載置する。そして、上部チャンバ61bと下部チャンバ61aを当接させ、チャンバ61を閉じる。
次に配管69の開閉バルブ71およびNガス供給配管74の開閉バルブ73を開放し、マスフローコントローラ72によってNガスの流量を調節してシンナーの気化量を制御しつつ、バブラータンク70から、気化されたシンナーを配管69、ガス導入部67を介してシャワーヘッド66の空間68に導入し、ガス吐出孔66bから吐出させる。これにより、チャンバ61内が所定濃度のシンナー雰囲気とされる。
チャンバ61内の支持テーブル62に載置された基板G上には、既にパターン形成されたレジストが設けられているので、このレジストがシンナー雰囲気に曝されることにより、シンナーがレジストに浸透する。これにより、レジストが軟化してその流動性が高まり、変形して基板G表面の所定の領域(ターゲット領域)が変形レジストで被覆される。この際、支持テーブル62の内部に設けられた温度調節媒体流路65に、温度調節媒体を導入することによって、その熱が支持テーブル62を介して基板Gに対して伝熱され、これにより基板Gの処理面が所望の温度例えば20℃に制御される。シャワーヘッド66から基板Gの表面に向けて吐出されたシンナーを含むガスは、基板Gの表面に接触した後、排気口64a,64bへ向けて流れ、チャンバ61内から排気系64へ排気される。
以上のようにして、リフロー処理ユニット(REFLW)60におけるリフロー処理が終了した後は、排気を継続しながらパージガス供給配管76上の開閉バルブ77を開放し、パージガス導入部75を介してチャンバ61内にパージガスとしてのNガスを導入し、チャンバ内雰囲気を置換する。その後、上部チャンバ61bを下部チャンバ61aから開放し、前記と逆の手順でリフロー処理後の基板Gを搬送アーム21aによってリフロー処理ユニット(REFLW)60から搬出する。
三つの加熱・冷却処理ユニット(HP/COL)80a,80b,80cには、それぞれ基板Gに対して加熱処理を行うホットプレートユニット(HP)、基板Gに対して冷却処理を行うクーリングプレートユニット(COL)が多段に重ねられて構成されている(図示省略)。この加熱・冷却処理ユニット(HP/COL)80a,80b,80cでは、表面改質処理後またはリフロー処理後の基板Gに対して、必要に応じて加熱処理や冷却処理が行なわれる。
図1に示すように、リフロー処理システム100の各構成部は、制御部3のCPUを備えたコントローラ90に接続されて制御される構成となっている。コントローラ90には、工程管理者がリフロー処理システム100を管理するためにコマンドの入力操作等を行うキーボードや、リフロー処理システム100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース91が接続されている。
また、コントローラ90には、リフロー処理システム100で実行される各種処理をコントローラ90の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部92が接続されている。
そして、必要に応じて、ユーザーインターフェース91からの指示等にて任意のレシピを記憶部92から呼び出してコントローラ90に実行させることで、コントローラ90の制御下で、リフロー処理システム100での所望の処理が行われる。また、前記レシピは、例えば、CD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
以上のように構成されるリフロー処理システム100においては、まず、カセットステーション1において、搬送装置11の搬送アーム11aが、既にレジストパターンが形成された基板Gを収容しているカセットCにアクセスして1枚の基板Gを取り出す。基板Gは、搬送装置11の搬送アーム11aから処理ステーション2の中央搬送路20における搬送装置21の搬送アーム21aに受渡され、表面改質処理を行う場合にはアドヒージョンユニット(AD)30へ搬入される。そして、アドヒージョンユニット(AD)30において、必要に応じてリフロー処理に先立ち表面改質処理が行なわれた後、基板Gはアドヒージョンユニット(AD)30から搬送装置21によって取出され、加熱・冷却処理ユニット(HP/COL)80a,80b,80cのいずれかに搬入される。そして、各加熱・冷却処理ユニット(HP/COL)80a,80b,80cにおいて冷却処理が施された基板Gは、リフロー処理ユニット(REFLW)60へ搬入され、そこでリフロー処理が行なわれる。
リフロー処理後は、必要に応じて各加熱・冷却処理ユニット(HP/COL)80a,80b,80cにおいて所定の加熱、冷却処理が施される。このような一連の処理が終了した基板Gは、搬送装置21によりカセットステーション1の搬送装置11に受渡され、任意のカセットCに収容される。
次に、リフロー処理ユニット(REFLW)60において行なわれるリフロー方法の原理について説明する。
図4は、リフロー処理の対象となる、ライン&スペースなどの形状にパターン形成されたレジストマスクの単位長さL(Lは任意の長さであり、例えばL=10μmとすることができる。本発明において同様の意味で用いる)あたりのレジスト体積と、リフロー処理によるレジストの広がり量(ΔCD)との関係を示す基礎実験データである。この図4から、レジストマスクの単位長さLあたりのレジスト体積が大きくなるほどΔCDが大きくなっていることがわかる。従って、レジストマスクをパターン形成する際に、リフロー処理によりレジストで被覆したい領域ではレジスト体積を大きくしておき、逆にリフロー処理においてレジストで被覆したくない領域では、レジスト体積を小さくしておくことで、基板Gの面内における変形レジストの広がり量を制御できることが理解される。
図5は、リフロー処理の対象となるレジストマスクの単位長さLあたりのレジスト体積と、リフロー処理により軟化したレジストが変形して流動を開始するまでの広がり開始時間との関係を示す基礎実験データである。この図5から、レジストマスクの単位長さLあたりのレジスト体積が大きくなるほど広がり開始時間が長くなっていることがわかる。つまり、レジスト体積が大きい場合には、レジスト体積が小さい場合に比べてリフロー処理でレジストの変形が開始するまでに長い時間を要し、短時間の溶剤雰囲気暴露では変形が生じにくいことが示されている。
従って、レジストマスクをパターン形成する際に、リフロー処理によりレジストで被覆したい領域ではレジスト体積を小さくしておき、逆にリフロー処理においてレジストで被覆したくない領域では、レジスト体積を一定以上に大きくしておく。そして、溶剤雰囲気暴露の時間を大体積のレジストの変形が生じない程度の短時間に設定するか、あるいは、当該短時間の溶剤雰囲気暴露を繰り返すことにより、被覆を望まない領域の大体積のレジストを変形させずにおく一方で、被覆したい領域の小体積のレジストを優勢的に変形させることができる。このように、レジスト体積と溶剤雰囲気暴露時間とを調節することによっても、基板Gの面内において変形レジストの広がり量を制御できる。
以上のように、基板Gの面内でリフロー処理対象となるレジストマスクの体積を調節することによって、基板G面内でレジストの広がり量(ΔCD)および変形開始時間を変化させることが可能になる。レジストの体積は、例えば基板Gの面内でレジストマスクの線幅や膜厚を変えることによって調節することができる。
レジストマスクの線幅を変えるには、フォトリソグラフィー技術によりレジストマスクをパターン形成する際に、リフロー処理により被覆を行いたい領域と、被覆を望まない領域で線幅に差を持たせればよい。
また、レジストの膜厚を変えるには、フォトリソグラフィー技術によりレジストマスクをパターン形成する際に、例えばハーフトーン露光マスクを利用してハーフトーン露光処理し、それを現像することにより、リフロー処理により被覆を行いたい領域と、被覆を望まない領域でレジストマスクに膜厚差を持たせればよい。
次に、図6〜図9を参照しながら、TFT製造過程の中で本発明のリフロー処理を行なう場合の適用例について説明する。
<第1実施形態>
図6は、電極用レジストと配線用レジストの線幅に差をつけることにより体積に差異を生じさせ、図4のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する実施形態である。ガラス等の透明基板からなる絶縁基板201上には、ゲート電極202および図示しないゲート線が形成され、さらにシリコン窒化膜などのゲート絶縁膜203、a−Si(アモルファスシリコン)膜204、オーミックコンタクト層としてのnSi膜205、ソース電極206aおよびドレイン電極206b並びにソース電極用レジストマスク210およびドレイン電極用レジストマスク211がこの順に積層されている。また、絶縁基板201上の少し離れた位置には、nSi膜205上に配線230が形成され、その上層には配線用レジストマスク231が積層されている。ソース電極206a、ドレイン電極206bおよび配線230は、ソース電極用レジストマスク210、ドレイン電極用レジストマスク211および配線用レジストマスク231をマスクとしてそれぞれエッチングされており、下地膜であるnSi膜205の表面が露出している。
このような積層構造を有する被処理体に対して、リフロー処理システム100のリフロー処理ユニット(REFLW)60にてシンナー等の溶剤雰囲気でリフロー処理が行なわれる。このリフロー処理によって、ソース電極用レジストマスク210、ドレイン電極用レジストマスク211および配線用レジストマスク231を構成するレジストが軟化して流動性を持つようになる。リフロー処理は、ソース電極206aとドレイン電極206bの間の凹部220(チャンネル形成領域)のnSi膜205の表面を流動化したレジストで覆うことによって、次工程でnSi膜205およびa−Si膜204をエッチングする際に、チャンネル形成領域のnSi膜205およびa−Si膜204がエッチングされてしまうことを防ぐ目的で行なわれる。このように、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211を構成するレジストをリフローさせてレジストマスクを再利用することにより、フォトリソグラフィー工程を省略できるという利点がある。
しかし、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211を流動化させる目的でリフロー処理を行うと、溶剤雰囲気によって配線用レジストマスク231にも溶剤が作用し、軟化して変形してしまう。そして、リフロー処理によって変形した変形レジスト232が配線230を超えて下地のnSi膜205の表面に拡がってしまうと、次工程でnSi膜205およびa−Si膜204をエッチングする際にエッチング精度が低下してしまうという問題が生じる。
すなわち、リフロー処理によって変形レジスト232が配線230の面積を超えて周囲にはみ出してしまうと、次工程でnSi膜205およびa−Si膜204をエッチングする際にマスクとなる変形レジスト232の被覆面積が広がる。その状態でnSi膜205およびa−Si膜204をエッチングすると、エッチング後のnSi膜205およびa−Si膜204の側面と、配線230の側面とが面一にならず、段差が生じてしまう。このような状態でTFTを製造した場合、開口率の低下、光ノイズの発生などの問題が生じるほか、微細化や高集積化が困難になることが懸念される。
そこで、本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の線幅Wが、配線用レジストマスク231の線幅Wよりも広くなるように(W>W)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積Vが、配線用レジストマスク231の単位長さLあたりの体積Vに対して1.5〜3倍、好ましくは2〜3倍になるように線幅WおよびWが設定されている。体積Vが体積Vに対して1.5倍未満では、良好な効果が得られず、レジストの広がり量に有意な差が生じない。一方、体積Vが体積Vに対して3倍超では、パターン制御が難しく、線幅が大きすぎることによる開口率の低下が生じる。このように、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)のレジスト体積を配線用レジストマスク231のレジスト体積よりも大きくすることによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅Wを凹部220の被覆に十分な幅で確保できる。その一方で、配線用レジストマスク231が変形して得られる変形レジスト232の線幅Wを小さく抑制し、nSi膜205およびa−Si膜204のエッチング精度への悪影響を低減できる。
<第2実施形態>
図7は、電極用レジストと配線用レジストの膜厚に差をつけることにより体積に差異を生じさせ、図4のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の膜厚Tが、配線用レジストマスク231の膜厚Tよりも厚くなるように(T>T)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積Vが、配線用レジストマスク231の単位長さLあたりの体積Vに対して1.5〜3倍、好ましくは2〜3倍になるように膜厚TおよびTが設定されている。なお、本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の線幅Wと、配線用レジストマスク231の線幅Wを等しく(W=W)設定しているが、体積V=1.5V〜3Vとなる範囲で線幅Wと線幅Wを任意に設定できる。
このように、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)のレジスト体積を配線用レジストマスク231のレジスト体積よりも大きくすることによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅Wを凹部220の被覆に十分な幅で確保できる。その一方で、配線用レジストマスク231が変形して得られる変形レジスト232の線幅Wを小さく抑制し、nSi膜205およびa−Si膜204のエッチング精度への悪影響を低減できる。
<第3実施形態>
図8は、電極用レジストと配線用レジストの線幅に差をつけることにより体積に差異を生じさせ、図5のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する別の実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の線幅Wが、配線用レジストマスク231の線幅W10よりも狭くなるように(W<W10)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積Vが、配線用レジストマスク231の単位長さLあたりの体積Vに対して0.2〜0.7倍、好ましくは0.2〜0.5倍になるように線幅WおよびW10が設定されている。体積Vが体積Vに対して0.2倍未満では、パターン制御が難しく、線幅が細すぎることにより解像することができない。一方、体積Vが体積Vに対して0.7倍超では、広がり量制御の効果がみられない。
このように、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)のレジスト体積を配線用レジストマスク231のレジスト体積よりも小さく設定し、かつリフロー処理で溶剤を作用させる時間を体積の小さなソース電極用レジストマスク210(ドレイン電極用レジストマスク211)には内部まで溶剤が浸透して十分に軟化するが、体積の大きな配線用レジストマスク231は内部まで十分に溶剤が浸透せず、広がりが開始しない時間に設定することによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅W11を凹部220の被覆に十分な幅で確保できる。具体的には、図5に示すように、広がり開始時間が、5.0μmの場合に50sec、10.0μmの場合に90secなので、50sec以上90sec未満の処理を繰り返せば10.0μm以上のパターンは広がらない。その一方で、配線用レジストマスク231の変形を極力抑えることにより、変形レジスト232の線幅W12を小さく抑制し、nSi膜205およびa−Si膜204のエッチング精度への悪影響を低減できる。
また、本実施形態では、リフロー処理の際に、体積の大きな配線用レジストマスク231は十分に軟化せず広がりが開始しない短い時間で繰り返し溶剤雰囲気を形成することによって、体積の小さなソース電極用レジストマスク210(ドレイン電極用レジストマスク211)を優勢的に軟化させて被覆したい領域に十分な広がり量で変形レジスト212を形成することができる。
<第4実施形態>
図9は、電極用レジストと配線用レジストの膜厚に差をつけることにより体積に差異を生じさせ、図5のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する別の実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の膜厚Tが、配線用レジストマスク231の膜厚Tよりも薄くなるように(T<T)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積Vが、配線用レジストマスク231の単位長さLあたりの体積Vに対して0.2〜0.7倍になるように膜厚TおよびTが設定されている。
このように、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)のレジスト体積を配線用レジストマスク231のレジスト体積よりも小さく設定し、かつリフロー処理で溶剤を作用させる時間を、体積の小さなソース電極用レジストマスク210(ドレイン電極用レジストマスク211)には内部まで溶剤が浸透して十分に軟化するが、体積の大きな配線用レジストマスク231では内部まで十分に溶剤が浸透せず、広がりが開始しない短い時間に設定することによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅W15を凹部220の被覆に十分な幅で確保することができる。具体的には、図8と同様に、50sec以上90sec未満の処理を繰り返せば10.0μm以上のパターンは広がらない。その一方で、配線用レジストマスク231の変形を極力抑えることにより、変形レジスト232の線幅W16を小さく抑制し、nSi膜205およびa−Si膜204のエッチング精度への悪影響を低減できる。
また、本実施形態では、リフロー処理の際に、体積の大きな配線用レジストマスク231は十分に軟化せず広がりが開始しない短い時間で繰り返し溶剤雰囲気を形成することによって、体積の小さなソース電極用レジストマスク210(ドレイン電極用レジストマスク211)を優勢的に軟化させて被覆したい領域に十分な広がり量で変形レジスト212を形成することができる。
以上のようなリフロー処理方法は、例えば図10〜図12に示すような形状のTFTのチャンネル部のリフロー処理に適用できる。図10(a)では、それぞれ配線からT字型に接続されたソース電極およびドレイン電極が平行に対向配置されたソース・ドレイン構造を有している。そして、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の線幅Wは、配線用レジストマスク231の線幅Wよりも幅広に形成され(W>W;図6参照)、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の単位長さLあたりの体積Vは、配線用レジストマスク231の単位長さLあたりの体積Vに対して1.5〜3倍になっている。
リフロー処理により、図10(b)に示すように、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211は変形してそれぞれ線幅Wを有する変形レジスト212となり、これらの間のチャンネル部の被覆を行うことができる。一方、配線用レジストマスク231が変形して得られる変形レジスト232の線幅Wは変形前の線幅Wに比べてほとんど変化せず、広がり量を小さく抑制することができる。
図11(a)では、配線から接続された平面視U字型の端部を有するドレイン電極の間に、直線状のソース電極が挿入されるように配置されたソース・ドレイン構造を有している。そして、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の膜厚Tは、配線用レジストマスク231の膜厚Tよりも厚く形成され(T>T;図7参照)、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の単位長さLあたりの体積Vは、配線用レジストマスク231の単位長さLあたりの体積Vに対して1.5〜3倍になっている。なお、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の線幅Wは、配線用レジストマスク231の線幅Wと同じに設定されている(W=W)。
リフロー処理により、図11(b)に示すように、体積の大きなソース電極用レジストマスク210およびドレイン電極用レジストマスク211は変形してそれぞれ線幅Wを有する変形レジスト212となり、これらの間のチャンネル部の被覆を行うことができる。一方、体積の小さな配線用レジストマスク231が変形して得られる変形レジスト232の線幅Wは変形前の線幅Wに比べてほとんど変化せず、広がり量を小さく抑制することができる。
図12(a)では、配線から接続された平面視ほぼW字型の端部を有するドレイン電極の間に、配線から接続された平面視U字型の端部を有するソース電極が入れ子状に挿入されるように配置されたソース・ドレイン構造を有している。そして、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の線幅Wは、配線用レジストマスク231の線幅W10よりも幅狭く形成され(W<W10;図8参照)、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の単位長さLあたりの体積Vは、配線用レジストマスク231の単位長さLあたりの体積Vに対して0.2〜0.7倍になっている。
リフロー処理において、溶剤を作用させる時間を、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)には溶剤が内部まで十分に浸透して軟化するが、配線用レジストマスク231には内部まで溶剤が浸透せず、十分に軟化しない時間に設定する。これによって、図12(b)に示すように、体積の小さなソース電極用レジストマスク210およびドレイン電極用レジストマスク211は変形してそれぞれ線幅W11を有する変形レジスト212となり、これらの間のチャンネル部の被覆を行うことができる。一方、体積の大きな配線用レジストマスク231の変形は抑えられるので、変形レジスト232の線幅W12は変形前の線幅W10に比べてほとんど変化せず、広がり量を小さく抑制することができる。
以上の説明では、図10のソース・ドレイン構造に第1実施形態(図6)のリフロー処理方法を適用した例を挙げたが、これに限らず、第2〜第4実施形態(図7〜図9)のリフロー処理方法を適用することもできる。同様に、図11のソース・ドレイン構造には、第2実施形態のリフロー処理方法(図7)に限らず、第1、第3または第4実施形態(図6、図8および図9)のリフロー処理方法を適用することもできる。さらに、図12のソース・ドレイン構造には、第3実施形態のリフロー処理方法(図8)に限らず、第1、第2または第4実施形態(図6、図7および図9)のリフロー処理方法を適用することもできる。特に、基板面内でレジストマスクの膜厚を変えて体積に差をつける第2および第4実施形態(図7および図9)のリフロー処理方法は、図10〜図12のすべてのソース・ドレイン構造に好ましく適用できる。また、基板面内でレジストマスクの線幅を変えて体積に差をつける第1実施形態(図6)のリフロー処理方法は、図10および図11のソース・ドレイン構造に好ましく適用できる。さらに、基板面内でレジストマスクの線幅を変えて体積に差をつける第3実施形態(図8)のリフロー処理方法は、図11および図12のソース・ドレイン構造に好ましく適用できる。
次に、図13〜図19を参照しながら、本発明のリフロー方法を液晶表示装置用TFT素子の製造工程に適用した実施形態について説明する。
図13は、本発明の一実施形態に係る液晶表示装置用TFT素子の製造方法の主要な工程を示すフローチャートであり、図14〜図16は代表的な工程後の基板Gの断面図である。
まず、図14(a)に示すように、ガラス等の透明基板からなる絶縁基板201上にゲート電極202および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜203、a−Si(アモルファスシリコン)膜204、オーミックコンタクト層としてのnSi膜205、Al合金やMo合金等の電極用金属膜206をこの順に積層して堆積する(ステップS1)。
次に、図14(b)に示すように、電極用金属膜206上にレジスト207を形成する(ステップS2)。そして、図14(c)に示すように露光マスク300を用い、レジスト207に対して露光処理を行なう(ステップS3)。この露光マスク300は、レジスト207を所定のパターンで露光できるように構成されている。このようにレジスト207を露光処理することにより、図14(d)に示すように、露光レジスト部208と、未露光レジスト部209とが形成される。
露光後は、現像処理を行なうことにより、図15(a)に図示するように、露光レジスト部208が除去され、未露光レジスト部209を電極用金属膜206上に残存させる(ステップS4)。未露光レジスト部209は、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211に分離されパターン形成されている。ここで、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211と、配線用レジストマスク231との間で線幅に差をつけておく(図6参照)。
そして、ソース電極用レジストマスク210、ドレイン電極用レジストマスク211および配線用レジストマスク231をエッチングマスクとして用い、電極用金属膜206をエッチングし、図15(b)に示すように、ソース電極206aとドレイン電極206bと配線230を形成するとともに、後にチャンネル領域となる部分に凹部220を形成する(ステップS5)。このエッチングによって、ソース電極206aとドレイン電極206bの間の凹部220内にnSi膜205の表面を露出させることができる。
なお、ステップS5の金属膜エッチングの後で、図2のアドヒージョンユニット(AD)30において、露出したnSi膜205の表面に表面改質処理を実施することもできる。シリル化剤などを用いる表面改質処理を行うことによって、nSi膜205の表面が表面改質されて、例えば純水による接触角が50度以上となり、レジストが流動し難い状態を形成することができるので、配線用レジストマスク231の広がりをさらに効果的に抑制できる。
次に、ステップS6のリフロー処理においては、後にチャンネル領域となる目的の凹部220にシンナー等の有機溶媒によって軟化させたレジストを流入させる。このリフロー処理は、図3のリフロー処理ユニット(REFLW)60により行なわれる。図15(c)は、リフロー処理後、変形レジスト212によって凹部220内が被覆された状態を示している。リフロー処理に際して、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211と、配線用レジストマスク231との間で線幅に差があるため、後にチャンネル領域となる凹部220内へのレジストの広がりが配線230周囲におけるレジストの広がりに比べて大きくなり、凹部220内を確実に被覆することができる(図6参照)。また、配線230の周囲におけるレジストのはみ出しが抑制されており、高いエッチング精度を確保することが可能であり、TFT素子の高集積化、微細化への対応が可能になる。
次に、図16(a)に示すように、変形レジスト212,232をエッチングマスクとして使用し、nSi膜205およびa−Si膜204をエッチング処理する(ステップS7)。その後、例えばレジスト剥離液を用いるウエット処理などの手法により、変形レジスト212,232を除去し(ステップS8)、図16(b)に示すように、ソース電極206aおよびドレイン電極206bと配線230を露出させる。
次に、ソース電極206aおよびドレイン電極206bをエッチングマスクとして使用し、凹部220内に露出したnSi膜205をエッチング処理する(ステップS9)。これにより、図16(c)に示すように、チャンネル領域221が形成される。
以降の工程は図示を省略するが、例えば、チャンネル領域221とソース電極206aおよびドレイン電極206bを覆うように有機膜を成膜した後(ステップS10)、フォトリソグラフィー技術によりソース電極206a(ドレイン電極206b)に接続するコンタクトホールをエッチングによって形成し(ステップS11)、次いでインジウム・錫酸化物(ITO)等により透明電極を形成する(ステップS12)ことにより、液晶表示装置用のTFT素子が製造される。
上記実施形態では、ステップS6のリフロー工程を行なうことにより、ステップS5の電極用金属膜206をエッチングする工程と、ステップS7のnSi膜205およびa−Si膜204をエッチングする工程を、一回のフォトリソグラフィーにより形成されたレジスト、つまり、ソース電極用レジストマスク210、ドレイン電極用レジストマスク211および変形レジスト212により行なうことができるので、フォトリソグラフィー工程数の削減と省レジスト化を図ることが可能になる。
次に、図17は、本発明の別の実施形態に係る液晶表示装置用TFT素子の製造方法の主要な工程を示すフローチャートであり、図18および図19は代表的な工程後の基板Gの断面図である。なお、図17のステップS21、S22およびステップS27〜S32の各工程は、図13のステップS1、S2およびステップS7〜S12と同じであるため、説明を省略する。
図18(a)に示すように、電極用金属膜206上にレジスト207が形成された状態でハーフトーン露光マスク301を用い、レジスト207に対してハーフ露光処理を行なう(ステップS23)。ハーフトーン露光マスク301は、レジスト207に対して、2段階の露光量で露光できるように構成されている。このようにレジスト207をハーフ露光処理することにより、図18(b)に示すように、露光レジスト部208と、未露光レジスト部209とが形成される。未露光レジスト部209は、ハーフトーン露光マスク301の透過率に対応して、露光レジスト部208との境界が階段状に形成される。
露光後は、現像処理を行なうことにより、図18(c)に図示するように、露光レジスト部208が除去され、未露光レジスト部209を電極用金属膜206上に残存させる(ステップS24)。未露光レジスト部209は、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211に分離されパターン形成されている。ソース電極用レジストマスク210およびドレイン電極用レジストマスク211は、ハーフ露光処理によって膜厚が厚く形成され、配線用レジストマスク231は膜厚が薄く形成されている。このように、本実施形態では、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211と、配線用レジストマスク231との間で膜厚に差をつけておく(図7参照)。
そして、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211をエッチングマスクとして用い、電極用金属膜206をエッチングし、図19(a)に示すように、ソース電極206aとドレイン電極206bおよび配線230を形成するとともに、後にチャンネル領域となる部分に凹部220を形成する(ステップS25)。このエッチングによって、ソース電極206aとドレイン電極206bの間の凹部220内にnSi膜205の表面を露出させることができる。
なお、ステップS25の金属膜エッチングの後で、図2のアドヒージョンユニット(AD)30において、露出したnSi膜205の表面に表面改質処理を実施することもできる。シリル化剤などを用いる表面改質処理を行うことによって、nSi膜205の表面が表面改質されて、例えば純水による接触角が50度以上となり、レジストが流動し難い状態を形成することができるので、配線用レジストマスク231の広がりをさらに効果的に抑制できる。
次に、ステップS26のリフロー処理においては、後にチャンネル領域となる目的の凹部220にシンナー等の有機溶媒によって軟化させたレジストを流入させる。このリフロー処理は、図3のリフロー処理ユニット(REFLW)60により行なわれる。図19(b)は、リフロー処理後、変形レジスト212によって凹部220内が被覆された状態を示している。リフロー処理に際して、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211と、配線用レジストマスク231との間で膜厚に差があるため、後にチャンネル領域となる凹部220内へのレジストの広がりが配線230周囲におけるレジストの広がりに比べて大きくなり、凹部220内を確実に被覆することができる(図7参照)。また、配線230の周囲におけるレジストのはみ出しが抑制されており、次工程で高いエッチング精度を確保することが可能であり、TFT素子の高集積化、微細化への対応が可能になる。
図13〜図19に示す実施形態では、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の線幅または膜厚を大きくし、配線用レジストマスク231の線幅または膜厚を小さくすることによって両者の体積に差をつけ、リフロー処理における広がり量を制御したが、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211の線幅または膜厚を小さくし、配線用レジストマスク231の線幅または膜厚を大きくすることによって、リフロー処理における広がり量を制御してもよい(図8および図9参照)。
この場合、リフロー処理においては、リフロー処理ユニット(REFLW)60のチャンバ61内における溶剤(シンナー)への暴露を配線用レジストマスク231が変形する前に停止する。あるいは、図20に示すような手順で、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211が変形し、かつ配線用レジストマスク231が変形しない程度の暴露時間で短時間のリフロー処理を繰り返すこともできる。その場合にも、具体的には、図8と同様に、50sec以上90sec未満の処理を繰り返せば10.0μm以上のパターンは広がらない。すなわち、リフロー処理ユニット(REFLW)60において、まず、既にパターン形成されたレジストを有する基板Gを支持テーブル62に載置し、上部チャンバ61bと下部チャンバ61aを当接させ、チャンバ61を閉じる(ステップS41)。
次に、チャンバ61内の排気を開始する(ステップS42)。そして、配管69の開閉バルブ71およびNガス供給配管74の開閉バルブ73を開放し、マスフローコントローラ72によってNガスの流量を調節してシンナーの気化量を制御しつつ、バブラータンク70から、気化されたシンナーを配管69、ガス導入部67を介してシャワーヘッド66の空間68に導入し、ガス吐出孔66bから吐出させる。これにより、チャンバ61内を所定濃度のシンナー雰囲気とする(ステップS43)。基板G上においてパターン形成されたレジストは、シンナー雰囲気に曝されて軟化し、その流動性が高まり、変形して基板G表面のソース電極206aとドレイン電極206bとの間のチャンネル部が変形レジスト212で被覆される。
このステップS43の工程は、体積の小さなソース電極用レジストマスク210およびドレイン電極用レジストマスク211が変形し、体積の大きな配線用レジストマスク231が変形しない時間で行われる。当該時間経過後、シンナーの供給を停止する(ステップS44)。そして、排気を継続しながらパージガス供給配管76上の開閉バルブ77を開放し、パージガス導入部75を介してチャンバ61内にパージガスとしてのNガスを導入し、チャンバ内雰囲気を置換する(ステップ45)。所定時間経過後、パージガスの供給を停止する(ステップS46)。
以上のステップS43〜ステップS46までの処理を、ソース電極用レジストマスク210およびドレイン電極用レジストマスク211が十分に変形するまで繰り返した後、チャンバ61の排気を停止し(ステップS47)、その後、上部チャンバ61bを下部チャンバ61aから開放し、前記と逆の手順でリフロー処理後の基板Gを搬送アーム21aによってリフロー処理ユニット(REFLW)60から搬出する(ステップS48)。
このように、ステップS43〜ステップS46までの処理を繰り返すことにより、被覆を望まない配線230周囲における変形レジスト232の広がりを抑制しながら、目的とするチャンネル部の被覆を確実に行うことができる。
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものでない。
例えば、上記説明においては、LCD用ガラス基板を用いるTFT素子の製造を例に取り挙げたが、他のフラットパネルディスプレイ(FPD)基板や、半導体基板等の基板に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる。
本発明は、例えばTFT素子などの半導体装置の製造において好適に利用可能である。
リフロー処理システムの概要を説明する図面である。 アドヒージョンユニット(AD)の概略構成を示す断面図である。 リフロー処理ユニット(REFLW)の概略構成を示す断面図である。 リフロー処理におけるレジストの体積と広がり量との関係を示すグラフである。 リフロー処理におけるレジストの体積と広がり開始時間との関係を示すグラフである。 本発明の第1実施形態に係るリフロー処理方法の概要を説明する図面である。 本発明の第2実施形態に係るリフロー処理方法の概要を説明する図面である。 本発明の第3実施形態に係るリフロー処理方法の概要を説明する図面である。 本発明の第4実施形態に係るリフロー処理方法の概要を説明する図面である。 本発明のリフロー処理方法を適用可能なTFTのチャンネル部の形状を示す図面である。 本発明のリフロー処理方法を適用可能な別の実施形態に係るTFTのチャンネル部の形状を示す図面である。 本発明のリフロー処理方法を適用可能なさらに別の実施形態に係るTFTのチャンネル部の形状を示す図面である。 本発明の一実施形態に係る液晶表示装置用TFT素子の製造方法の主要な工程を示すフロー図である。 TFT素子の製造工程において、絶縁基板上への積層膜形成から露光処理後までの状態を示す基板の縦断面図である。 TFT素子の製造工程において、現像処理後からリフロー処理後までの状態を示す基板の縦断面図である。 TFT素子の製造工程において、リフロー処理後からチャンネル形成後までの状態を示す基板の縦断面図である。 本発明の別の実施形態に係る液晶表示装置用TFT素子の製造方法の主要な工程を示すフロー図である。 TFT素子の製造工程において、ハーフ露光処理から現像処理後までの状態を示す基板の縦断面図である。 TFT素子の製造工程において、金属膜エッチング後からリフロー処理後までの状態を示す基板の縦断面図である。 本発明の一実施形態に係るリフロー処理方法の工程手順を示すフロー図である。
符号の説明
1:カセットステーション
2:処理ステーション
3:制御部
20:中央搬送路
21:搬送装置
30:アドヒージョンユニット(AD)
60:リフロー処理ユニット(REFLW)
80a,80b,80c:加熱・冷却処理ユニット(HP/COL)
100:リフロー処理システム
201:絶縁基板
202:ゲート電極
203:ゲート絶縁膜
204:a−Si膜
205:nSi膜
206a:ソース電極
206b:ドレイン電極
210:ソース電極用レジストマスク
211:ドレイン電極用レジストマスク
230:配線
231:配線用レジストマスク
232:変形レジスト
G:基板

Claims (14)

  1. パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
    前記電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、リフロー処理方法。
  2. 前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より幅広に形成する、請求項1に記載のリフロー処理方法。
  3. 前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より厚く形成する、請求項1に記載のリフロー処理方法。
  4. パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
    前記電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、リフロー処理方法。
  5. 前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より狭く形成する、請求項4に記載のリフロー処理方法。
  6. 前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より薄く形成する、請求項4に記載のリフロー処理方法。
  7. 前記配線用レジストマスクが流動化しない時間でリフロー処理を行うことを特徴とする、請求項5または請求項6に記載のリフロー処理方法。
  8. 前記配線用レジストマスクが流動化しない時間でリフロー処理を繰り返し行い、前記電極用レジストマスクを優勢的に変形させることを特徴とする、請求項7に記載のリフロー処理方法。
  9. ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
    基板上に形成された金属膜の上にレジスト膜を形成する工程と、
    前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
    を含み、
    前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、TFTの製造方法。
  10. ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
    基板上に形成された金属膜の上にレジスト膜を形成する工程と、
    前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
    を含み、
    前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法。
  11. 基板上にゲート電極を形成する工程と、
    前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
    前記金属膜上にレジスト膜を形成する工程と、
    前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
    露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
    前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
    前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
    前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
    を含み、
    前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して1.5〜3倍とすることを特徴とする、TFTの製造方法。
  12. 基板上にゲート電極を形成する工程と、
    前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
    前記金属膜上にレジスト膜を形成する工程と、
    前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
    露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
    前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
    前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
    前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
    前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
    を含み、
    前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積Vを、前記配線用レジストマスクの単位長さLあたりの体積Vに対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法。
  13. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、リフロー処理装置の処理室内で請求項1から請求項8のいずれか1項に記載されたリフロー処理方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体。
  14. 基板を載置する支持台を備えた処理室と、
    前記処理室内に有機溶媒を供給するためのガス供給手段と、
    前記処理室内で請求項1から請求項8のいずれか1項に記載されたリフロー処理方法が行なわれるように制御する制御部と、
    を備えた、リフロー処理装置。
JP2007010865A 2007-01-19 2007-01-19 リフロー処理方法およびtftの製造方法 Expired - Fee Related JP4563409B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007010865A JP4563409B2 (ja) 2007-01-19 2007-01-19 リフロー処理方法およびtftの製造方法
CN200810003524A CN100576446C (zh) 2007-01-19 2008-01-18 回流处理方法以及tft的制造方法
TW097102010A TW200837833A (en) 2007-01-19 2008-01-18 Reflow processing method and production method of TFT
KR1020080005754A KR20080068590A (ko) 2007-01-19 2008-01-18 리플로우 처리 방법 및 tft의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010865A JP4563409B2 (ja) 2007-01-19 2007-01-19 リフロー処理方法およびtftの製造方法

Publications (2)

Publication Number Publication Date
JP2008177443A true JP2008177443A (ja) 2008-07-31
JP4563409B2 JP4563409B2 (ja) 2010-10-13

Family

ID=39704229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010865A Expired - Fee Related JP4563409B2 (ja) 2007-01-19 2007-01-19 リフロー処理方法およびtftの製造方法

Country Status (4)

Country Link
JP (1) JP4563409B2 (ja)
KR (1) KR20080068590A (ja)
CN (1) CN100576446C (ja)
TW (1) TW200837833A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037218A (ja) * 2007-07-10 2009-02-19 Nec Lcd Technologies Ltd ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
CN102455593A (zh) * 2010-10-25 2012-05-16 京东方科技集团股份有限公司 光刻胶图案的形成方法和阵列基板的制造方法
US10522779B2 (en) 2016-08-12 2019-12-31 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014120118A1 (en) 2013-01-29 2014-08-07 Hewlett-Packard Development Company, L.P. Interconnects through dielectric vias
JP6211416B2 (ja) * 2013-12-27 2017-10-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
US20160260731A1 (en) * 2015-03-03 2016-09-08 Kabushiki Kaisha Toshiba Semiconductor device, manufacturing method for a semiconductor device, and nontransitory computer readable medium storing a pattern generating program
US10475947B2 (en) 2015-09-16 2019-11-12 Sharp Kabushiki Kaisha Photovoltaic device and method of manufacturing same
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776776A (ja) * 1993-07-14 1995-03-20 Alps Electric Co Ltd 電子素子およびその製造方法
JP2000131719A (ja) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002334830A (ja) * 2000-06-12 2002-11-22 Nec Kagoshima Ltd パターン形成方法及びそれを用いた表示装置の製造方法
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776776A (ja) * 1993-07-14 1995-03-20 Alps Electric Co Ltd 電子素子およびその製造方法
JP2000131719A (ja) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002334830A (ja) * 2000-06-12 2002-11-22 Nec Kagoshima Ltd パターン形成方法及びそれを用いた表示装置の製造方法
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037218A (ja) * 2007-07-10 2009-02-19 Nec Lcd Technologies Ltd ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
CN102455593A (zh) * 2010-10-25 2012-05-16 京东方科技集团股份有限公司 光刻胶图案的形成方法和阵列基板的制造方法
CN102455593B (zh) * 2010-10-25 2013-10-09 京东方科技集团股份有限公司 光刻胶图案的形成方法和阵列基板的制造方法
US10522779B2 (en) 2016-08-12 2019-12-31 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US10930875B2 (en) 2016-08-12 2021-02-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
CN101231947A (zh) 2008-07-30
TW200837833A (en) 2008-09-16
JP4563409B2 (ja) 2010-10-13
CN100576446C (zh) 2009-12-30
KR20080068590A (ko) 2008-07-23

Similar Documents

Publication Publication Date Title
JP4563409B2 (ja) リフロー処理方法およびtftの製造方法
KR101059174B1 (ko) 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템
US20070232080A1 (en) Reflow method, pattern generating method, and fabrication method for TFT for LCD
US20110065277A1 (en) Reflow method, pattern generating method, and fabrication method for tft for lcd
JP2008117964A (ja) リフロー方法、パターン形成方法およびtftの製造方法
JP2021122058A (ja) 基板処理方法
JP6231450B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4451412B2 (ja) リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP4814976B2 (ja) レジスト塗布処理方法及びレジストパターンの形成方法。
JP6268113B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2008172104A (ja) リフロー処理装置およびリフロー処理方法
JP2007299779A (ja) マスクパターンの形成方法およびtftの製造方法
JP2006080277A (ja) 基板の処理方法
JP2008117965A (ja) リフロー方法、パターン形成方法およびtftの製造方法
JP4334487B2 (ja) 基板熱処理装置及び基板熱処理装方法
JP5059082B2 (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
JP2010056569A (ja) リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
JP4342571B2 (ja) リフロー方法およびパターン形成方法
KR20110047117A (ko) 기판의 처리 방법 및 컴퓨터 판독가능한 기억 매체
JP2006222176A5 (ja)
JP2002064053A (ja) レジスト塗布後基板の熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees