JP2008177443A - リフロー処理方法およびtftの製造方法 - Google Patents
リフロー処理方法およびtftの製造方法 Download PDFInfo
- Publication number
- JP2008177443A JP2008177443A JP2007010865A JP2007010865A JP2008177443A JP 2008177443 A JP2008177443 A JP 2008177443A JP 2007010865 A JP2007010865 A JP 2007010865A JP 2007010865 A JP2007010865 A JP 2007010865A JP 2008177443 A JP2008177443 A JP 2008177443A
- Authority
- JP
- Japan
- Prior art keywords
- resist mask
- resist
- wiring
- mask
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 130
- 230000008569 process Effects 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000012545 processing Methods 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 104
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 48
- 238000003672 processing method Methods 0.000 claims description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 239000002904 solvent Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 13
- 239000003960 organic solvent Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 129
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 30
- 238000012546 transfer Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 238000001816 cooling Methods 0.000 description 13
- 238000010926 purge Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008016 vaporization Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】 ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さあたりの体積V1が、配線用レジストマスク231の単位長さあたりの体積V2に対して1.5〜3倍になるように線幅W1およびW2を設定することによって、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)が変形して得られる変形レジスト212の線幅W3を凹部220の被覆に十分な幅で確保するとともに、配線用レジストマスク231が変形して得られる変形レジスト232の線幅W4を小さく抑制する。
【選択図】図6
Description
前記電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、リフロー処理方法を提供する。
前記電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、リフロー処理方法を提供する。
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、TFTの製造方法を提供する。
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法を提供する。
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、TFTの製造方法を提供する。
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法を提供する。
前記制御プログラムは、実行時に、リフロー処理装置の処理室内で上記第1の観点または第2の観点のリフロー処理方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
前記処理室内に有機溶媒を供給するためのガス供給手段と、
前記処理室内で上記第1の観点または第2の観点のリフロー処理方法が行なわれるように制御する制御部と、
を備えた、リフロー処理装置を提供する。
図1は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を示す概略平面図である。ここでは、液晶表示装置(LCD)用ガラス基板(以下、単に「基板」と記す)Gの表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、下層膜をエッチングする際のエッチングマスクとして再使用するためのリフロー処理を行なうリフロー処理ユニットと、このリフロー処理に先だって必要に応じて表面改質処理を行なうアドヒージョンユニットを備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理システム100は、図示しない基板搬送ラインを介して、外部のレジスト塗布・現像処理システムや露光装置、エッチング装置、アッシング装置などとの間で基板Gの受け渡しを行なえるように構成されている。
アドヒージョンユニット(AD)30は、図示しない直方体形状のフレームを有しており、このフレームの内側に固定式のチャンバ本体31と昇降可能な蓋体33とを有している。チャンバ本体31は、基板Gよりもサイズが一回り大きく、上面が開口した扁平な直方体の下部容器として構成されている。
HMDSガス導入ポート48は、蓋体33の一側面に任意の間隔で形成された複数の貫通孔50と、各貫通孔50にその外側から装着されたガス供給管51の終端アダプタ53と、各貫通孔50より内側に設けられ、一定間隔で多数のガス吐出口55が形成されたバッファ室54とを有している。
図4は、リフロー処理の対象となる、ライン&スペースなどの形状にパターン形成されたレジストマスクの単位長さL(Lは任意の長さであり、例えばL=10μmとすることができる。本発明において同様の意味で用いる)あたりのレジスト体積と、リフロー処理によるレジストの広がり量(ΔCD)との関係を示す基礎実験データである。この図4から、レジストマスクの単位長さLあたりのレジスト体積が大きくなるほどΔCDが大きくなっていることがわかる。従って、レジストマスクをパターン形成する際に、リフロー処理によりレジストで被覆したい領域ではレジスト体積を大きくしておき、逆にリフロー処理においてレジストで被覆したくない領域では、レジスト体積を小さくしておくことで、基板Gの面内における変形レジストの広がり量を制御できることが理解される。
レジストマスクの線幅を変えるには、フォトリソグラフィー技術によりレジストマスクをパターン形成する際に、リフロー処理により被覆を行いたい領域と、被覆を望まない領域で線幅に差を持たせればよい。
また、レジストの膜厚を変えるには、フォトリソグラフィー技術によりレジストマスクをパターン形成する際に、例えばハーフトーン露光マスクを利用してハーフトーン露光処理し、それを現像することにより、リフロー処理により被覆を行いたい領域と、被覆を望まない領域でレジストマスクに膜厚差を持たせればよい。
<第1実施形態>
図6は、電極用レジストと配線用レジストの線幅に差をつけることにより体積に差異を生じさせ、図4のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する実施形態である。ガラス等の透明基板からなる絶縁基板201上には、ゲート電極202および図示しないゲート線が形成され、さらにシリコン窒化膜などのゲート絶縁膜203、a−Si(アモルファスシリコン)膜204、オーミックコンタクト層としてのn+Si膜205、ソース電極206aおよびドレイン電極206b並びにソース電極用レジストマスク210およびドレイン電極用レジストマスク211がこの順に積層されている。また、絶縁基板201上の少し離れた位置には、n+Si膜205上に配線230が形成され、その上層には配線用レジストマスク231が積層されている。ソース電極206a、ドレイン電極206bおよび配線230は、ソース電極用レジストマスク210、ドレイン電極用レジストマスク211および配線用レジストマスク231をマスクとしてそれぞれエッチングされており、下地膜であるn+Si膜205の表面が露出している。
すなわち、リフロー処理によって変形レジスト232が配線230の面積を超えて周囲にはみ出してしまうと、次工程でn+Si膜205およびa−Si膜204をエッチングする際にマスクとなる変形レジスト232の被覆面積が広がる。その状態でn+Si膜205およびa−Si膜204をエッチングすると、エッチング後のn+Si膜205およびa−Si膜204の側面と、配線230の側面とが面一にならず、段差が生じてしまう。このような状態でTFTを製造した場合、開口率の低下、光ノイズの発生などの問題が生じるほか、微細化や高集積化が困難になることが懸念される。
図7は、電極用レジストと配線用レジストの膜厚に差をつけることにより体積に差異を生じさせ、図4のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の膜厚T1が、配線用レジストマスク231の膜厚T2よりも厚くなるように(T1>T2)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積V1が、配線用レジストマスク231の単位長さLあたりの体積V2に対して1.5〜3倍、好ましくは2〜3倍になるように膜厚T1およびT2が設定されている。なお、本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の線幅W5と、配線用レジストマスク231の線幅W6を等しく(W5=W6)設定しているが、体積V1=1.5V2〜3V2となる範囲で線幅W5と線幅W6を任意に設定できる。
図8は、電極用レジストと配線用レジストの線幅に差をつけることにより体積に差異を生じさせ、図5のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する別の実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の線幅W9が、配線用レジストマスク231の線幅W10よりも狭くなるように(W9<W10)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積V1が、配線用レジストマスク231の単位長さLあたりの体積V2に対して0.2〜0.7倍、好ましくは0.2〜0.5倍になるように線幅W9およびW10が設定されている。体積V1が体積V2に対して0.2倍未満では、パターン制御が難しく、線幅が細すぎることにより解像することができない。一方、体積V1が体積V2に対して0.7倍超では、広がり量制御の効果がみられない。
図9は、電極用レジストと配線用レジストの膜厚に差をつけることにより体積に差異を生じさせ、図5のデータに示される知見に基づき、リフロー後のレジストの広がり量を制御する別の実施形態である。なお、図6と同様の構成については同一の符号を付して説明を省略する。
本実施形態では、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の膜厚T3が、配線用レジストマスク231の膜厚T4よりも薄くなるように(T3<T4)パターン形成している。つまり、ソース電極用レジストマスク210(ドレイン電極用レジストマスク211)の単位長さLあたりの体積V1が、配線用レジストマスク231の単位長さLあたりの体積V2に対して0.2〜0.7倍になるように膜厚T3およびT4が設定されている。
図13は、本発明の一実施形態に係る液晶表示装置用TFT素子の製造方法の主要な工程を示すフローチャートであり、図14〜図16は代表的な工程後の基板Gの断面図である。
まず、図14(a)に示すように、ガラス等の透明基板からなる絶縁基板201上にゲート電極202および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜203、a−Si(アモルファスシリコン)膜204、オーミックコンタクト層としてのn+Si膜205、Al合金やMo合金等の電極用金属膜206をこの順に積層して堆積する(ステップS1)。
図18(a)に示すように、電極用金属膜206上にレジスト207が形成された状態でハーフトーン露光マスク301を用い、レジスト207に対してハーフ露光処理を行なう(ステップS23)。ハーフトーン露光マスク301は、レジスト207に対して、2段階の露光量で露光できるように構成されている。このようにレジスト207をハーフ露光処理することにより、図18(b)に示すように、露光レジスト部208と、未露光レジスト部209とが形成される。未露光レジスト部209は、ハーフトーン露光マスク301の透過率に対応して、露光レジスト部208との境界が階段状に形成される。
例えば、上記説明においては、LCD用ガラス基板を用いるTFT素子の製造を例に取り挙げたが、他のフラットパネルディスプレイ(FPD)基板や、半導体基板等の基板に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる。
2:処理ステーション
3:制御部
20:中央搬送路
21:搬送装置
30:アドヒージョンユニット(AD)
60:リフロー処理ユニット(REFLW)
80a,80b,80c:加熱・冷却処理ユニット(HP/COL)
100:リフロー処理システム
201:絶縁基板
202:ゲート電極
203:ゲート絶縁膜
204:a−Si膜
205:n+Si膜
206a:ソース電極
206b:ドレイン電極
210:ソース電極用レジストマスク
211:ドレイン電極用レジストマスク
230:配線
231:配線用レジストマスク
232:変形レジスト
G:基板
Claims (14)
- パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
前記電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、リフロー処理方法。 - 前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より幅広に形成する、請求項1に記載のリフロー処理方法。
- 前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より厚く形成する、請求項1に記載のリフロー処理方法。
- パターン形成された電極用金属膜および該電極用金属膜に接続する配線用金属膜と、前記電極用金属膜および前記配線用金属膜の上にそれぞれ設けられた電極用レジストマスクおよび配線用レジストマスクと、を有する基板に対し、リフロー処理装置の処理室内で溶剤を作用させ、レジストを軟化させて変形させることにより、前記電極用金属膜に隣接する領域を変形レジストで被覆するリフロー処理方法であって、
前記電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、リフロー処理方法。 - 前記電極用レジストマスクの線幅を前記配線用レジストマスクの線幅より狭く形成する、請求項4に記載のリフロー処理方法。
- 前記電極用レジストマスクの膜厚を前記配線用レジストマスクの膜厚より薄く形成する、請求項4に記載のリフロー処理方法。
- 前記配線用レジストマスクが流動化しない時間でリフロー処理を行うことを特徴とする、請求項5または請求項6に記載のリフロー処理方法。
- 前記配線用レジストマスクが流動化しない時間でリフロー処理を繰り返し行い、前記電極用レジストマスクを優勢的に変形させることを特徴とする、請求項7に記載のリフロー処理方法。
- ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、TFTの製造方法。 - ソース電極とドレイン電極の間のチャンネル部と、前記ソース電極および前記ドレイン電極にそれぞれ接続する配線とを有するTFTの製造方法であって、
基板上に形成された金属膜の上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー技術によりパターン形成して、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成する工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、前記ソース電極と前記ドレイン電極と前記配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに溶剤を作用させ、レジストを軟化させて変形させることにより、前記ソース電極と前記ドレイン電極との間を変形レジストで被覆するリフロー工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法。 - 基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して1.5〜3倍とすることを特徴とする、TFTの製造方法。 - 基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にa−Si膜、オーミックコンタクト用Si膜および金属膜を堆積させる工程と、
前記金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスク、ドレイン電極用レジストマスクおよび配線用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクをマスクとして前記金属膜をエッチングし、ソース電極とドレイン電極とこれらにそれぞれ接続する配線とを形成する金属膜エッチング工程と、
前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスクおよび前記配線用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル用凹部内の前記オーミックコンタクト用Si膜を変形レジストにより覆うリフロー工程と、
前記変形レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Si膜および前記a−Si膜をエッチングする工程と、
前記変形レジストを除去して、前記チャンネル用凹部内に前記オーミックコンタクト用Si膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル用凹部に露出した前記オーミックコンタクト用Si膜をエッチングする工程と、
を含み、
前記リフロー工程において、前記ソース電極用レジストマスクおよび/または前記ドレイン電極用レジストマスクの単位長さLあたりの体積V1を、前記配線用レジストマスクの単位長さLあたりの体積V2に対して0.2〜0.7倍とすることを特徴とする、TFTの製造方法。 - コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、リフロー処理装置の処理室内で請求項1から請求項8のいずれか1項に記載されたリフロー処理方法が行なわれるようにリフロー処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体。 - 基板を載置する支持台を備えた処理室と、
前記処理室内に有機溶媒を供給するためのガス供給手段と、
前記処理室内で請求項1から請求項8のいずれか1項に記載されたリフロー処理方法が行なわれるように制御する制御部と、
を備えた、リフロー処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010865A JP4563409B2 (ja) | 2007-01-19 | 2007-01-19 | リフロー処理方法およびtftの製造方法 |
CN200810003524A CN100576446C (zh) | 2007-01-19 | 2008-01-18 | 回流处理方法以及tft的制造方法 |
TW097102010A TW200837833A (en) | 2007-01-19 | 2008-01-18 | Reflow processing method and production method of TFT |
KR1020080005754A KR20080068590A (ko) | 2007-01-19 | 2008-01-18 | 리플로우 처리 방법 및 tft의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010865A JP4563409B2 (ja) | 2007-01-19 | 2007-01-19 | リフロー処理方法およびtftの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177443A true JP2008177443A (ja) | 2008-07-31 |
JP4563409B2 JP4563409B2 (ja) | 2010-10-13 |
Family
ID=39704229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007010865A Expired - Fee Related JP4563409B2 (ja) | 2007-01-19 | 2007-01-19 | リフロー処理方法およびtftの製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4563409B2 (ja) |
KR (1) | KR20080068590A (ja) |
CN (1) | CN100576446C (ja) |
TW (1) | TW200837833A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037218A (ja) * | 2007-07-10 | 2009-02-19 | Nec Lcd Technologies Ltd | ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置 |
WO2011021425A1 (ja) * | 2009-08-20 | 2011-02-24 | シャープ株式会社 | アレイ基板、その製造方法及び表示装置 |
CN102455593A (zh) * | 2010-10-25 | 2012-05-16 | 京东方科技集团股份有限公司 | 光刻胶图案的形成方法和阵列基板的制造方法 |
US10522779B2 (en) | 2016-08-12 | 2019-12-31 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014120118A1 (en) | 2013-01-29 | 2014-08-07 | Hewlett-Packard Development Company, L.P. | Interconnects through dielectric vias |
JP6211416B2 (ja) * | 2013-12-27 | 2017-10-11 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタの製造方法 |
US20160260731A1 (en) * | 2015-03-03 | 2016-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device, manufacturing method for a semiconductor device, and nontransitory computer readable medium storing a pattern generating program |
US10475947B2 (en) | 2015-09-16 | 2019-11-12 | Sharp Kabushiki Kaisha | Photovoltaic device and method of manufacturing same |
CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776776A (ja) * | 1993-07-14 | 1995-03-20 | Alps Electric Co Ltd | 電子素子およびその製造方法 |
JP2000131719A (ja) * | 1998-10-21 | 2000-05-12 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2002334830A (ja) * | 2000-06-12 | 2002-11-22 | Nec Kagoshima Ltd | パターン形成方法及びそれを用いた表示装置の製造方法 |
JP2005535147A (ja) * | 2002-08-30 | 2005-11-17 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
-
2007
- 2007-01-19 JP JP2007010865A patent/JP4563409B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-18 KR KR1020080005754A patent/KR20080068590A/ko not_active Application Discontinuation
- 2008-01-18 TW TW097102010A patent/TW200837833A/zh unknown
- 2008-01-18 CN CN200810003524A patent/CN100576446C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776776A (ja) * | 1993-07-14 | 1995-03-20 | Alps Electric Co Ltd | 電子素子およびその製造方法 |
JP2000131719A (ja) * | 1998-10-21 | 2000-05-12 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2002334830A (ja) * | 2000-06-12 | 2002-11-22 | Nec Kagoshima Ltd | パターン形成方法及びそれを用いた表示装置の製造方法 |
JP2005535147A (ja) * | 2002-08-30 | 2005-11-17 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037218A (ja) * | 2007-07-10 | 2009-02-19 | Nec Lcd Technologies Ltd | ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置 |
WO2011021425A1 (ja) * | 2009-08-20 | 2011-02-24 | シャープ株式会社 | アレイ基板、その製造方法及び表示装置 |
US8441012B2 (en) | 2009-08-20 | 2013-05-14 | Sharp Kabushiki Kaisha | Array substrate, method for manufacturing array substrate, and display device |
CN102455593A (zh) * | 2010-10-25 | 2012-05-16 | 京东方科技集团股份有限公司 | 光刻胶图案的形成方法和阵列基板的制造方法 |
CN102455593B (zh) * | 2010-10-25 | 2013-10-09 | 京东方科技集团股份有限公司 | 光刻胶图案的形成方法和阵列基板的制造方法 |
US10522779B2 (en) | 2016-08-12 | 2019-12-31 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
US10930875B2 (en) | 2016-08-12 | 2021-02-23 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN101231947A (zh) | 2008-07-30 |
TW200837833A (en) | 2008-09-16 |
JP4563409B2 (ja) | 2010-10-13 |
CN100576446C (zh) | 2009-12-30 |
KR20080068590A (ko) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4563409B2 (ja) | リフロー処理方法およびtftの製造方法 | |
KR101059174B1 (ko) | 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템 | |
US20070232080A1 (en) | Reflow method, pattern generating method, and fabrication method for TFT for LCD | |
US20110065277A1 (en) | Reflow method, pattern generating method, and fabrication method for tft for lcd | |
JP2008117964A (ja) | リフロー方法、パターン形成方法およびtftの製造方法 | |
JP2021122058A (ja) | 基板処理方法 | |
JP6231450B2 (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
JP4451412B2 (ja) | リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法 | |
JP4814976B2 (ja) | レジスト塗布処理方法及びレジストパターンの形成方法。 | |
JP6268113B2 (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
JP2008172104A (ja) | リフロー処理装置およびリフロー処理方法 | |
JP2007299779A (ja) | マスクパターンの形成方法およびtftの製造方法 | |
JP2006080277A (ja) | 基板の処理方法 | |
JP2008117965A (ja) | リフロー方法、パターン形成方法およびtftの製造方法 | |
JP4334487B2 (ja) | 基板熱処理装置及び基板熱処理装方法 | |
JP5059082B2 (ja) | 基板の処理方法、プログラム及びコンピュータ記憶媒体 | |
JP2010056569A (ja) | リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法 | |
JP2009016653A (ja) | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 | |
JP4342571B2 (ja) | リフロー方法およびパターン形成方法 | |
KR20110047117A (ko) | 기판의 처리 방법 및 컴퓨터 판독가능한 기억 매체 | |
JP2006222176A5 (ja) | ||
JP2002064053A (ja) | レジスト塗布後基板の熱処理方法および熱処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |