CN102455593B - 光刻胶图案的形成方法和阵列基板的制造方法 - Google Patents
光刻胶图案的形成方法和阵列基板的制造方法 Download PDFInfo
- Publication number
- CN102455593B CN102455593B CN 201010525105 CN201010525105A CN102455593B CN 102455593 B CN102455593 B CN 102455593B CN 201010525105 CN201010525105 CN 201010525105 CN 201010525105 A CN201010525105 A CN 201010525105A CN 102455593 B CN102455593 B CN 102455593B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- semiconductor layer
- pattern
- raceway groove
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种光刻胶图案的形成方法和阵列基板的制造方法。该光刻胶图案的形成方法包括：在金属薄膜上涂覆光刻胶，并采用掩模板对所述光刻胶进行曝光显影，形成包括保留区域和去除区域的光刻胶图案；对形成所述图案的光刻胶进行加热处理，以使得所述光刻胶流至待保护的膜层区域。该阵列基板的制造方法包括在衬底基板上形成导电图案和绝缘层的步骤，导电图案包括栅电极、源电极、漏电极、半导体层和像素电极，在形成半导体层图案的过程中，方法还包括：对光刻胶进行加热处理，以使光刻胶流至源电极与漏电极之间的沟道中。本发明实施例提供的方案，实现了简化工序、降低成本的目的。
Description
技术领域
本发明涉及液晶显示技术，尤其涉及一种光刻胶图案的形成方法和阵列基板的制造方法。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
光刻工艺是液晶显示器制造过程中的重要流程。一次光刻工艺是指使用一个掩模板进行一次曝光显影的过程，在此过程中可能包括对衬底基板上膜层的多次刻蚀。在刻蚀的过程中，光刻胶会形成包括保留区域和去除区域的光刻胶图案。对于去除区域的光刻胶图案，便无法继续保护其下方的金属薄膜。如果期望对某部分光刻胶下方的金属薄膜进行保护，就需要使这一部分的金属薄膜上方的光刻胶处于完全保留区域或者部分保留区域。形成过多的、复杂的保留区域或者部分保留区域的这种情况，无疑会增加掩模板的使用次数，或者利用到昂贵的特殊掩模板，是非常不利于降低生产成本的，所以现在迫切需要一种可以不利用特殊掩模板即可实现对某部分金属薄膜的保护的方法。
发明内容
本发明提供一种光刻胶图案的形成方法和阵列基板的制作方法，以实现在减少光刻工艺次数的基础上降低生产成本。
本发明实施例提供了一种光刻胶图案的形成方法，包括：在膜层上涂覆光刻胶，并采用掩模板对所述光刻胶进行曝光显影，形成包括保留区域和去除区域的光刻胶图案；
对形成所述图案的光刻胶进行加热处理，以使得光刻胶流至待保护的膜层区域。
本发明提供一种阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案包括栅电极、源电极、漏电极、半导体层和像素电极，其中，在形成所述半导体层图案的过程中，所述方法还包括：
对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中。
本发明提供的光刻胶图案的形成方法和阵列基板的制造方法，通过在形成保留区域和去除区域的光刻胶图案后，对形成上述图案的光刻胶进行加热处理，以使得光刻胶变为流体后流至待保护的膜层区域，以起到对某一部分处于去除区域的光刻胶下方的膜层再次受到光刻胶的保护，解决了需要使用半曝光工艺及特殊掩模板所带来的生产成本提高等问题，实现了简化工序、降低成本的目的。
附图说明
图1为本发明实施例一提供的光刻胶图案的形成方法的流程图；
图2A为根据本发明实施例提供的阵列基板的制造方法生产出的阵列基板的局部俯视结构示意图；
图2B为图2A中沿A-A线的侧视剖切结构示意图；
图3A至图3J为根据本发明实施例三提供的阵列基板的制造方法制造阵列基板的过程中沿图2A中A-A线的侧视剖切结构示意图。
附图标记：
1-衬底基板； 2-栅线； 3-栅电极；
4-栅绝缘层； 5-数据线； 6-半导体层；
61-本征半导体层； 62-重掺杂半导体层；7-源电极；
8-漏电极； 9-钝化层； 10-钝化层过孔；
11-像素电极； 12-公共电极线； 13-沟道；
14-光刻胶； 15-数据线金属薄膜； 30-像素区域；
40-接口区域。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例一提供了一种光刻胶图案的形成方法，其流程图如图1所示，该方法包括：
101：在膜层上涂覆光刻胶，并采用掩模板对光刻胶进行曝光显影，形成包括保留区域和去除区域的光刻胶图案；
其中，基于所采用的掩模板的不同，保留区域可以为完全保留区域，和/或，部分保留区域。
102：对形成上述图案的光刻胶进行加热处理，以使得光刻胶流至待保护的膜层区域。
其中，可以将光刻胶加热到50至200摄氏度之间，以使得光刻胶呈流体状，这种情况下，可以呈现一种渐变的光刻胶形态，从而对应于渐变的保留区域和去除区域，进而形成特殊掩模板都无法形成的光刻胶图案。
本发明实施例提供了一种光刻胶的形成方法，通过在形成保留区域和去除区域的光刻胶图案后，对形成上述图案的光刻胶进行加热处理，以使得光刻胶变为流体后流至待保护的膜层区域，以起到对某一部分处于去除区域的光刻胶下方的膜层再次受到光刻胶的保护，解决了需要使用半曝光工艺及特殊掩模板所带来的生产成本提高等问题，实现了简化工序、降低成本的目的。
实施例二
本发明实施例二提供了一种阵列基板的制造方法，假设利用该阵列基板的制造方法生产出的阵列基板的局部俯视结构示意图可以如图2A所示。图2B为图2A中沿A-A线的侧视剖切结构示意图。该阵列基板的制造方法包括在衬底基板1上形成导电图案和绝缘层图案的步骤，其中的导电图案可以包括栅电极3、源电极7、漏电极8、半导体层6和像素电极11。其中，在形成半导体层6的图案过程中，该阵列基板的制造方法还包括：对光刻胶进行加热处理，以使光刻胶流至源电极7与漏电极8之间的沟道13中。
本实施例提供的阵列基板的制造方法，通过在形成半导体层图案的过程中对光刻胶进行热处理，使得光刻胶在高温状态下变为流体流至沟道，有效保护了有源层薄膜中的本征半导体层，克服了4次光刻中需要使用半曝光工艺及特殊掩模板所带来的生产成本提高等问题，实现了简化工序、降低成本的目的。
实施例三
本发明实施例三提供了一种阵列基板的制造方法，假设利用该阵列基板的制造方法生产出的阵列基板的局部俯视结构示意图可以如图2A所示，下面结合附图对该阵列基板的制造方法进行说明。
图3A至图3J根据本发明实施例三提供的阵列基板的制造方法制造阵列基板的过程中沿图2A中A-A线的侧视剖切结构示意图。
如图3A所示，在衬底基板1上沉积栅金属薄膜，并采用第一块单色调掩膜板，通过构图工艺刻蚀该栅金属薄膜，形成包括栅线2和栅电极3的图案。
如图3B所示，在形成栅线2和栅电极3图案的衬底基板1上通过等离子体化学沉积或其他方式沉积形成栅绝缘层4、半导体层薄膜和数据线金属薄膜15。其中的半导体层薄膜包括本征半导体层61和重掺杂半导体层62。
如图3C所示，在已形成的本征半导体层61、重掺杂半导体层62和数据线金属薄膜15的衬底基板1上涂布光刻胶14，采用第二块单色调掩模板，通过构图工艺刻蚀掉无光刻胶14保护部位的数据线金属薄膜15，形成包括数据线5、源电极7和漏电极8的图案。
其中，光刻胶14的厚度可以根据实际操作过程控制在1微米至4微米之间，材料可以选用AZ(安智)公司的HF-100型正性光刻胶及SR-300型正性光刻胶。
如图3D所示，刻蚀掉无光刻胶14保护部位的重掺杂半导体层62，在栅电极3上形成沟道13。
其中，采用第二块单色调掩模板，通过构图工艺刻蚀掉无光刻胶14保护部位的数据线金属薄膜15，形成包括数据线5、源电极7和漏电极8的图案，刻蚀掉无光刻胶14保护部位的重掺杂半导体层62，在栅电极3上形成沟道13。可以具体为以下步骤：
(1)采用单色调掩模板对光刻胶14进行曝光显影，形成包括完全保留区域和完全去除区域的光刻胶图案；
(2)进行第一次刻蚀，刻蚀掉完全去除区域对应的数据线金属薄膜15，形成包括数据线5、源电极7和漏电极8的图案；
(3)进行第二次刻蚀，刻蚀掉完全去除区域对应的半导体层薄膜的重掺杂半导体层62，形成沟道13的图案。
如图3E所示，对光刻胶14进行热处理，利用光刻胶14在高温状态下的回流特性使其回流至沟道13部位，起到对沟道13部位剩余本征半导体层61的保护作用。加热温度可以在50摄氏度到200摄氏度之间的范围内，具体的加热时间与光刻胶14的厚度及材料有关。
如图3F所示，刻蚀掉其他无光刻胶14保护部位的本征半导体层61。
如图3G所示，剥离掉光刻胶14。
其中，可以通过灰化等方式去除光刻胶14。
如图3H所示，在形成上述图案的衬底基板1上形成钝化层9。
如图3I所示，采用第三块单色调掩模板，通过构图工艺刻蚀钝化层9形成钝化层过孔10的图案。
如图3J所示，在形成上述图案的衬底基板1上沉积透明导电薄膜，并采用第四块单色调掩模板，通过构图工艺刻蚀透明导电薄膜形成包括像素电极11的图案。
本实施例提供的阵列基板的制造方法，通过在刻蚀掉重掺杂半导体层之后对光刻胶进行热处理，使得光刻胶在高温状态下变为流体流至沟道，有效保护了半导体层薄膜中的本征半导体层，克服了4次光刻中需要使用半曝光工艺及特殊掩模板所带来的生产成本提高等问题，实现了简化工序、降低成本的目的。利用一次光刻工艺即可以形成源电极、漏电极、沟道及硅岛图案，方法简单，可操作性强。
实施例四
本发明实施例四提供了一种阵列基板的制造方法，假设利用该阵列基板的制造方法生产出的阵列基板的局部俯视结构示意图可以如图2A所示，下面结合附图对该阵列基板的制造方法进行说明，该方法包括：
在衬底基板1上沉积栅金属薄膜，并采用第一块单色调掩膜板，通过构图工艺刻蚀该栅金属薄膜，形成包括栅线2和栅电极3的图案。
在形成栅线2和栅电极3图案的衬底基板1上通过等离子体化学沉积或其他方式沉积形成栅绝缘层4、半导体层薄膜和数据线金属薄膜15。其中的半导体层薄膜包括本征半导体层61和重掺杂半导体层62。
在已形成的本征半导体层61、重掺杂半导体层62和数据线金属薄膜15的衬底基板1上涂布光刻胶14，采用第二块单色调掩模板，通过构图工艺刻蚀掉无光刻胶14保护部位的数据线金属薄膜15，形成包括数据线5、源电极7和漏电极8的图案，源电极7与漏电极8之间的部位形成为沟道13。
其中，光刻胶14的厚度可以根据实际操作过程控制在1微米至4微米之间，材料可以选用AZ(安智)公司的HF-100型正性光刻胶及SR-300型正性光刻胶。
对光刻胶14进行热处理，利用光刻胶14在高温状态下的回流特性使其回流至沟道13部位，起到对沟道13部位半导体层6的保护作用。加热温度可以在50摄氏度到200摄氏度之间的范围内，具体的加热时间与光刻胶14的厚度及材料有关。
刻蚀掉其他无光刻胶14保护部位的重掺杂半导体层62、以及本征半导体层61。
剥离光刻胶14。
刻蚀掉沟道13部分的重掺杂半导体层62。
在形成上述图案的衬底基板1上形成钝化层9。
采用第三块单色调掩模板，通过构图工艺刻蚀钝化层9形成钝化层过孔10的图案。
在形成上述图案的衬底基板1上沉积透明导电薄膜，并采用第四块单色调掩模板，通过构图工艺刻蚀透明导电薄膜形成包括像素电极11的图案。
本实施例提供的阵列基板的制造方法，通过在刻蚀半导体层之前对光刻胶进行热处理，使得光刻胶在高温状态下变为流体流至沟道，使得刻蚀本征半导体层时不会对沟道部位的本征半导体层造成伤害，剥离光刻胶后对沟道部位的重掺杂半导体层进行刻蚀，对沟道部位的本征半导体层影响很小，有效保护了本征半导体层，克服了4次光刻中需要使用半曝光工艺及特殊掩模板所带来的生产成本提高等问题，实现了简化工序、降低成本的目的。利用一次光刻工艺即可以形成源电极、漏电极、沟道及硅岛图案，方法简单，可操作性强。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案包括栅电极、源电极、漏电极、半导体层和像素电极，其特征在于，所述半导体层包括重掺杂半导体层和本征半导体层，相应的，形成所述半导体层图案包括：
采用单色调掩模板，通过构图工艺刻蚀所述半导体层中的重掺杂半导体层和本征半导体层；
其中，在形成所述半导体层图案的过程中，所述方法还包括：
对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成所述半导体层图案过程中，对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中，具体包括：
在刻蚀所述重掺杂半导体层之前，对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中。
3.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述刻蚀所述半导体层中的本征半导体层之后，所述方法还包括：
剥离所述光刻胶，通过构图工艺刻蚀所述沟道内剩余的重掺杂半导体层。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在形成所述半导体层图案过程中，对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中，包括：
在刻蚀所述重掺杂半导体层之后，对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中。
5.根据权利要求4所述的阵列基板的制造方法，其特征在于，所述刻蚀所述半导体层中的本征半导体层之后，所述方法还包括：
剥离所述光刻胶。
6.根据权利要求1至5中任一项所述的阵列基板的制造方法，其特征在于，对光刻胶进行加热处理，以使所述光刻胶流至所述源电极与所述漏电极之间的沟道中，具体包括：
将所述光刻胶加热到50至200摄氏度之间，使得所述光刻胶呈流体状，流入所述沟道。
7.根据权利要求1至5中任一项所述的阵列基板的制造方法，其特征在于，所述光刻胶的厚度在1微米至4微米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010525105 CN102455593B (zh) | 2010-10-25 | 2010-10-25 | 光刻胶图案的形成方法和阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010525105 CN102455593B (zh) | 2010-10-25 | 2010-10-25 | 光刻胶图案的形成方法和阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102455593A CN102455593A (zh) | 2012-05-16 |
| CN102455593B true CN102455593B (zh) | 2013-10-09 |
Family
ID=46038929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010525105 Active CN102455593B (zh) | 2010-10-25 | 2010-10-25 | 光刻胶图案的形成方法和阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102455593B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047610B (zh) | 2015-09-07 | 2018-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107301973B (zh) | 2017-06-29 | 2021-04-13 | 惠科股份有限公司 | 一种阵列基板的制造方法及显示装置 |
| CN107275195B (zh) * | 2017-07-18 | 2019-12-31 | 京东方科技集团股份有限公司 | 膜层图案化方法、阵列基板及其制作方法 |
| CN107564820B (zh) * | 2017-08-02 | 2020-02-14 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制备方法 |
| CN107731679B (zh) * | 2017-10-12 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示面板的制造方法、显示面板和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114619A (zh) * | 2007-08-29 | 2008-01-30 | 友达光电股份有限公司 | 薄膜晶体管及其应用的显示元件的制造方法 |
| JP2008177443A (ja) * | 2007-01-19 | 2008-07-31 | Tokyo Electron Ltd | リフロー処理方法およびｔｆｔの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4634822B2 (ja) * | 2005-02-24 | 2011-02-16 | 株式会社東芝 | レジストパターン形成方法および半導体装置の製造方法 |
| US20060228894A1 (en) * | 2005-03-31 | 2006-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for semiconductor manufacturing using a negative photoresist with thermal flow properties |
-
2010
- 2010-10-25 CN CN 201010525105 patent/CN102455593B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177443A (ja) * | 2007-01-19 | 2008-07-31 | Tokyo Electron Ltd | リフロー処理方法およびｔｆｔの製造方法 |
| CN101114619A (zh) * | 2007-08-29 | 2008-01-30 | 友达光电股份有限公司 | 薄膜晶体管及其应用的显示元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102455593A (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101526707B (zh) | Tft-lcd阵列基板制造方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN102455593B (zh) | 光刻胶图案的形成方法和阵列基板的制造方法 | |
| CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
| CN104102059A (zh) | Tft阵列基板及其制造方法 | |
| CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
| CN1996603A (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| CN105047723A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN103236419A (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| CN104392990B (zh) | 一种阵列基板及显示装置 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| WO2015043008A1 (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN104678671B (zh) | 显示基板及其制造方法和显示装置 | |
| CN102455591A (zh) | 薄膜图案和阵列基板的制造方法 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JPH10209458A (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法 | |
| CN102254861A (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN203312295U (zh) | 一种裸眼3d功能面板的信号基板及显示设备 | |
| CN105047675A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN100444012C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |