JP2002334830A - パターン形成方法及びそれを用いた表示装置の製造方法 - Google Patents

パターン形成方法及びそれを用いた表示装置の製造方法

Info

Publication number
JP2002334830A
JP2002334830A JP2001176534A JP2001176534A JP2002334830A JP 2002334830 A JP2002334830 A JP 2002334830A JP 2001176534 A JP2001176534 A JP 2001176534A JP 2001176534 A JP2001176534 A JP 2001176534A JP 2002334830 A JP2002334830 A JP 2002334830A
Authority
JP
Japan
Prior art keywords
film
resist mask
forming
electrode
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001176534A
Other languages
English (en)
Other versions
JP3616584B2 (ja
Inventor
Shusaku Kido
秀作 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Original Assignee
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Kagoshima Ltd, NEC Kagoshima Ltd filed Critical Nippon Electric Kagoshima Ltd
Priority to JP2001176534A priority Critical patent/JP3616584B2/ja
Publication of JP2002334830A publication Critical patent/JP2002334830A/ja
Application granted granted Critical
Publication of JP3616584B2 publication Critical patent/JP3616584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造上、2回のPR工程を1回
にすればコストダウン効果は大きいが、従来例のシリル
化処理によるレジストの体積膨張で、レジストを2回の
PR工程に用いる方法では、現在のところ0.1〜2.
0μmまでの体積膨張しか実現されておらず、特に、ソ
ース・ドレイン電極間隔が4μm以上のTFTの形成に
は、適用が困難となる欠点があった。 【解決手段】 レジストマスク7による1回目のエッチ
ングの後、レジストマスク7中に有機溶剤を浸透させレ
ジストマスク7を溶解リフローさせると、溶解リフロー
レジストマスク13が得られる。レジストマスクの体積
収縮を伴わず、加熱をほとんど必要とせず、しかも大き
な粘度低下を伴うので、2回目のエッチングの前にレジ
ストマスクの平面寸法を簡便な方法でもって大きく、し
かも密着性良く形成出来るので順テーパー構造の配線1
1が容易に形成できるようになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
等の半導体装置用のパターン形成方法およびそれを用い
た表示装置の製造方法に関し、とくにレジストのリフロ
ー技術を用いたパターン形成方法およびそれを用いた表
示装置用の薄膜トランジスタ基板の製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化は、微細パターン
の形成手段であるフォトリソグラフィ技術とドライエッ
チング技術とに支えられて達成されてきた。しかし、こ
のようにして半導体装置が高性能化されてくると、その
製造工程が高度化し製造コストが増加するようになる。
【0003】そこで、最近では、(1)プロセスの高度
化の1つである配線パターンの順テーパー化、(2)半
導体装置の製造コストを大幅に低減すべく、パターンの
製造工程を統合させて全体の工程数を短縮させることが
強く要求されてきている。
【0004】それに対する従来の技術のうち上記順テー
パー化に対する通常の配線の形成(以下、第1の従来例
と記す)の場合、及び公知例の配線形成(以下、第2の
従来例と記す)の場合を図に基づいて説明する。
【0005】図25は、第1の従来例を説明するための
配線パターンの製造工程順の模式断面図である。
【0006】図25(a)に示すように、例えば、ガラ
ス基板等の絶縁基板401上にアルミ合金等の金属膜4
02が形成される。ここで、金属膜402の膜厚は1μ
m程度である。そして、この金属膜402上の所定の領
域に、公知のフォトリソグラフィ技術でもってレジスト
マスク407が形成される。
【0007】次に、図25(b)に示すように、レジス
トマスク407がエッチングのマスクにされ、金属膜4
02に第1のエッチングが施されて、第1の順テーパー
層415が形成される。
【0008】次に、図25(c)に示すように、150
〜200℃に全体を加熱処理することによりレジストマ
スク407が熱リフローを起こし、横に垂れ下がり、熱
リフローレジストマスク413となる。
【0009】次に、図25(d)に示すように、この熱
リフローレジストマスク413をエッチングマスクとし
て、残存する金属膜402に第2のエッチングが施さ
れ、下層に第2の順テーパー層416を有する配線41
1が形成される。
【0010】図26は、第2の従来例(特願2000−
133636号公報)の製造方法を製造工程順に示す模
式断面図である。
【0011】図26(a)に示すように、例えば、絶縁
基板421上にアルミ合金等の金属膜422が形成され
る。ここで、金属膜422の膜厚は1μm程度である。
そして、この金属膜422上の所定の領域に、公知のフ
ォトリソグラフィ技術でもってレジストマスク427が
形成される。
【0012】次に、図26(b)に示すように、レジス
トマスク427がエッチングのマスクにされ、金属膜4
22に第1のエッチングが施されて第1の順テーパー層
435が形成される。
【0013】次に、図26(b)に示した第1の順テー
パー層435の形成後、レジストマスク427が絶縁基
板421と共にシリル化剤である有機シラン溶液中に浸
漬される。或いは、レジストマスク427が有機シラン
蒸気中に曝される。このようにして、レジストマスク4
27がシリル化される。
【0014】このシリル化の処理により、レジストマス
ク427が体積膨張して、図26(c)に示すように、
膨張したシリル化レジストマスク433が形成される。
このシリル化で、膨張したシリル化レジストマスク43
3のパターン幅は、図中破線で示すレジストマスク42
7のパターン幅より大きくなる。ここで、シリル化剤と
してシラザン等が用いられる。
【0015】次に、この膨張したシリル化レジストマス
ク433がエッチングのマスクにされ、残存する金属膜
422に第2のエッチングが施されて、下層に第2の順
テーパー層436を有する配線431が形成される。但
し、膨張したシリル化レジストマスク433の密着力が
弱いので、第1の順テーパー層435の下部がサイドエ
ッチングされ、第1の順テーパー層435にいびつな形
状のサイドエッチング部432が形成されてしまう場合
があった。このようにして配線431が形成される。
【0016】また、従来の技術のうち、製造工程を短縮
させるという要請に対して、その要請がなされる原因と
なっている現状の重畳な配線形成(以下、第3の従来例
と記す)の場合及びその要請を受けて工程の短縮がなさ
れた配線形成(以下、第4の従来例と記す)の場合を図
に基づいて説明する。
【0017】図27は、第3の従来例を説明するための
逆スタガード型のTFTの一部の製造工程の模式断面図
である。
【0018】図27(a)に示すように、ガラス等の透
明基板からなる絶縁基板441上にゲート電極442を
形成し、ゲート絶縁膜443、アモルファスシリコン
(a−Si)膜444とn+型アモルファスシリコン
(n+型a−Si)膜445と金属膜446とが積層し
て堆積され、さらに、公知のフォトリソグラフィ技術
で、金属膜446上に第1のレジストマスク447、4
48が形成される。
【0019】次に、図27(b)に示すように、これら
の第1のレジストマスク447、448がエッチングの
マスクにされ金属膜446及びn+型a−Si膜445
がドライエッチングされる。
【0020】このようにして、ソース電極451及びソ
ース電極用のオーミックコンタクト層449とドレイン
電極452及びドレイン電極用のオーミックコンタクト
層450とが形成される。この後、1回目形成のレジス
トマスク447、448は、剥離除去される。
【0021】次に、図27(c)に示すように、ソース
電極451、オーミックコンタクト層449、ドレイン
電極452、オーミックコンタクト層450が被覆さ
れ、a−Si膜444表面の一部が被覆されるようにし
て、公知のフォトリソグラフィ技術で第2のレジストマ
スク453が形成される。
【0022】次に、第2のレジストマスク453がエッ
チングマスクにされてa−Si膜444がエッチングさ
れ、アイランド層454が形成される。そして、この第
2のレジストマスク453が剥離除去される。
【0023】このようにして、逆スタガード型のTFT
が形成される。これ以降の工程の説明は省略されるが、
例として、画素電極、パッシベーション絶縁膜等が形成
されて、アクティブマトリクスTFT―LCD素子が形
成されることになる。
【0024】図28は、特開2000−133636号
公報に示されている第4の従来例を説明するための逆ス
タガード型のTFTの一部の製造工程の模式断面図であ
る。ここで、図28(a)までは、第3の従来例で説明
した図27(a)、(b)と同様である。
【0025】次に、レジストマスク467、468が有
機シラン溶液中に浸漬される。或いは、有機シラン蒸気
中に曝される。このようにして、レジストマスク46
7、468がシリル化される。このシリル化の処理によ
り、レジストマスク467、468が体積膨張して、図
28(b)に示すように合体し、1つの膨張したシリル
化レジストマスク473となる。この場合の膨張では、
図中破線で示すレジストマスク467、468の寸法は
0.1〜2.0μmの体積膨張を起こす。
【0026】次に、膨張したシリル化レジストマスク4
73がエッチングマスクにされて第2のエッチングが施
され、a−Si膜464がエッチングされる。
【0027】このようにして、図28(c)に示すよう
に、アイランド層474が形成される。この後、膨張し
たシリル化レジストマスク473が剥離除去される。
【0028】このようにして、逆スタガード型のTFT
が形成される。これ以降の工程の説明は省略されるが、
例として、画素電極、パッシベーション絶縁膜等が形成
されて、アクティブマトリクスTFT―LCD素子が形
成されることになる。
【0029】図29は、特開2000−131719号
公報に示されている第5の従来例を説明するための逆ス
タガード型TFTの一部の製造工程の模式断面図であ
る。ここで、図29(a)までは、第3の従来例で説明
した図27(a)、(b)と同様である。
【0030】次に、第1の従来例と同様に150〜25
0℃に全体を加熱処理することによりレジストマスク4
87、488が熱リフローを起こし、横に垂れ下がり、
熱リフローレジストマスク493、494となる。この
場合に、チャネル間の距離Lが、0.1〜2.0μmま
では、処理時間を長くとることで、合体可能であるが、
熱リフローの欠点である粘度が高いリフローのため、先
端が波打った不均一なリフローとなり、レジストの合体
も不完全となり易く、更に2.0μmを超える熱リフロ
ー自体は、処理時間を大幅に長くしてもほとんど不可能
であるため、図29(b)のように、熱リフローレジス
トマスク493、494が完全に合体しない場合も有り
得る。又レジストマスクの合体が不十分であることと、
下層膜との密着性が悪いことにより、このままの状態
で、下層のa−Si膜484をエッチングすると、図2
9(c)に示すように、合体したアイランド層が形成さ
れず、分離したアイランド層495、496となりTF
Tチャネル部が、正常に形成されない。
【0031】このようにして、逆スタガード型のTFT
が形成される。これ以降の工程の説明は省略されるが、
例として、画素電極、パッシベーション絶縁膜等が形成
されて、アクティブマトリクスTFT―LCD素子が形
成されるが、第5の従来例の熱リフローによるTFT素
子を形成可能なチャネル間の距離Lは、0.1〜2.0
μm以下に限定されることとなる。
【0032】
【発明が解決しようとする課題】以上に説明した従来の
技術のうち前記(1)の配線パターンの順テーパー化に
対する図25の第1の従来例の場合には、レジストマス
ク407の熱処理による熱リフローでは、リフローと共
にレジスト内部の成分の蒸発も促進されるので、体積と
しては、収縮する。また、レジストマスク407の横方
向への寸法膨張も0.5〜2.0μm程度が限度で、し
かも熱リフローは、粘度が高いリフローのため、先端が
波打った不均一なリフローとなり、エッチングマスクと
してはサイドエッチングを起こし易く、不十分なテーパ
ー形状の配線、すなわち配線の断面は垂直形状あるいは
一部逆テーパー形状になり易かった。
【0033】上述した第2の従来例はレジストの体積膨
張を利用することにより、上述した第1の従来例の欠点
を解消したものである。その点では、大きな効果を得て
いる。しかしながら発明者の更なる実験により、膨張を
大きくし過ぎると、膨張したレジストとその下にある下
層膜(被エッチング膜)との密着力が弱まり、その結果
サイドエッチングが起こる場合がある、という現象をそ
の後見いだした。実験では、体積膨張を利用して0.1
〜2.0μmまでは横方向にレジストを広げても全く問
題はない、という結果を得ており、通常の範囲なら問題
はないが、更に広げようとすると上述した問題を考慮す
る必要がある。
【0034】次に、従来の技術のうち前記(2)半導体
装置の製造コストを大幅に低減すべく、パターンの製造
工程を短絡させて全体の工程数を短縮させることに対す
る図27の第3の従来例では、スタガード型のTFTの
製造において、ソース電極451、ソース電極用のオー
ミックコンタクト層449とドレイン電極452、ドレ
イン電極用のオーミックコンタクト層450の形成およ
びアイランド層454の形成のために2回のフォトリソ
グラフィ工程が必要になるという問題点があった。
【0035】上述した第4の従来例も第1の従来例と同
じ原理を用いたものであり、第4の従来例の場合は、T
FT素子部のソースとドレイン電極の間隔が0.1〜
2.0μm以下のみで可能で4μm以上になると、前述
した理由から実用上レジストマスクの合体は困難にな
る、という問題がある。
【0036】上述した第5の従来例も第2の従来例1と
同じ原理を用いたものであり、第5の従来例では、チャ
ネル間の距離が、0.1〜2.0μmまでは、処理時間
を長くとることで、合体可能であるが、熱リフローの欠
点である粘度が高いリフローのため、先端が波打った不
均一なリフローとなり、レジストの合体も不完全となり
易く、更に2.0μmを超える熱リフロー自体は、処理
時間を大幅に長くしてもほとんど不可能であるため、完
全に合体しない場合も有り得る。又レジストマスクの合
体が不十分であることと、下層膜との密着性が悪いこと
により、合体したアイランド層が形成されず、分離した
アイランド層となりTFTチャネル部が、正常に形成さ
れない。
【0037】そのため、第5の従来例の熱リフローによ
るTFT素子を形成可能なチャネル部の距離は、0.1
〜2.0μm以下に限定され、しかもTFT素子も不完
全な場合が多いこととなる、という問題がある。
【0038】本発明の目的は、半導体素子のパターン形
成方法において、従来2PRを必要としていたパターン
サイズの異なるパターン形成を1PRで行うことが出来
るパターン形成方法を提供することにある。
【0039】
【課題を解決するための手段】上述の問題に鑑み、本発
明はレジスト有機膜を溶解する薬液をレジスト有機膜に
浸透させて、薬液によりレジスト有機膜を溶解してリフ
ロー(薬液溶解リフロー、溶解リフローまたは薬液リフ
ローと呼ぶ)するものである。
【0040】すなわち、被エッチング膜をエッチング処
理を用いて所望のパターンに形成パターン形成方法にお
いて、被エッチング膜上にレジスト膜を形成したのちレ
ジスト膜を第1のマスクにパターンニングし、次に、第
1のマスクを用いて被エッチング膜をエッチングし、次
に、第1のマスクを薬液によりリフローして第2のマス
クを形成した後、第2のマスクを用いてエッチングを続
行するものである。
【0041】ここで、1回目のエッチングで1つの層を
全部エッチングして2回目のエッチングではその下の異
なる層をエッチングしても良いし、1回目のエッチング
で1つの層を途中までエッチングして2回目のエッチン
グでも該層のエッチングをしても良い。
【0042】上述の方法により、前述の問題を解消した
ものである。即ち、従来例2では、レジストの体積膨張
のみを利用していたのでレジストと接触する被エッチン
グ層の密着力の問題が起きたものであり、本発明ではリ
フローを利用するので前述の従来例2の問題も解消した
ものである。以降に具体的な実施形態を図面を用いて説
明することとする。
【0043】本発明のパターン形成方法は、被エッチン
グ膜の上に所定のパターンを有する有機膜を形成する工
程と、前記有機膜をマスクとして前記被エッチング膜を
その表面から一部除去して、前記被エッチング膜を露出
領域と前記有機膜に被覆された被覆領域とする工程と、
前記有機膜を変形させて前記露出領域にまで延在する変
形有機膜とする工程と、前記変形有機膜をマスクとして
前記被エッチング膜の露出領域をエッチングする工程と
を有するパターン形成方法であって、前記変形有機膜を
形成する工程が、前記有機膜に有機溶剤の溶液ゆ薬液を
浸透させ、前記有機膜の溶解を生じさせる溶解リフロー
により行われる、という構成を基本構成としている。
【0044】前記有機膜は、有機系材料と有機溶剤で主
に構成されている有機膜と、無機系材料と有機溶剤で主
に構成されている有機膜である。前者の有機系材料は、
レジスト膜、アクリル、ポリイミド、ポリアクリルアミ
ド等の樹脂及び、高分子有機材料であり、後者の無機材
料として、シロキサン又は、ポリシロキサン、ポリシラ
ン、ポリシリーン、カルボシラン、シリコン、無機ガラ
ス等であり、両者に用いる有機溶剤は、既に記載した有
機溶剤薬液が全て使用可能であり、そのうち有機溶媒と
して適切なものを使用した有機膜である。
【0045】また前記有機膜が、水溶性材料であると
き、その水溶性材料が、ポリアクリル酸、ポリビニルア
セタール、ポリビニルピロリドン、ポリビニルアルコー
ル、ポリエチレンイミン、ポリエチレンオキシド、スチ
レン−無水マレイン酸共重合体、ポリビニルアミン、ポ
リアリルアミン、オキサゾリン基含有水溶性樹脂、水溶
性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、ス
ルホンアミドのうち1種類、又はこれらの2種類以上の
混合物、或いは、これらの塩を主成分とする材料、また
は、以上に記載した材料に無機材料を混合した材料のい
ずれかの材料を用いた有機膜である。
【0046】有機膜が有機溶剤に溶解性の有る有機材
料、又は無機材料で主に構成されている場合には、薬液
として有機溶剤の溶液を用い、水に溶解性のある有機溶
剤と有機材料、又は有機溶剤と無機材料で主に構成され
ている場合には、薬液として少なくとも水を含む水溶液
を用いることで同様の処理効果を起こすことも可能であ
る。
【0047】以下では、特に有機溶剤に溶解性のある有
機系材料で有機膜が構成されている場合で、薬液に有機
溶剤の溶液を用い、リフロー方法として前述の第1のリ
フロー方法、すなわち薬液蒸気に暴露するリフロー方法
を用いた例を示す。しかしながら、有機膜には、前述し
たように無機系材料と有機溶剤で主に構成されている有
機膜、水溶性材料で主に構成された有機膜、水溶性材料
と無機材料を混合したものを材料として用いることも可
能であり、リフロー方法としては、第2のリフロー方
法、すなわち薬液中へ浸漬するリフロー方法を用いるこ
とも可能である。本発明の基本構成のパターン形成方法
は、以下のような種々の適用形態を採る。
【0048】まず、前記有機膜を形成する工程におい
て、前記有機膜と隣接する隣接有機膜が形成され、前記
変形有機膜を形成する工程において、前記隣接有機膜は
隣接変形有機膜となり、かつ、前記変形有機膜と結合す
る。
【0049】また、前記変形有機膜を形成する工程と前
記被エッチング膜の露出領域をエッチングする工程との
間に、前記変形有機膜の一部を除去する工程を有し、前
記変形有機膜の一部を除去する工程が、前記変形有機膜
に対して酸素を用いたアッシング処理または紫外線を用
いたオゾン処理を行って、前記変形有機膜の面積を小さ
くすることにより行われる。
【0050】また、前記変形有機膜を形成する工程から
前記被エッチング膜の露出領域をエッチングする工程ま
での工程が、前記被エッチング膜の露出領域をエッチン
グする工程の後に少なくとも1回繰り返される。
【0051】また、前記被エッチング膜のエッチングの
うち、少なくとも最後に行われるエッチングが、ウェッ
トエッチングにより行われる。
【0052】また、前記有機溶剤の溶液は、以下に示す
有機溶剤のうち少なくとも一つを含む。有機溶剤(Rは
アルキル基又は置換アルキル基、Arはフェニル基又は
フェニル基以外の芳香環を示す): ・アルコール類(R−OH) ・アルコキシアルコール類 ・エーテル類(R−O−R、Ar−O−R、Ar−O−
Ar) ・エステル類 ・ケトン類 ・グリコール類 ・アルキレングリコール類 ・グリコールエーテル類 また、前記溶解リフローが、前記有機溶剤の溶液の蒸気
中にさらすことにより行われる、或いは、前記有機溶剤
の溶液に浸漬することにより行われる。
【0053】また、前記有機膜は、膜厚の異なる複数の
有機膜からなり、前記有機膜が感光性有機膜であると
き、前記膜厚の異なる複数の有機膜は、前記感光性有機
膜に対する露光量を変えることにより得られ、具体的に
は、前記有機膜は膜厚の異なる複数の有機膜からなり、
前記有機膜をマスクとして前記被エッチング膜をその表
面から一部除去して、前記被エッチング膜を露出領域と
前記有機膜に被覆された被覆領域とする工程と、前記有
機膜を変形させて前記露出領域にまで延在する変形有機
膜とする工程の間に、前記有機膜をエッチングして前記
有機膜を構成する膜厚の異なる複数の有機膜のうち相対
的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜
厚の有機膜より厚い膜厚の有機膜を残す工程を行い、さ
らに具体的には、前記有機膜をマスクとして前記被エッ
チング膜をその表面から一部除去して、前記被エッチン
グ膜を露出領域と前記有機膜に被覆された被覆領域とす
る工程と、前記有機膜を変形させて前記露出領域にまで
延在する変形有機膜とする工程の間に、前記有機膜の表
面の変質層を除去する工程を行う。さらに、前記有機膜
の表面の変質層を除去する工程が、前記有機膜をプラズ
マ処理、または、UVオゾン処理することにより行わ
れ、前記プラズマ処理が、O2ガスを含むプラズマ処理
用ガス、フッ素系ガスを含むプラズマ処理用ガス、O2
ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガ
スのいずれかのプラズマ処理用ガスを用いて行われ、前
記プラズマ処理用ガスがフッ素系ガスを含むプラズマ処
理用ガスであるときは、SF6、CF4、CHF3のいず
れかを含むガスであり、前記プラズマ処理用ガスがO2
ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガ
スであるときは、SF6/O2、CF4/O2、CHF3
2のいずれかのガスを含む。
【0054】また、前記有機膜をマスクとして前記被エ
ッチング膜をその表面から一部除去して、前記被エッチ
ング膜を露出領域と前記有機膜に被覆された被覆領域と
する工程と、前記有機膜を変形させて前記露出領域にま
で延在する変形有機膜とする工程の間に、前記被エッチ
ング膜及び前記有機膜をフッ酸溶液に浸漬する工程を行
う。
【0055】また、前記被エッチング膜は、下から順に
第1の膜及び第2の膜からなり、前記第2の膜を前記有
機膜をマスクとしてエッチング除去し、前記第1の膜を
前記変形有機膜をマスクとしてエッチング除去し、前記
第1の膜が第1の金属膜であり、前記第2の膜が、前記
第1の金属膜とは異なる材料からなる第2の金属膜であ
る、或いは、前記第1の膜がシリコン膜であり、前記第
2の膜が、下から順に高濃度の不純物を含むオーミック
コンタクト用シリコン膜及び金属膜である、或いは、前
記第1の膜が下から順にシリコン膜及び高濃度の不純物
を含むオーミックコンタクト用シリコン膜であり、前記
第2の膜が金属膜であり、後者の2つの場合、前記シリ
コン膜は、薄膜トランジスタの半導体層を構成し、前記
オーミックコンタクト用シリコン膜及び前記金属膜は、
薄膜トランジスタのソース電極及びドレイン電極を構成
し、前記有機膜が複数の膜厚の有機膜からなるとき、前
記有機膜は、前記半導体層のチャネル側に厚く形成され
た厚膜有機膜と、前記半導体層のチャネルから離れた側
で薄く形成された薄膜有機膜とからなり、前記薄膜トラ
ンジスタのソース電極及びドレイン電極を形成した後、
前記有機膜をその表面からエッチングして前記ソース電
極及び前記ドレイン電極の上に前記厚膜有機膜のみを残
し、前記厚膜有機膜を変形させて変形有機膜とする。
【0056】以上の本発明のパターン形成方法における
有機膜としてはフォトレジスト膜が適している。
【0057】ここで使用するレジストマスクの材料とし
ては、次のような有機レジストが好ましい。例えば、高
分子化合物と感光剤及びその他添加剤から形成されるも
のとして、有機材料のみからなるレジストや有機材料と
無機材料との混合からなるレジストがある。
【0058】有機材料のみからなるレジストでは、ポリ
ビニル系の例としてポリビニルケイ皮酸エステルがあ
る。また、ゴム系の例としては、環化ポリイソプレンや
環化ポリブタジエンにビスアジド化合物を混合した物が
ある。ノボラック樹脂系の例としては、クレゾールノボ
ラック樹脂とナフトキノンジアジド−5−スルフォン酸
エステルを混合した物がある。さらにアクリル酸の共重
合樹脂系の例としてポリアクリルアミドやポリアミド酸
がある。その他の例としては、臭素、ヨウ素を添加又
は、多く含むレジストがある。
【0059】一方、有機材料と無機材料からなるレジス
トとしては、Si含有レジストの例としてのシロキサン
又は、ポリシロキサン、ポリシラン、ポリシリーン、カ
ルボシランを含むレジストがあり、Si以外の金属含有
レジストの例としてゲルマニウムを含有するレジストが
ある。
【0060】また、レジストマスクは、ネガ型あるいは
ポジ型のいずれのレジストで形成されていてもよい。ポ
ジ型としては、ノボラック樹脂系の、例えば、クレゾー
ルノボラック樹脂とナフトキノンジアジド−5−スルフ
ォン酸エステルを混合した物が適している。ネガ型とし
ては、ゴム系の、例えば、環化ポリイソプレンや環化ポ
リブタジエンにビスアジド化合物を混合した物が適して
いる。
【0061】本発明の上記パターン形成方法は、液晶表
示装置やEL表示装置などの表示装置を構成するTFT
基板などのアクティブマトリクス基板の製法に適してい
る。すなわち、表示装置用TFT基板の製造方法におい
て、基板上にゲート電極を形成する工程と、ゲート電極
を覆うようにゲート絶縁膜、半導体層、金属層を順次形
成する工程と、金属層をパターニングしてソース電極お
よびドレイン電極を形成するためのマスクを形成する工
程と、金属層をパターニング後にマスクに有機溶剤を浸
透させてマスクを溶解させることによりマスクをリフロ
ーして、ソース電極とドレイン電極との間に位置するマ
スクを連結する工程と、マスクを連結する工程により得
られた連結マスクを用いて半導体層をパターニングする
工程とを有するTFT基板の製造方法が得られる。この
ような、表示装置用TFT基板の製造方法において、金
属層と半導体層との間にオーミック層が形成される工程
をさらに有し、金属層のパターニング工程においてオー
ミック層もパターニングされる。また、上記表示装置用
TFT基板の製造方法において、金属層と半導体層との
間にオーミック層が形成される工程を有し、半導体層の
パターニング工程においてオーミック層もパターニング
されるとともに、連結マスクを除去した後にソース電極
およびドレイン電極をマスクとしてオーミック層をパタ
ーニングすることをも特徴とする。さらに上記表示装置
用TFT基板の製造方法において、ゲート電極の形成時
に、共通電極をも基板上に形成する工程を有し、さらに
ゲート絶縁膜、半導体層、金属層を順次形成する工程時
に共通電極を覆うようにゲート絶縁膜、半導体層、金属
層を順次形成するとともに、金属層をパターニングして
ソース電極およびドレイン電極を形成する工程時に共通
電極の上方に位置する画素電極を形成する工程を有する
ことも特徴とする。また、ソース電極およびドレイン電
極にそれぞれ対応するように隣り合うマスクの厚みが、
隣り合う側の厚みより遠い側で薄くなる薄膜領域を有す
ることをも特徴とする。本発明のパターン形成方法を液
晶表示装置へ適用した場合の例については、以下のとお
りである。
【0062】本発明の第1の液晶表示装置の製造方法
は、第1基板上にゲート線及びゲート電極を形成し、続
いて、前記第1基板上に前記ゲート線及び前記ゲート電
極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上に下から順に半導体膜、オーミック用半導体膜、
ソース・ドレイン用金属膜を堆積させる工程と、前記ソ
ース・ドレイン用金属膜上に前記ゲート電極の上方に位
置するソース電極用レジストマスク及びドレイン電極用
レジストマスクを形成する工程と、前記ソース電極用レ
ジストマスク及び前記ドレイン電極用レジストマスクを
マスクとして前記ソース・ドレイン用金属膜及び前記オ
ーミック用半導体膜をエッチング除去し、前記オーミッ
ク用半導体膜及び前記ソース・ドレイン用金属膜からな
る積層パターンを形成する工程と、前記ソース電極用レ
ジストマスク及び前記ドレイン電極用レジストマスクを
横方向にリフローさせることにより前記ソース電極用レ
ジストマスク及び前記ドレイン電極用レジストマスクを
連結させて連結レジストマスクとし、前記連結レジスト
マスクで前記積層パターンの少なくとも一部を覆う工程
と、前記連結レジストマスクをマスクとして前記半導体
膜をエッチング除去して半導体アイランドを形成する工
程とを有する製造方法によりTFT基板を形成し、続い
て、前記第1基板の前記半導体アイランド側に前記第1
基板と対向する第2基板を配置して対向基板を形成し、
さらに、前記TFT基板と前記対向基板との間に液晶組
成物を充填する液晶表示装置の製造方法であって、前記
連結レジストマスクを形成する工程が、前記ソース電極
用レジストマスク及び前記ドレイン電極用レジストマス
クに有機溶剤の溶液を浸透させ、前記ソース電極用レジ
ストマスク及び前記ドレイン電極用レジストマスクの溶
解を生じさせる溶解リフローにより行われることを特徴
とする。
【0063】次に、本発明の第2の液晶表示装置の製造
方法は、第1基板上にゲート線及びゲート電極を形成
し、続いて、前記第1基板上に前記ゲート線及び前記ゲ
ート電極を覆うゲート絶縁膜を形成する工程と、前記ゲ
ート絶縁膜上に下から順に半導体膜、オーミック用半導
体膜、ソース・ドレイン用金属膜を堆積させる工程と、
前記ソース・ドレイン用金属膜上に前記ゲート電極の上
方に位置するソース電極用レジストマスク及びドレイン
電極用レジストマスクを形成する工程と、前記ソース電
極用レジストマスク及び前記ドレイン電極用レジストマ
スクをマスクとして前記ソース・ドレイン用金属膜をエ
ッチング除去して、ソース電極用金属膜パターン及びド
レイン電極用金属膜パターンを形成する工程と、前記ソ
ース電極用レジストマスク及び前記ドレイン電極用レジ
ストマスクを横方向にリフローさせることにより前記ソ
ース電極用レジストマスク及び前記ドレイン電極用レジ
ストマスクを連結させて連結レジストマスクとし、前記
連結レジストマスクで前記ソース電極用金属膜パターン
及び前記ドレイン電極用金属膜パターンの少なくとも一
部を覆う工程と、前記連結レジストマスクをマスクとし
て前記オーミック用半導体膜及び前記半導体膜をエッチ
ング除去して半導体膜積層アイランドを形成する工程
と、前記連結レジストマスクを剥離した後、前記半導体
膜積層アイランドのオーミック用半導体膜を前記ソース
電極用金属膜パターン及び前記ドレイン電極用金属膜パ
ターンをマスクとしてエッチング除去し、前記オーミッ
ク用半導体膜及び前記ソース・ドレイン用金属膜からな
る積層パターンを形成すると共に前記半導体膜からなる
半導体アイランドを形成する工程とを有する製造方法に
よりTFT基板を形成し、続いて、前記第1基板の前記
半導体アイランド側に前記第1基板と対向する第2基板
を配置して対向基板を形成し、さらに、前記TFT基板
と前記対向基板との間に液晶組成物を充填する液晶表示
装置の製造方法であって、前記連結レジストマスクを形
成する工程が、前記ソース電極用レジストマスク及び前
記ドレイン電極用レジストマスクに有機溶剤の溶液を浸
透させ、前記ソース電極用レジストマスク及び前記ドレ
イン電極用レジストマスクの溶解を生じさせる溶解リフ
ローにより行われることを特徴とする。
【0064】次に、本発明の第3の液晶表示装置の製造
方法は、第1基板上にゲート線及び櫛歯状の共通電極を
形成し、続いて、前記第1基板上に前記ゲート線及び前
記共通電極を覆うゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上に下から順に半導体膜、オーミック用半
導体膜、ソース・ドレイン用金属膜を堆積させる工程
と、前記ソース・ドレイン用金属膜上に前記ゲート線の
上方に位置するソース電極用レジストマスク及びドレイ
ン電極用レジストマスクを形成すると共に、前記共通電
極の櫛歯状の電極間に電極が形成されるべく画素電極用
レジストマスクを形成する工程と、前記ソース電極用レ
ジストマスク、前記ドレイン電極用レジストマスク及び
前記画素電極用レジストマスクをマスクとして前記ソー
ス・ドレイン用金属膜及び前記オーミック用半導体膜を
エッチング除去し、前記オーミック用半導体膜及び前記
ソース・ドレイン用金属膜からなるソース電極積層パタ
ーン、ドレイン電極積層パターン及び画素電極積層パタ
ーンを形成して少なくとも前記画素電極積層パターンの
櫛歯状の電極が前記共通電極の櫛歯状の電極間に挟まれ
るべく前記画素電極積層パターンを形成する工程と、前
記ソース電極用レジストマスク、前記ドレイン電極用レ
ジストマスク及び前記画素電極用レジストマスクを横方
向にリフローさせて少なくとも前記ソース電極用レジス
トマスク及び前記ドレイン電極用レジストマスクを連結
させて連結レジストマスクとし、前記連結レジストマス
クで前記積層パターンの少なくとも一部を覆う工程と、
前記連結レジストマスクをマスクとして前記半導体膜を
エッチング除去して半導体アイランドを形成する工程と
を有する製造方法によりTFT基板を形成し、続いて、
前記第1基板の前記半導体アイランド側に前記第1基板
と対向する第2基板を配置して対向基板を形成し、さら
に、前記TFT基板と前記対向基板との間に液晶組成物
を充填する液晶表示装置の製造方法であって、前記連結
レジストマスクを形成する工程が、前記ソース電極用レ
ジストマスク及び前記ドレイン電極用レジストマスクに
有機溶剤の溶液を浸透させ、前記ソース電極用レジスト
マスク、前記ドレイン電極用レジストマスク及び前記画
素電極用レジストマスクの溶解を生じさせる溶解リフロ
ーにより行われることを特徴とする。
【0065】上記本発明の第1、2、3の液晶表示装置
の製造方法において、前記ソース電極用レジストマスク
及び前記ドレイン電極用レジストマスクを形成する工程
が、前記ソース・ドレイン用金属膜の上に前記ソース電
極用レジストマスク及び前記ドレイン電極用レジストマ
スクが互いに向き合う側に膜厚の厚い厚レジストマスク
を形成し、前記ソース電極用レジストマスク及び前記ド
レイン電極用レジストマスクが互いに遠ざかる側に前記
厚レジストマスクよりも薄い薄レジストマスクを形成す
ることにより行われ、前記連結レジストマスクを形成す
る工程が、前記厚レジストマスク及び前記薄レジストマ
スクを溶解リフローさせることにより行われ、前記ソー
ス電極用レジストマスク及び前記ドレイン電極用レジス
トマスクに挟まれたチャネル領域近傍で前記連結レジス
トマスクの横方向の広がりが大きく、前記チャネル領域
から遠ざかるに従って前記連結レジストマスクの横方向
の広がりが徐々に小さくなり、前記ソース電極用レジス
トマスク及び前記ドレイン電極用レジストマスクを形成
する工程と前記連結レジストマスクを形成する工程との
間で、前記連結レジストマスクを形成する工程の直前
に、前記ソース電極用レジストマスク及び前記ドレイン
電極用レジストマスクをエッチングして前記薄レジスト
マスクのみを除去して前記厚レジストマスクを少なくと
も残存させて残存レジストマスクとする工程を有し、前
記連結レジストマスクを形成する工程が、前記残存レジ
ストマスクを溶解リフローさせて連結レジストマスクを
形成することにより行われる。さらに、これらの連結レ
ジストマスクは、前記連結レジストマスクが、少なくと
も前記ソース電極用レジストマスク及び前記ドレイン電
極用レジストマスクに挟まれたチャネル領域を覆う形状
に形成される。
【0066】また、上記本発明の第1、2、3の液晶表
示装置の製造方法において、前記半導体アイランドを形
成する工程の後に、前記ゲート絶縁膜上に前記積層パタ
ーン及び前記半導体アイランドを覆う保護絶縁膜を形成
する工程と、前記ゲート線の上では前記保護絶縁膜及び
前記ゲート絶縁膜を開口し、前記積層パターンの上では
前記保護絶縁膜を開口してそれぞれゲート線用コンタク
トホール及びソース・ドレイン用コンタクトホールを形
成する工程と、前記保護絶縁膜上に前記ゲート線用コン
タクトホール及び前記ソース・ドレイン用コンタクトホ
ールを介してそれぞれ前記ゲート線及び前記積層パター
ンと接続するゲート線端子電極及びソース・ドレイン用
上部電極を形成する工程が続く。
【0067】また、上記本発明の第1、2、3の液晶表
示装置の製造方法において、前記ゲート線、前記ゲート
電極を構成するゲート金属膜及び前記ソース・ドレイン
用金属膜は、それぞれ下記構成の金属膜のいずれかであ
る。
【0068】・ITO膜 ・インジウムスズ合金 ・アルミニウムまたはアルミニウム合金の1層構造 ・クロムまたはクロム合金の1層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
層がクロムまたはクロム合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
層がチタンまたはチタン合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
層が窒化チタンまたは窒化チタン合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
層がモリブデンまたはモリブデン合金の2層構造 ・1層がクロムまたはクロム合金で、他の層がモリブデ
ンまたはモリブデン合金の2層構造 ・1層目及び3層目がクロムまたはクロム合金で、2層
目がアルミニウムまたはアルミニウム合金の3層構造 ・1層目及び3層目がモリブデンまたはモリブデン合金
で、2層目がアルミニウムまたはアルミニウム合金の3
層構造 ・アルミニウムまたはアルミニウム合金、モリブデンま
たはモリブデン合金、クロムまたはクロム合金の3層構
造 ・アルミニウムまたはアルミニウム合金、モリブデンま
たはモリブデン合金、チタンまたはチタン合金の3層構
造 ・アルミニウムまたはアルミニウム合金、窒化チタンま
たは窒化チタン合金、チタンまたはチタン合金の3層構
【0069】
【発明の実施の形態】本発明の第1の実施形態を図1に
基づいて説明する。ここで、第1の実施形態は、以下に
述べる実施形態の基本形をなす実施形態であり、図1
は、本実施形態の配線パターンの形成方法を工程順に示
す模式断面図である。更に以下の本発明の実施の形態に
おいて、前記有機膜がレジスト膜である場合について説
明するが、本発明は、これに限らず前記有機膜でも可能
である。
【0070】本発明の第1の実施形態によれば、図1
(a)に示すように、従来の技術で説明したのと同様
に、絶縁基板1上にアルミ・銅合金の金属膜2が形成さ
れる。ここで、金属膜2の膜厚は1μm程度である。そ
して、この金属膜2上の所定の領域に、公知のフォトリ
ソグラフィ技術でもってレジストマスク7が形成され
る。ここで、金属膜2の下地を絶縁基板1としたが、こ
の絶縁基板は液晶表示装置に用いられるガラス等の透明
基板、アモルファスシリコン、シリコン酸化膜、シリコ
ン窒化膜、半導体集積回路に用いられるシリコン酸化
膜、シリコン窒化膜等の絶縁膜であっても良い。
【0071】次に、図1(b)に示すように、レジスト
マスク7がエッチングのマスクにされ、金属膜2に第1
のエッチングが施されて第1の順テーパー層15が形成
される。ここで、上記のエッチングは、塩素、酸素等を
反応ガスとするプラズマエッチングで行われ、形成され
る配線の断面は順テーパ形状になる。
【0072】次に、第1の順テーパー層15の形成後、
レジストマスク7が絶縁基板1と共に薬液(すなわち、
有機溶剤の溶液、アルカリ溶液又は酸性溶液のうち少な
くとも一つを含む)の蒸気中に曝されるか、或いは、極
希薄な(例として、1/100〜1/1000)濃度の
薬液中に浸漬する。
【0073】以下では、特に薬液に、有機溶剤の溶液を
用いた例を示すが、アルカリ溶液、酸性溶液でも可能で
ある。
【0074】有機溶剤の溶液の蒸気中への暴露の場合に
は、処理時の蒸気密度の影響があり有機溶剤の温度、基
板温度共に常温(20℃付近)で処理する場合で、蒸気
密度の高いアセトンやプロピレングリコールモノエチル
エーテルを用いる場合には、0.1〜3分の蒸気暴露処
理だが、蒸気密度の低いトリプロピレングリコールモノ
エチルエーテルや、N−メチル−2−ピロリドンを用い
る場合には、5〜20分を要する場合もある。又、有機
溶剤の温度、基板温度が、高くなると処理時間は、長
く、低くなると処理時間は、短時間の蒸気暴露処理で目
標の溶解リフロー処理が達成される。
【0075】後者の極希薄な濃度の有機溶剤溶液中への
浸漬処理においては、有機溶剤濃度が高いと有機溶剤溶
液中にレジストが溶解し剥離を起こす為、溶解剥離を起
こさずに、しかもレジスト中に有機溶剤の一部が浸透す
るように溶液中の有機溶剤濃度を極希薄に調整する必要
がある。
【0076】ここで、本実施形態においては、有機溶剤
としてアセトン、プロピレングリコールモノエチルエー
テル、トリプロピレングリコールモノエチルエーテル、
N−メチル−2−ピロリドンを用いたが、有機溶剤は、
以下に示す有機溶剤のうち少なくとも一つを含むもので
あれば、本実施形態の変形例として適用可能であり、以
下に述べる実施形態においても、同様のことが言える。
以下には、有機溶剤を上位概念としての有機溶剤と、そ
れを具体化した下位概念の有機溶剤とに分けて示してい
る。(Rはアルキル基又は置換アルキル基、Arはフェ
ニル基又はフェニル基以外の芳香環を示す)有機溶剤: ・アルコール類(R−OH) ・アルコキシアルコール類 ・エーテル類(R−O−R、Ar−O−R、Ar−O−
Ar) ・エステル類 ・ケトン類 ・グリコール類 ・アルキレングリコール類 ・グリコールエーテル類 上記有機溶剤の具体例: ・CH3OH、C25OH、CH3(CH2)XOH ・イソプロピルアルコール(IPA) ・エトキシエタノール ・メトキシアルコール ・長鎖アルキルエステル ・モノエタノールアミン(MEA) ・アセトン ・アセチルアセトン ・ジオキサン ・酢酸エチル ・酢酸ブチル ・トルエン ・メチルエチルケトン(MEK) ・ジエチルケトン ・ジメチルスルホキシド(DMSO) ・メチルイソブチルケトン(MIBK) ・ブチルカルビトール ・n−ブチルアセテート(nBA) ・ガンマーブチロラクトン ・エチルセロソルブアセテート(ECA) ・乳酸エチル ・ピルビン酸エチル ・2−ヘプタノン(MAK) ・3−メトキシブチルアセテート ・エチレングリコール ・プロピレングリコール ・ブチレングリコール ・エチレングリコールモノエチルエーテル ・ジエチレングリコールモノエチルエーテル ・エチレングリコールモノエチルエーテルアセテート ・エチレングリコールモノメチルエーテル ・エチレングリコールモノメチルエーテルアセテート ・エチレングリコールモノ−n−ブチルエーテル ・ポリエチレングリコール ・ポリプロレングリコール ・ポリブチレングリコール ・ポリエチレングリコールモノエチルエーテル ・ポリジエチレングリコールモノエチルエーテル ・ポリエチレングリコールモノエチルエーテルアセテー
ト ・ポリエチレングリコールモノメチルエーテル ・ポリエチレングリコールモノメチルエーテルアセテー
ト ・ポリエチレングリコールモノ−n−ブチルエーテル ・メチル−3−メトキシプロピオネート(MMP) ・プロピレングリコールモノメチルエーテル(PGM
E) ・プロピレングリコールモノメチルエーテルアセテート
(PGMEA) ・プロピレングリコールモノプロピルエーテル(PG
P) ・プロピレングリコールモノエチルエーテル(PGE
E) ・エチル−3−エトキシプロピオネート(FEP) ・ジプロピレングリコールモノエチルエーテル ・トリプロピレングリコールモノエチルエーテル ・ポリプロピレングリコールモノエチルエーテル ・プロピレングリコールモノメチルエーテルプロピオネ
ート ・3−メトキシプロピオン酸メチル ・3−エトキシプロピオン酸エチル ・N−メチル−2−ピロリドン(NMP) これ以降の薬液溶解リフローの為の処理として、主に有
機溶剤の溶液の蒸気中に曝される方法を採用して説明す
る。
【0077】本処理方法の具体例として、図24に示す
ように、深さ20mmのステンレスバット容器510
に、N−メチル−2−ピロリドン等の有機溶剤520を
5〜15mmの深さに入れ、処理面を裏返しにし、バッ
ト容器510の上に被せ、さらに有機溶剤520の蒸気
雰囲気をステンレスバット容器510と基板530との
間の空間に密閉するために基板530の上に重り540
を載せる。基板530と有機溶剤520の温度は、常温
(20℃付近)に保つようにする。こうして、有機溶剤
の蒸気に処理基板530をさらし、蒸気暴露処理する。
ここで蒸気密度の高いアセトンやプロピレングリコール
モノエチルエーテルを用いる場合には、0.1〜3分の
蒸気暴露処理だが、蒸気密度の低いトリプロピレングリ
コールモノエチルエーテルや、N−メチル−2−ピロリ
ドンを用いる場合には、5〜20分の処理を行なう。
【0078】レジストに上述した薬液すなわち有機溶剤
の溶液が浸透している状態ではレジストが溶解してリフ
ローが起きる(薬液溶解リフロー)、薬液の供給を絶つ
と薬液は数十秒〜数分以内(有機溶剤の種類による)に
レジスト中の有機溶剤が蒸発してレジストが固まる現象
が見られた。また、溶解中は薬液が浸透しているのでレ
ジストは膨張状態になるが、薬液が蒸発した後では体積
が元に戻ることも見い出した。この薬液リフローによる
レジストがリフローし図1(c)に示すようにレジスト
が横方向に広がる。この薬液リフローは前述の熱リフロ
ーに比較すると、リフロー時のレジスト粘度が低いの
で、本発明では図1(c)にも示すように第1の順テー
パー層15を完全に覆い、更に残りの被エッチング膜で
ある金属膜2の表面の一部も覆うようにリフローする。
一方、熱リフローでは図25に示す構造になりやすい。
また、この薬液リフローは、20℃で、蒸気密度の高い
アセトン、プロピレングリコールモノエチルエーテル等
の有機溶剤溶液の蒸気中に3分間暴露する処理条件の元
で約10μm、5分間以上では、20μm以上にも横方
向にリフロー出来た。この場合の有機溶剤の温度、基板
温度が、高くなると処理時間は、長く、低くなると処理
時間は、短時間で目標の溶解リフロー距離を達成出来
る。
【0079】ここで、薬液溶解リフロー後に、下層膜と
の密着力を促進させる目的で、薬液リフロー処理後でエ
ッチング処理前に、100〜200℃の加熱処理を5〜
60分間行う場合もある。
【0080】次に、この溶解リフローレジストマスク1
3がエッチングのマスクにされ、残存する金属膜2に第
2のエッチングが施されて第2の順テーパー層16が形
成される。この場合も、塩素、酸素等を反応ガスとする
プラズマエッチングで行われる。そして、形成される配
線11の断面は一部階段状に形成されるが、全体的には
順テーパ形状になる。
【0081】上記の第1の実施形態では、第1のエッチ
ングと第2のエッチングで金属膜2がエッチングされる
場合について説明されている。本発明はこのような方法
に限定されるものでない。
【0082】ここで、被エッチング材料が、1種類の金
属膜でなく、積層する2種類以上の被エッチング材料で
構成され、レジストマスクでもって上記の積層膜のうち
上層の被エッチング材料がエッチングされ、溶解リフロ
ーレジストマスクでもって下層の被エッチング材料がエ
ッチングされてもよい。この場合には、1回のフォトリ
ソグラフィ工程でもって、2種類のパターンが形成され
ることになる。
【0083】このレジストマスクの溶解リフロー化を促
進するために、第1のエッチングの工程後、この第1の
エッチングによるレジストマスク表面の変質層除去する
為に、酸素プラズマ処理、すなわちO2流量300sc
cm、100Pa、RFパワー1000Wのプラズマ中
で、120秒処理を行う。或いは、UVオゾン処理、す
なわち100〜200℃基板加熱しオゾンガス雰囲気中
で、UV光を当てて処理する等を行う場合もある。その
処理により、変質化したレジスト表面層が除去され、内
部と外部の差の少ない均一な溶解リフローが起こるよう
になる。
【0084】従来の技術のうち、第1の従来例(加熱に
よる熱リフロー)では、加熱による溶剤分の蒸発による
体積収縮分が、リフロー時の平面寸法広がりにマイナス
要因となり、又、リフロー時の粘度が加熱温度にも関係
するので、粘度を低下させ、広がりを大きくする為に
は、加熱温度を上げる必要があるが、これも体積収縮要
因となっていた。そのため、レジストの平面寸法を大き
くすることにより順テーパー化を実現する本発明の方法
に対して、第1の従来例はある程度の加熱を必要とし、
しかもレジストの体積収縮を伴うという点において、不
利であった。
【0085】これに対して、本発明の上記の第1の実施
形態では、レジストマスク中に溶媒等を浸透させること
による溶解リフローである為、体積収縮を伴わず、加熱
をほとんど必要とせず、しかも大きな粘度低下をさせら
れるので、第2回目のエッチングの前にレジストマスク
の平面寸法を簡便な方法でもって大きく、しかも密着性
良く形成出来るので、順テーパー構造の配線が容易に形
成できるようになる。これによって、従来例1の課題を
完全に克服できた。
【0086】次に、本発明の第2の実施形態を図2、3
に基づいて説明する。ここで、図2および図3は本発明
のスタガード型のTFTの一部の製造工程の模式断面図
である。
【0087】図2(a)に示すように、第3の従来例と
同様に、ガラス等の透明基板からなる絶縁基板21上に
ゲート電極22を形成し、膜厚350nmのゲート絶縁
膜23と膜厚200nmのa−Si膜24と膜厚50n
mのn+型a−Si膜25と膜厚250nmのCr/A
l合金等の金属膜26とが積層して堆積される。
【0088】次に、公知のフォトリソグラフィ技術で、
上記の金属膜26上にレジストマスク27、28が形成
される。そして、これらのレジストマスク27、28が
第1のエッチングのマスクにされ、金属膜26及びn+
型a−Si膜25がドライエッチングされる。
【0089】このようにして、図2(b)に示すよう
に、ソース電極用のオーミックコンタクト層29とソー
ス電極31とドレイン電極用のオーミックコンタクト層
30とドレイン電極32が形成される。
【0090】次に、第1の実施形態で説明したように、
レジストマスク27、28が絶縁基板21と共にアセト
ンからなる有機溶剤の蒸気中に1〜3分間曝される。こ
のようにして、レジストマスク27、28にアセトンが
徐々に浸透し、レジストマスクの溶解を起こし、リフロ
ー(以下、薬液溶解リフロー、溶解リフロー又は薬液リ
フローと呼ぶ)するようになる。このレジストマスクの
溶解リフロー化の処理により、レジストマスク27、2
8の面積が広がり、図2(c)に示すように、溶解リフ
ローしてレジストマスク27、28は、近接部が合体し
て一体となった溶解リフローレジストマスク33とな
る。
【0091】この溶解リフロー化は、粘度が低いので、
溶解リフローレジストマスク33は、第1のエッチング
で形成したオーミックコンタクト層29とソース電極3
1とオーミックコンタクト層30とドレイン電極32を
完全に覆い、更に、下層のa−Si膜24の表面の一部
も覆うようにリフローする。ちなみに、この溶解リフロ
ーでは、処理条件により、最大20μmまで広げること
が可能であることが確認されている。
【0092】ここで、このレジストマスクの溶解リフロ
ー化を促進するために、第1のエッチングの工程後、こ
の第1のエッチングによるレジストマスク表面の変質層
除去する為に、酸素プラズマ処理、すなわちO2流量3
00sccm、100Pa、RFパワー1000Wのプ
ラズマ中で、120秒処理を行う、又は、UVオゾン処
理、すなわち100〜200℃基板加熱しオゾンガス雰
囲気中で、UV光を当てて処理する等を行う場合もあ
る。その処理により、変質化したレジスト表面層が除去
され、内部と外部の差の少ない均一な溶解リフローが起
こるようになる。
【0093】また、上記酸素プラズマ処理、およびUV
オゾン処理は、レジストで覆われていない膜表面の濡れ
性を改善する効果もあり、溶解したレジストが膜表面を
リフローし易くなるという効果もある。
【0094】さらに、薬液リフロー処理前に下地(ここ
では、a−Si膜、金属膜)に対し濡れ性のみを改善す
る目的には、(1)基板をフッ酸溶液に浸漬する。
(2)プラズマ(O2、フッ素系ガス(SF6、CF4
CHF3等)又はフッ素系ガスと酸素(SF6/O2、C
4/O2、CHF3/O2等))で表面処理する。(3)
上層膜のエッチングをドライエッチングではなくウェッ
トエッチングのみで行う等により、薬液リフロー前の膜
表面を滑らか、或は親水性にし濡れ性を改善する方法が
上げられる。
【0095】この薬液リフロー処理前に行う前処理方
法、条件の選択は、レジスト表面変質層の除去率、薬液
リフローする膜表面の濡れ性の改善率を測定し必要に応
じ使い分ける。
【0096】次に、溶解リフローレジストマスク33が
エッチングマスクにされて、a−Si膜24に第2のエ
ッチングが施される。このようにして、図3(a)に示
すように、アイランド層34が形成される。そして、溶
解リフローレジストマスク33が除去され、図3(b)
に示すように、絶縁基板21上の所定の領域に逆スタガ
ード型のTFTが形成される。これ以降の工程の説明は
省略されるが、例として画素電極、パッシベーション絶
縁膜、配向膜等が形成されてTFT基板が完成し、続い
て、絶縁基板21に対向する第2の絶縁基板を用意し
て、その上にカラーフィルタ、ブラックマトリクス、透
明電極、パッシベーション膜、配向膜等を形成して対向
基板を完成させ、縦電界型の液晶表示装置を製造する場
合には、さらに、TFT基板と対向基板を接着し、スペ
ーサで所定の間隔を保つようにした上でTFT基板と対
向基板との間に液晶組成物を充填すると液晶表示装置が
完成することになる。
【0097】以下に述べるいずれの実施形態において
も、縦電界型の液晶表示装置を製造する場合には、図示
した製造工程以降に上述の製造工程が続くこととなる。
【0098】従来の技術のうち第3の従来例では、2回
のフォトリソグラフィ工程が必要であったが、本発明の
第2の実施形態では、これが1回に削減されるようにな
る。このようにして、スタガード型のTFTの製造工程
が大幅に削減され、製造コストが低減するようになる。
これによって、第3の従来例の課題を完全に克服でき
た。
【0099】また、上記の第2の実施形態では、レジス
トマスクの溶解による寸法膨張のためのリフロー化がレ
ジストマスク27、28をアセトンからなる有機溶剤の
蒸気中に1〜3分間曝し、レジストマスク27、28に
アセトンが徐々に浸透しレジストマスクの溶解を起こす
ようにしているが、本発明はこの方法に限定されるもの
ではない。他の方法としては、既に本発明の第1の実施
形態において記述した、極希薄な(例として1/100
〜1/1000)濃度の有機溶剤溶液中に浸漬する方法
でも可能である。但し極希薄な濃度の有機溶剤溶液中へ
の浸漬処理においては、有機溶剤濃度が高いと有機溶剤
溶液中にレジストが溶解し剥離を起こす為、溶解剥離を
起こさずに、しかもレジスト中に有機溶剤の一部が浸透
するように溶液中の有機溶剤濃度を極希薄に調整する必
要がある。使用する有機溶剤としては、既に本発明の第
1の実施形態において列記した有機溶剤すなわち(アル
コール類(R−OH)、アルコキシアルコール類、エー
テル類(R−O−R、Ar−O−R、Ar−O−A
r)、エステル類、ケトン類、グリコール類、アルキレ
ングリコール類、グリコールエーテル類及びそれら有機
溶剤の具体例とその混合溶剤)が、使用可能である。
【0100】なお、第1、2の実施形態で説明したアセ
トンに適したレジストマスクの材料としては、次のよう
な有機レジストが好ましい。例えば、高分子化合物と感
光剤及びその他添加剤から形成されるものとして、有機
材料のみからなるレジストや有機材料と無機材料との混
合からなるレジストがある。有機材料のみからなるレジ
ストでは、ポリビニル系の例としてポリビニルケイ皮酸
エステルがある。また、ゴム系の例としては、環化ポリ
イソプレンや環化ポリブタジエンにビスアジド化合物を
混合した物がある。ノボラック樹脂系の例としては、ク
レゾールノボラック樹脂とナフトキノンジアジド−5−
スルフォン酸エステルを混合した物がある。さらにアク
リル酸の共重合樹脂系の例としてポリアクリルアミドや
ポリアミド酸がある。その他の例としては、臭素、ヨウ
素を添加又は、多く含むレジストがある。一方、有機材
料と無機材料からなるレジストとしては、Si含有レジ
ストの例としてのシロキサン又は、ポリシロキサン、ポ
リシラン、ポリシリーン、カルボシランを含むレジスト
があり、Si以外の金属含有レジストの例としてゲルマ
ニウムを含有するレジストがある。また、第1、2の実
施形態で説明したレジストマスクは、ネガ型あるいはポ
ジ型のいずれのレジストで形成されていてもよい。ポジ
型としては、ノボラック樹脂系の、例えば、クレゾール
ノボラック樹脂とナフトキノンジアジド−5−スルフォ
ン酸エステルを混合した物が適している。ネガ型として
は、ゴム系の、例えば、環化ポリイソプレンや環化ポリ
ブタジエンにビスアジド化合物を混合した物が適してい
る。
【0101】また、本発明で説明した方法に追加し、レ
ジストマスクの溶解リフロー化した後に、例えば、レジ
ストマスクのO2アッシング処理や、UVオゾン処理を
行うとレジストマスクのうちの余分にリフローし広がっ
た部分の除去によるレジストマスクの面積を縮小化する
ことで、レジストマスクの広がり大きさを再調整してか
ら、エッチングすることで目的とするエッチングパター
ンの微調整も可能であることを付け加えておく。
【0102】さらに、本発明で説明した方法に追加し、
レジストマスクの溶解リフロー化後のエッチング処理を
行った後、レジストマスクの膜厚のマスクとしての機能
を損なわない限りにおいて、更にもう一度レジストマス
クの溶解リフロー化を行い再度エッチングを行う方法を
用いれば、これによる複雑な形状のパターンニングも可
能なことにも言及しておく。
【0103】更に、本発明で説明したように、レジスト
マスクの溶解リフロー化による寸法膨張化と、例えば、
レジストマスクのO2アッシング処理等による寸法縮少
化とエッチング処理を数回以上組み合わせる事によるパ
ターン形成についても可能でありこれによる複雑な形状
のパターンニングも可能なことにも言及しておく。
【0104】次に、以上述べた本発明の基本的な実施形
態を第3の実施形態以降においてさらに具体的に説明す
る。図4〜7は、第3の実施形態の製造方法を製造工程
順に示す図であり、それぞれの図において、(a)はT
FT近傍の様子を示す模式平面図であり、(b)は、
(a)における切断線A−A'に沿った模式断面図であ
る。また、(a)においてはゲート電極が外部に導出さ
れる端子部も併せて示しているが、これは、ゲート電極
の導出される端子部の端子構造がドレイン電極が導出さ
れる端子部の構造と異なるためである。ドレイン電極が
導出される端子部は、図7(b)に示す画素電極構造と
同じであるので図示を省略している。端子部の構造は、
第4、5の実施形態についても第3の実施形態と同じで
ある。
【0105】第3の実施形態の製造方法を示す図4
(b)、図5(b)は、それぞれ本発明の第2の実施形
態の図2(a)、図2(b)と同じであるので、詳細な
説明は省略する。
【0106】第2の実施形態と同様にして、図4(a)
に示すように、絶縁基板41上にゲート電極42(ゲー
ト端子電極142に導出される)、ゲート絶縁膜43、
アイランド層となるa−Si膜44、n+型a−Si膜
からなるオーミックコンタクト層49、50、ソース電
極51、ドレイン電極52がレジストマスク47、48
をマスクとして形成される。
【0107】次に、図5(b)に示すように、溶解リフ
ローし合体した溶解リフローレジストマスク53が形成
され、それをマスクとし、a−Si膜44をエッチング
すると、a−Si膜44からなるアイランド層54が形
成される。更にその後、溶解リフローレジストマスク5
3を、剥離除去する。剥離液としては、DMSO(ジメ
チエルスルホキシド)とモノエタノールアミンを混合し
た剥離液を用い、ウェット剥離処理する。又更にその
後、O2プラズマ、又はUVオゾン中で処理する。
【0108】次に、図6(b)に示すように、パッシベ
ーション膜55を成膜後、フォトリソグラフィ工程とS
6/Heガス=50/150sccm、10Pa、1
000W、250秒のドライエッチング処理によりソー
ス電極51の上にコンタクトホール56を形成する。こ
のとき、ゲート端子電極142の上にはゲート絶縁膜4
3及びパッシベーション膜55が覆っているので、ゲー
ト端子電極142のコンタクトホール56はそれらを貫
通する形に形成される。
【0109】最後に、図7(b)に示すように、ITO
等からなる透明金属膜を成膜後、フォトリソグラフィ工
程と塩化第2鉄系エッチング液により画素電極57及び
端子部電極58を形成する。これにより液晶ディスプレ
イ用薄膜トランジスタアレイ及び画素電極が形成され
る。
【0110】本実施形態においては、図5(a)の模式
平面図に示すように、溶解リフローレジストマスク53
が、ソース電極51及びドレイン電極52を完全に、或
る所定のマージンを有して覆い、かつ、ソース電極51
とドレイン電極52とに挟まれたTFTのチャネル領域
59をも完全に覆うように横方向にリフローし、アイラ
ンド層54が溶解リフローレジストマスク53のパター
ン通りにパターニングされることがことがわかる。
【0111】次に、本発明の第4の実施形態の製造方法
を図8〜11を参照して説明する。それぞれの図におい
て、(a)はTFT近傍の様子を示す模式平面図であ
り、(b)は、(a)における切断線A−A'に沿った
模式断面図である。この実施形態は、第3の実施形態と
基本的構造及びプロセスは同様である。
【0112】本実施形態が第3の実施形態と異なる点に
ついて説明すると、図8(b)に示すように、レジスト
マスクを通常の膜厚(約3μm)の厚レジストマスク6
7と薄い膜厚(約0.2〜0.7μm)の薄レジストマ
スク68により形成する。
【0113】これは、図8(a)に示すように、ソース
電極71及びドレイン電極72の上にあって、チャネル
領域79側に位置する部分のレジストマスクの膜厚のみ
を厚くして厚レジストマスク67とし、チャネル領域7
9から離れた部分のレジストマスクの膜厚を薄くして薄
レジストマスク68とする。
【0114】このレジストマスクの部分的膜厚の制御方
法としては、(1)露光工程で使用するレチクルのマス
クパターンにおいて遮光部と少なくとも2段階以上の透
過光量に制御した半遮光部とが形成され、前記遮光部と
半遮光部とがレジスト膜に転写され前記レジストマスク
が形成される様にする方法、(2)露光工程で2種以上
のレチクルマスクを使用し、露光量をすくなくとも2段
階以上に変化させ露光することで前記レジストマスクが
形成される様にする方法が、例として挙げられる。
【0115】このように形成したレジストマスクを基
に、第1のエッチングを施しオーミックコンタクト層6
9、70、ソース電極71、ドレイン電極72を形成す
る。
【0116】次に、図9(b)に示すように、厚レジス
トマスク67及び薄レジストマスク68に対し、絶縁基
板61と共に有機溶剤の蒸気中に1〜3分間曝すと、厚
レジストマスク67及び薄レジストマスク68にアセト
ンが徐々に浸透し、レジストマスクの溶解を起こし、リ
フローするようになる。このレジストマスクの溶解リフ
ロー化の処理により、図9(a)に示すように、厚レジ
ストマスク67及び薄レジストマスク68の面積が広が
り、溶解リフローレジストマスク73となる。
【0117】但しこの場合、溶解リフローレジストマス
ク73のうち、厚レジストマスク67の部分は面積の広
がりが大きく、チャネル領域79を中心として大きく横
方向に広がり、溶解リフローレジストマスク73のうち
薄レジストマスク68の部分は、厚レジストマスク67
の広がりに比べて面積の広がりが小さくなる。
【0118】次に、この溶解リフローレジストマスク7
3をマスクに、第2のエッチングをa−Si膜64に施
すと、図9(b)に示すように、チャネル領域79を中
心として幅広にパターニングされたアイランド層74が
形成される。
【0119】この場合に、溶解リフローレジストマスク
73を使用することで、図10(a)に示すように、ア
イランド層74の寸法が、チャネル領域79近傍では大
きく、チャネル領域79から離れたソース電極71、ド
レイン電極72の周辺では小さく形成されるように制御
され、この点が第3の実施形態と異なる点である。これ
は、ソース、ドレイン電極形成用のレジストマスク6
7、68を利用してTFTのチャネル領域近傍のアイラ
ンド層を幅広に形成して、TFTとして半導体活性層が
余裕をもって形成されるようにし、半導体活性層から遠
ざかる領域のアイランド層は、特にその下に配線された
ゲート電極(ゲート配線)との寄生容量を小さくするた
めにソース電極71及びドレイン電極72の幅に近い幅
で形成しようとするものである。これにより、第3の実
施形態に比較して、ソース配線及びドレイン配線周辺に
余分なアイランド層が形成されないようにするというメ
リットがある。
【0120】この後に続くプロセスは、溶解リフローレ
ジストマスク73を、剥離除去し、第3の実施形態と同
様、図10(b)、図11(b)に示すように、パッシ
ベーション膜75、コンタクトホール76、画素電極7
7及び端子部電極78を形成して、液晶ディスプレイ用
薄膜トランジスタアレイ及び画素電極が得られる。
【0121】次に、本発明の第5の実施形態の製造方法
を図12〜15を参照して説明する。それぞれの図にお
いて、(a)はTFT近傍の様子を示す模式平面図であ
り、(b)は、(a)における切断線A−A'に沿った
模式断面図である。この実施形態は、第4の実施形態と
基本的構造及びプロセスは同様である。
【0122】本実施形態が第4の実施形態と異なる点に
ついて説明すると、図12(b)に示すように、レジス
トマスクを形成する場合に、レジストマスクを通常の膜
厚(約3μm)の厚レジストマスク87と薄い膜厚(約
0.2〜0.7μm)の薄レジストマスク88とからな
るように形成する。
【0123】これは、ソース電極91及びドレイン電極
92の上にあってチャネル領域99側に位置する部分の
レジストマスクの膜厚のみを厚くして厚レジストマスク
87とし、チャネル領域99から離れた部分のレジスト
マスクの膜厚を薄くして薄レジストマスク88とする。
このように形成したレジストマスクを基に第1のエッチ
ングを施し、オーミックコンタクト層89、90及びソ
ース電極91、ドレイン電極92を形成する。
【0124】本実施形態が、第4の実施形態と異なるの
は、この第1のエッチングの後に、O2プラズマ雰囲気
中でアッシング処理し、レジストマスクのうち薄レジス
トマスク88(膜厚約0.2〜0.7μm)を完全に除
去する。これにより、図13(b)に示すように、レジ
ストマスクのうち厚レジストマスク87のみが残存レジ
ストマスク100となって残存するようになる。
【0125】次に、厚レジストマスク87の一部のみ残
存した残存レジストマスク100を絶縁基板81と共に
有機溶剤の蒸気中に1〜3分間曝すと、残存レジストマ
スク100に有機溶剤が徐々に浸透し、残存レジストマ
スク100の溶解を起こし、リフロー(以下溶解リフロ
ーと呼ぶ)するようになる。この残存レジストマスク1
00の溶解リフロー化の処理により、図14(b)に示
すように、残存レジストマスク100の面積が広がり、
溶解リフローレジストマスク93となる。
【0126】但しこの場合、図13(a)に示すよう
に、残存レジストマスク100がソース電極91及びド
レイン電極92の上のチャネル領域99側にのみに形成
され、この2つの残存レジストマスク100が溶解リフ
ローにより合体し、図14(a)に示すように、溶解リ
フローレジストマスク93となって、a−Si膜84の
うち、チャネル領域99近傍のみが覆われている。ここ
で、チャネル領域99から離れたところに位置するソー
ス電極91及びドレイン電極92は、溶解リフローレジ
ストマスク93で覆われていない。
【0127】次に、図14(b)に示すように、この溶
解リフローレジストマスク93をマスクに第2のエッチ
ングをa−Si膜84に施し、アイランド層94を形成
する。この場合に、図14(a)に示すように、溶解リ
フローレジストマスク93を使用することで、アイラン
ド層94は、チャネル領域99の近傍で大きく広がって
形成され、チャネル領域99から離れた領域では、溶解
リフローレジストマスク93はなく、レジストに代わっ
てソース電極91及びドレイン電極92がエッチングマ
スクとなり、ソース電極91及びドレイン電極92(こ
の2つに加えて、ソース電極91及びドレイン電極92
に接続する配線も含む)のパターンに自己整合してa−
Si膜84がエッチングされるので、第4の実施形態に
比べて、アイランド層94をチャネル領域99から離れ
た領域において余分な広がりを持たずに形成することが
出来る。この点が第4の実施形態と異なる点である。こ
れは、ソース、ドレイン電極形成用のレジストマスク8
8、87を利用してアイランド層を、TFTのチャネル
領域近傍とチャネル近傍以外の領域とで異なる形状にな
るように形成するのが本実施形態の目的であり、これに
より、第4の実施形態において述べたように、特にアイ
ランド層94とその下に配線されたゲート配線との寄生
容量を第4の実施形態よりもさらに減らすことが出来る
というメリットがある。
【0128】アイランド層94形成後に続くプロセス
は、溶解リフローレジストマスク93を剥離除去し、第
3の実施形態と同様、図15(a)、(b)に示すよう
に、パッシベーション膜95、コンタクトホール96、
画素電極97及び端子部電極98を形成して、液晶ディ
スプレイ用薄膜トランジスタアレイ及び画素電極が得ら
れる。
【0129】次に、本発明を横電界型の液晶表示装置に
適用した例を第6の実施形態として図16〜22に示
す。図16は、1画素分の表示セルについて、TFT基
板の様子を示すもので、図16(a)は、TFT基板を
その上面から眺めたときの平面図であり、図16(b)
は、図16(a)における切断線C−C'を通りTFT
基板に直交する平面でTFT基板、液晶、CF基板(T
FT基板に対向するカラーフィルタ基板を指し、以下、
CF基板と記載する)を切断したときの断面図である。
また、図17〜22は、横電界型の液晶表示装置のTF
T基板の製造方法を工程順に示す製造工程断面図であ
り、各図において(a)は図16(a)の切断線C−
C'に沿った断面図であり、(b)、(c)は図16
(a)には示されないが、それぞれゲート配線の外部取
出し用端子としてのゲート端子、ドレイン配線の外部取
出し用端子としてのドレイン端子の断面図である。
【0130】横電界型の液晶表示装置の動作について図
16を参照して簡単に説明すると次のようになる。
【0131】ガラス基板等の絶縁性の第1透明基板20
1の上にはまずゲート電極222を兼ねるゲート配線3
22が基板上を並行して配線され、同時に共通電極34
2も形成される。共通電極342は櫛歯状に形成され、
後の工程で形成されるやはり櫛歯状の画素電極と対をな
して電界を発生させる。ゲート線322、共通電極34
2の上にはゲート絶縁膜223が形成され、その上をド
レイン配線332がゲート配線322と交差するように
して形成される。ドレイン配線332はドレイン電極2
32を兼ね、ドレイン配線332の形成と同時にソース
電極231及びその延長線である櫛歯状の画素電極25
7が形成される。ドレイン配線332、ソース電極23
1、画素電極257を覆ってパッシベーション膜255
が形成されるが、ゲート配線322及びドレイン配線3
32は基板端部においては外部との接続用にその上の絶
縁膜が開口され、図16には示されないが、コンタクト
ホールが形成され、コンタクトホールを通して外部から
ゲート配線322及びドレイン配線332に電気信号が
印加される。
【0132】画素電極257は、図16(a)に示すよ
うに、下方に形成された共通電極342と共に互いに平
行する電極を形成し、これらの間に電圧を印加すること
により、第1透明基板201の表面に概略平行な電界を
生じさせ、第1透明基板201とそれに対向する基板と
の間に充填されることとなる液晶318の向きを制御す
る。
【0133】次に、第6の実施形態の横電界型の液晶表
示装置の製造方法について図17〜23を参照して説明
する。
【0134】まず、第1透明基板201の上にCr等の
ゲート電極222を形成するが、このとき同時に第1透
明基板201の他の領域上に共通電極342及びゲート
端子電極242とを形成する(図17・・・第1PR工
程)。
【0135】次に、シリコン酸化膜及びシリコン窒化膜
(SiNx)を順に第1透明基板201上全面に堆積し
てゲート絶縁膜223とし、続いて、a−Si膜22
4、n+型a−Si膜225、ソース・ドレイン用の金
属膜226を順に堆積し、さらに金属膜226の上にレ
ジストマスク227、228、229を形成する。この
レジストマスク227、228、229をマスクとし
て、金属膜226及びn+型a−Si膜225を同じパ
ターンにパターニングする(図18・・・第2PR工
程)。このとき、レジストマスク227は、図16
(a)に示されるように、画素中央部では櫛歯状の画素
電極のマスクをも兼ねており、画素電極257及びその
下のオーミックコンタクト層(図示略)が形成される。
【0136】次に、レジストマスク227、228、2
29が第1透明基板201と共にアセトンからなる有機
溶剤の蒸気中に1〜3分間曝される。このようにする
と、レジストマスク227、228、229にアセトン
が徐々に浸透し、レジストマスクの溶解を起こし、リフ
ローするようになる。このレジストマスクの溶解リフロ
ー化の処理により、レジストマスク227、228、2
29の面積が広がり、図19(a)に示すように、溶解
リフローしてレジストマスク227、228は、近接部
が合体して一体となった溶解リフローレジストマスク2
33となり、レジストマスク229は溶解リフロー化の
処理により、面積が広がり溶解リフローレジストマスク
253となる。
【0137】この溶解リフロー化は、粘度が低いので、
溶解リフローレジストマスク233は、第1のエッチン
グで形成したオーミックコンタクト層249とソース電
極231とオーミック層250とドレイン電極232を
完全に覆い、更に、下層のa−Si膜224の表面の一
部も覆うようにリフローする。また、ドレイン端子で
は、溶解リフロー化の処理により、レジストマスク22
9が広がって溶解リフローレジストマスク253となっ
て、第1のエッチングで形成したドレイン端子電極25
2、オーミックコンタクト層を完全に覆う。この溶解リ
フローでは、処理条件により、最大20μmまで広げる
ことが可能であることが確認されている。
【0138】ここで、このレジストマスクの溶解リフロ
ー化を促進するために、第1のエッチングの工程後、こ
の第1のエッチングによるレジストマスク表面の変質層
除去する為の酸素プラズマ処理を既に述べた方法に従っ
て行うことも可能である。さらに、薬液リフロー処理前
に下地に対し濡れ性のみを改善するための処理を既に述
べた方法に従って行うことも可能である。
【0139】次に、溶解リフローレジストマスク23
3、253がエッチングマスクにされて、a−Si膜2
24に第2のエッチングが施される。このようにして、
アイランド層234、254が形成される(図19)。
【0140】次に、溶解リフローレジストマスク23
3、253が除去され、パッシベーション膜255を成
膜後、フォトリソグラフィ工程とSF6/Heガス=5
0/150sccm、10Pa、1000W、250秒
のドライエッチング処理によりゲート端子及びドレイン
端子にそれぞれコンタクトホール256、276を形成
する。ここで、ゲート端子では、コンタクトホール25
6はゲート絶縁膜223及びパッシベーション膜255
を貫通し、ドレイン端子では、コンタクトホール276
はパッシベーション膜255のみを貫通する構成となる
(図20・・・第3PR工程)。
【0141】次に、端子領域を除く表示部の表面を配向
膜317で覆う(図21)。或いは、別の形態として、
コンタクトホール256、276を覆うようにしてIT
O等からなる透明金属膜を成膜後、フォトリソグラフィ
工程と塩化第2鉄系エッチング液によりゲート端子透明
電極267及びドレイン端子透明電極268を形成し、
端子部における配線引出抵抗を下げ、その上で端子領域
を除く表示部の表面を配向膜317で覆う(図22・・
・第4PR工程)。
【0142】ここで、本発明の特徴は、1回のPRで2
つの異なるマスクパターンを形成してそれぞれのマスク
を用いて2回エッチングすることにあるが、1回目のエ
ッチングによる形成パターンと2回目のエッチングによ
る形成パターンの相違が図16(a)の平面図では微細
すぎて表現しきれないので、図16(a)の破線で囲ん
だ円形領域の拡大平面図及び断面図を図23に改めて示
すこととする。図23(b)は図23(a)の切断線D
−D'に沿った断面図である。
【0143】図23(a)に示すように、1回目のエッ
チングでは、ソース電極232及びドレイン電極231
とそれらの下のオーミック層が同じ形状に形成され、2
回目のエッチングに際しては、ソース電極231とドレ
イン電極232とに挟まれたチャネル領域299が、図
19(a)に示す本発明のレジスト溶解リフロー処理に
より、図18(a)のレジストマスク227及びレジス
トマスク228が連結して図19(a)の溶解リフロー
レジストマスク233となるので、完全にレジストマス
ク233により覆われる。また、溶解リフローレジスト
マスク233は、チャネル領域299以外では、ソース
電極231とドレイン電極232の幅を一様に太くした
形でソース電極231、ドレイン電極232及びa−S
i膜224を覆うので、2回目のエッチングによりa−
Si膜のチャネル領域(アイランド層234の一部)が
形成されると同時に、チャネル領域以外では、ソース電
極231とドレイン電極232の幅を一様に太くした形
のアイランド層234が形成される。勿論、画素電極2
57(及びその下のオーミック層)の下方のアイランド
層も、画素電極257の幅を一様に太くした形状とな
る。
【0144】尚、第6の実施形態では、図18から図1
9に渡る製造工程について1種類の膜厚のレジストマス
クを用いる方法について説明したが、図8、9に示す第
4の実施形態のレジストマスクの形成方法、図12〜1
4に示す第5の実施形態のレジストマスクの形成方法を
本実施形態に適用してアイランド層を形成することもで
きることは言うまでもない。
【0145】以上のようにして横電界型の液晶表示装置
のアクティブマトリクス基板を形成することができる
が、上述の図19における工程は、従来の製造方法では
1PR工程を必要としていたが、本発明の製造方法によ
り不要となる。従って、本発明の製造方法によれば、従
来の製造方法が5回のPR工程を必要としていたところ
を4PR工程で済ますことができる。さらに、上述の図
22における透明金属膜の端子電極を形成する工程を省
けば、3回のPR工程で横電界型の液晶表示装置のアク
ティブマトリクス基板を製造できることになり、製造コ
スト低減効果がさらに大きくなる。
【0146】最後に、第1透明基板201の裏面(TF
Tの形成されていない第1透明基板201の面を裏面と
呼ぶ)には偏光板210を形成すると、横電界型の液晶
表示装置のTFT基板が完成する(図16(b))。
【0147】液晶表示装置の色表示は、図16(b)に
示すように、第1透明基板201の裏面から光356を
入射させてTFT基板200に対向するカラーフィルタ
(以降、CFと略記する)基板300を照射することに
より行われる。
【0148】一方、CF基板300は次のようにして形
成される。
【0149】まず、ガラス等の透明絶縁材料からなる第
2透明基板301及び第2透明基板301の一方の面上
のブラックマトリクス311、色層313、シリコン窒
化膜(SiNx)等からなる第2絶縁膜314と、第2
透明基板301の他方の面上の導電膜315、偏光板3
16とを備え、基板の最上層の表面にオフセット印刷等
による方法で配向膜343を印刷することにより形成さ
れる。
【0150】こうして得られたTFT基板200とCF
基板300の配向膜をラビング処理し、所定の方向に配
向膜分子を並べ、この2枚の基板が所定の間隔を持つよ
うにセルギャップ材を挟みこませて組み合わせ、その間
隙に液晶318を封止する。
【0151】また、TFT基板200の表面に対して実
効的に横方向の電界を発生させる櫛歯状の画素電極25
7と共通電極342との相互間隔は、およそ7μmが設
定される。
【0152】また、偏光板210、偏光板316はおよ
そ0.2mmの厚さに設定される。導電膜315は、お
よそ50nmの厚さに設定される。第1透明基板及び第
2透明基板は、およそ0.7mmの厚さに設定される。
ブラックマトリクス311は、およそ1μmの厚さに設
定される。色層313は、およそ1μmの厚さに設定さ
れる。第2絶縁膜314の厚さはおよそ1μmの厚さに
設定される。配向膜は、およそ50nmの厚さに設定さ
れる。ゲート絶縁膜223は、およそ500nmの厚さ
に設定される。パッシベーション膜255は、およそ3
00nmの厚さに設定される。共通電極342は、およ
そ400nmの厚さに設定される。また、液晶318の
厚さ(セルギャップ)は、セル内スペーサを適度な散布
密度にて配置し、4.5μmと設定される。
【0153】このようにして得られた液晶パネルは、ラ
ビング方法により規定した液晶の配向方向にTFT基板
200の偏光板210の透過軸を一致させ、かつ、CF
基板300にはTFT基板200側と吸収軸を直交させ
た偏光板316を貼り合わせ、光356をTFT基板2
00側から照射し、画素電極257と共通電極342の
間に自在に電位差を与えることで、黒表示から白表示ま
でフルカラー表示を行うことができる。
【0154】以上が本発明の実施形態の説明であるが、
本発明は、上記の実施形態に限定されることなく、他に
も種々の適用形態、或いは、上記実施形態の変形例がそ
の中に含むものである。
【0155】まず、本発明の第2〜6の実施形態のn+
型a−Si膜のエッチングによる各実施形態のオーミッ
クコンタクト層の形成は、本実施形態記載のソース・ド
レイン電極用の金属膜のエッチング直後でなく、溶解リ
フローする前のレジストマスクをマスクとしてまず金属
膜のみをエッチングし、その後、溶解リフローレジスト
マスクをマスクとして、n+型a−Si膜及びa−Si
膜をエッチングしアイランド層をa−Si膜及びn+型
a−Si膜の積層膜の構成とすることも可能である。こ
の後は、溶解リフローレジストマスクの剥離後に、ドレ
イン電極、ソース電極をマスクとして、積層膜のうち、
n+型a−Si膜のみをエッチングすることでa−Si
膜からなるアイランド層を形成しても良い。この場合、
先に記述の場合に比較し、溶解リフロー時のパターン段
差が小さいこと、及びエッチングによる表面荒れが少な
いことにより溶解リフローし易いというメリットがあ
る。
【0156】また、本発明の第2〜6の実施形態では、
レジストマスクの溶解による溶解リフロー化が各レジス
トマスクを有機溶剤の蒸気中に1〜3分間曝し、レジス
トマスクに有機溶剤が徐々に浸透しレジストマスクの溶
解を起こすようにしているが、本発明はこの方法に限定
されるものではない。他の方法としては、既に本発明の
第1の実施形態において記述した、薬液(すなわち、有
機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なく
とも一つを含む溶液)による蒸気暴露、及び極希薄な
(例として1/100〜1/1000)濃度の薬液(す
なわち、有機溶剤の溶液、アルカリ溶液、又は酸性液の
うち少なくとも一つを含む溶液)中に浸漬する方法でも
可能である。但し極希薄な濃度の薬液(すなわち、有機
溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくと
も一つを含む溶液)中への浸漬処理においては、薬液
(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性
液のうち少なくとも一つを含む溶液)濃度が高いと薬液
(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性
液のうち少なくとも一つを含む溶液)中にレジストが溶
解し剥離を起こす為、溶解剥離を起こさずに、しかもレ
ジスト中に薬液の一部が浸透するように溶液中の薬液濃
度を極希薄に調整する必要がある。薬液のうち、有機溶
剤の溶液として使用する有機溶剤としては、既に本発明
の第1の実施形態において列記した有機溶剤すなわち
(アルコール類(R−OH)、アルコキシアルコール
類、エーテル類(R−O−R、Ar−O−R、Ar−O
−Ar)、エステル類、ケトン類、グリコール類、アル
キレングリコール類、グリコールエーテル類及び列記し
たそれら有機溶剤の具体例とその混合溶剤)が、使用可
能である。
【0157】なお、第3〜6の実施形態で説明したレジ
ストマスクは、ネガ型あるいはポジ型のいずれのレジス
トで形成されていてもよい。
【0158】更に、本発明で説明した方法に追加し、レ
ジストマスクの溶解リフロー化した後に、例えば、レジ
ストマスクのO2アッシング処理や、UVオゾン処理を
行うとレジストマスクのうちの余分にリフローし広がっ
た部分の除去によるレジストマスクの面積縮小化するこ
とで、レジストマスクの広がり大きさを再調整してか
ら、エッチングすることで目的とするエッチングパター
ンの微調整も可能である。
【0159】また、本発明で説明した方法に追加し、レ
ジストマスクの溶解リフロー化にエッチング処理を行っ
た後、更にもう一度レジストマスクの溶解リフロー化を
行い再度エッチングを行う方法を用いれば、これによる
複雑な形状のパターンニングも可能なことにも言及して
おく。
【0160】上述の第3〜6の実施形態でこのレジスト
マスクの溶解リフロー化を更に促進するために、第1の
エッチングの工程後、この第1のエッチングによるレジ
ストマスク表面の変質層を除去する為に、酸素プラズマ
処理、すなわちO2流量300sccm、10〜200
Pa、RFパワー1000Wのプラズマ中で、100秒
処理を行う。或いは、UVオゾン処理、すなわち100
〜200℃基板加熱しオゾンガス雰囲気中で、UV光を
当てて処理する。その処理により、変質化したレジスト
表面層が除去され、内部と外部の差の少ない均一な溶解
リフローが起こるようになる。
【0161】また、上記酸素プラズマ処理、およびUV
オゾン処理は、レジストで覆われていない膜表面の濡れ
性を改善する効果もあり、溶解したレジストが膜表面を
リフローし易くなるという効果もある。この時の処理方
法、条件の選択は、レジスト表面変質層の除去率、薬液
リフローする膜表面の濡れ性の改善率を測定し必要に応
じ使い分ける。
【0162】また、第4の従来例(シリル化による体積
膨張を利用した方法)では、体積膨張を利用して0.1
〜2.0μmまでは横方向にレジストを広げても全く問
題はないが、更に広げようとする約5μm程度のチャネ
ル部の形成では、密着性の問題があるが、本発明の第
3、4、5の実施形態では、密着力は、20μmでも良
好であり約5μm程度のチャネル部の形成であれば問題
は、全くなく第3の従来例の課題を完全に克服出来た。
【0163】また、上述の本発明の第1〜6の実施形態
で示した金属膜、ゲート電極、ソース電極、ドレイン電
極、共通電極、画素電極は、具体例として、ITO膜、
その他透明導電膜、インジウムスズ合金、アルミニウム
(または、アルミニウムの合金)の1層構造、または、
クロム(または、クロムの合金)の1層構造、または、
アルミニウム(または、アルミニウムの合金)とクロム
(または、クロムの合金)との2層構造、または、アル
ミニウム(または、アルミニウムの合金)とチタン(ま
たは、チタンの合金)との2層構造、または、アルミニ
ウム(または、アルミニウムの合金)と窒化チタン(ま
たは、窒化チタンの合金)との2層構造、または、アル
ミニウム(または、アルミニウムの合金)とモリブデン
(または、モリブデンの合金)との2層構造、または、
クロム(または、クロムの合金)とモリブデン(また
は、モリブデンの合金)との2層構造、または、クロム
(または、クロムの合金)とアルミニウム(または、ア
ルミニウムの合金)とクロム(または、クロムの合金)
との3層構造、または、モリブデン(または、モリブデ
ンの合金)とアルミニウム(または、アルミニウムの合
金)とモリブデン(または、モリブデンの合金)との3
層構造、または、アルミニウム(または、アルミニウム
の合金)とモリブデン(または、モリブデンの合金)と
クロム(または、クロムの合金)との3層構造、また
は、アルミニウム(または、アルミニウムの合金)とモ
リブデン(または、モリブデンの合金)とチタン(また
は、チタンの合金)との3層構造、または、アルミニウ
ム(または、アルミニウムの合金)と窒化チタン(また
は、窒化チタンの合金)とチタン(または、チタンの合
金)との3層構造で形成した場合について、実際に試作
し、本プロセスの適用上、問題なくパターンが形成され
ることを確認し、本パターン形成方法において、適した
材料である。金属層の厚みの例としては、Cr単層の場
合150nm、Cr/Alの場合100/150nm、
Ti/TiN/Alの場合50/50/150nm、T
i/Al/Tiの場合50/150/50nm、TiN
/Al/TiNの場合50/150/50nmである。
【0164】また、本発明の第3、4、5の実施形態
は、逆スタガード型のTFTパターンまでの形成方法で
あるが、本発明のパターン形成方法はこれに限らず、前
記TFTパターンの形成方法のうち、画素電極の下部に
色(カラーフィルタ)層、又は平坦化膜と色(カラーフ
ィルタ)層を形成したカラーフィルタ付きTFTパター
ンの形成方法でも実施可能である。
【0165】最後に、上述の本発明の第1〜6の実施形
態に示すパターン形成方法は、例えばフラットディスプ
レイパネルの液晶表示装置(LCD)、エレクトロルミ
ネッセンス表示装置(EL)、フィールドエミッション
ディスプレイ(FED)、蛍光表示装置、プラズマディ
スプレイパネル(PDP)のアクティブ素子基板、また
は、集積回路を備えた基板の製造工程において製造方法
として用いられる。
【0166】また、上述の説明では、基板としてガラス
基板を例に挙げたが、本発明が適用できる基板はこれに
限らず、窒化膜基板、窒化アルミニウム基板等の絶縁基
板やシリコン基板等の半導体基板にも適用できる。
【0167】
【発明の効果】以上に説明したように、本発明のパター
ン形成方法では、半導体装置の製造工程の中で一度エッ
チングマスクに使用したレジストマスクを溶解リフロー
化し、溶解リフローする前の体積を保ちつつ寸法膨張さ
せて別のエッチングマスクに変える。このようにするこ
とで、配線等のパターンの順テーパー化が容易になる。
また、1回のフォトリソグラフィ工程を通して、被エッ
チング材料に2種類以上のパターンが形成できるので、
製造工程を短縮することも可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を製造工程順に示す模
式断面図である。
【図2】本発明の第2の実施形態を製造工程順に示す模
式断面図である。
【図3】図2に続く製造工程を示す模式断面図である。
【図4】本発明の第3の実施形態の製造工程を示す模式
平面図及び模式断面図である。
【図5】図4に続く製造工程を示す模式平面図及び模式
断面図である。
【図6】図5に続く製造工程を示す模式平面図及び模式
断面図である。
【図7】図6に続く製造工程を示す模式平面図及び模式
断面図である。
【図8】本発明の第4の実施形態の製造工程を示す模式
平面図及び模式断面図である。
【図9】図8に続く製造工程を示す模式平面図及び模式
断面図である。
【図10】図9に続く製造工程を示す模式平面図及び模
式断面図である。
【図11】図10に続く製造工程を示す模式平面図及び
模式断面図である。
【図12】本発明の第5の実施形態の製造工程を示す模
式平面図及び模式断面図である。
【図13】図12に続く製造工程を示す模式平面図及び
模式断面図である。
【図14】図13に続く製造工程を示す模式平面図及び
模式断面図である。
【図15】図14に続く製造工程を示す模式平面図及び
模式断面図である。
【図16】本発明の第6の実施形態の液晶表示装置を示
す模式平面図及び模式断面図である。
【図17】本発明の第6の実施形態の製造工程を示す模
式断面図である。
【図18】図17に続く製造工程を示す模式断面図であ
る。
【図19】図18に続く製造工程を示す模式断面図であ
る。
【図20】図19に続く製造工程を示す模式断面図であ
る。
【図21】図20に続く製造工程を示す模式断面図であ
る。
【図22】図20に続く図21とは異なる製造工程を示
す模式断面図である。
【図23】本発明の第6の実施形態の液晶表示装置を示
す拡大模式平面図及び拡大模式断面図である。
【図24】本発明の実施形態に用いられる溶解リフロー
装置の模式断面図である。
【図25】第1の従来例の製造工程を示す模式断面図で
ある。
【図26】第2の従来例の製造工程を示す模式断面図で
ある。
【図27】第3の従来例の製造工程を示す模式断面図で
ある。
【図28】第4の従来例の製造工程を示す模式断面図で
ある。
【図29】第5の従来例の製造工程を示す模式断面図で
ある。
【符号の説明】
1、21、41、61、81、401、421、441
絶縁基板 2、26、102、122、146、226、402、
422、446 金属膜 7、27、28、47、48、107、227、22
8、229、407、427、467、468、48
7、488 レジストマスク 11、411、431 配線 13、33、53、73、93、233、253 溶
解リフローレジストマスク 15、415、435 第1の順テーパー層 16、416、436 第2の順テーパー層 22、42、62、82、222、442 ゲート電
極 23、43、63、83、223、443 ゲート絶
縁膜 24、44、64、84、224、444、464、4
84 a−Si膜 25、225、445 n+型a−Si膜 29、30、49、50、69、70、89、90、2
49、250、449、450 オーミックコンタク
ト層 31、51、71、91、151、231、451
ソース電極 32、52、72、92、152、232、452
ドレイン電極 34、54、74、94、234、254、454、4
74、495、496アイランド層 55、75、95、255 パッシベーション膜 56、76、96、256、276 コンタクトホー
ル 57、77、97、257 画素電極 58、78、98 端子部電極 79、99、299 チャネル領域 67、87 厚レジストマスク 68、88 薄レジストマスク 100 残存レジストマスク 447、448 第1のレジストマスク 142、162、182、242 ゲート端子電極 200 TFT基板 201 第1透明基板 210、316 偏光板 252 ドレイン端子電極 267 ゲート端子透明電極 268 ドレイン端子透明電極 300 CF基板 311 ブラックマトリクス 313 色層 314 第2絶縁膜 315 導電膜 317 配向膜 318 液晶 322 ゲート配線 332 ドレイン配線 342 共通電極 356 光 413、493、494 熱リフローレジストマスク 432 サイドエッチング部 433、473 シリル化レジストマスク 453 第2のレジストマスク 510 ステンレスバット容器 520 有機溶剤 530 処理基板 540 重り
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/00 342 G09F 9/30 330Z 5F110 9/30 330 338 5G435 338 H01L 21/30 570 H01L 21/3065 21/302 H 21/336 29/78 627C 29/786 Fターム(参考) 2H092 GA14 JA26 JA29 JA47 KB03 MA12 MA15 MA17 MA22 MA37 NA27 NA29 QA06 2H096 AA25 CA05 HA05 HA17 HA23 HA24 JA04 5C094 AA43 BA03 CA19 EA04 EA07 5F004 BB13 CA09 DA01 DA04 DA16 DA18 DA26 DB01 DB06 DB12 DB23 EA03 EA10 EA40 5F046 AA20 LA18 MA12 MA13 5F110 AA16 AA26 BB01 CC07 DD01 DD02 DD05 EE01 EE03 EE04 EE06 EE07 EE14 EE15 EE23 EE38 FF02 FF03 FF09 GG02 GG15 GG24 HK01 HK03 HK04 HK06 HK07 HK09 HK16 HK21 HK22 HK25 HL07 HM03 QQ01 QQ02 QQ11 5G435 AA17 CC09 KK05 KK09 KK10

Claims (40)

    【特許請求の範囲】
  1. 【請求項1】 被エッチング膜の上に所定のパターンを
    有する有機膜を形成する工程と、前記有機膜をマスクと
    して前記被エッチング膜をその表面から一部除去して、
    前記被エッチング膜を露出領域と前記有機膜に被覆され
    た被覆領域とする工程と、前記有機膜を変形させて前記
    露出領域にまで延在する変形有機膜とする工程と、前記
    変形有機膜をマスクとして前記被エッチング膜の露出領
    域をエッチングする工程とを有するパターン形成方法で
    あって、前記変形有機膜を形成する工程が、前記有機膜
    に有機溶剤の溶液を浸透させ、前記有機膜の溶解を生じ
    させる溶解リフローにより行われることを特徴とするパ
    ターン形成方法。
  2. 【請求項2】 前記有機膜を形成する工程において、前
    記有機膜と隣接する隣接有機膜が形成され、前記変形有
    機膜を形成する工程において、前記隣接有機膜は隣接変
    形有機膜となり、かつ、前記変形有機膜と結合する請求
    項1記載のパターン形成方法。
  3. 【請求項3】 前記変形有機膜を形成する工程と前記被
    エッチング膜の露出領域をエッチングする工程との間
    に、前記変形有機膜の一部を除去する工程を有する請求
    項1又は2記載のパターン形成方法。
  4. 【請求項4】 前記変形有機膜の一部を除去する工程
    が、前記変形有機膜に対して酸素を用いたアッシング処
    理または紫外線を用いたオゾン処理を行って、前記変形
    有機膜の面積を小さくすることにより行われる請求項3
    記載のパターン形成方法。
  5. 【請求項5】 前記変形有機膜を形成する工程から前記
    被エッチング膜の露出領域をエッチングする工程までの
    工程が、前記被エッチング膜の露出領域をエッチングす
    る工程の後に少なくとも1回繰り返される請求項1乃至
    4のいずれかに記載のパターン形成方法。
  6. 【請求項6】 前記被エッチング膜のエッチングのう
    ち、少なくとも最後に行われるエッチングが、ウェット
    エッチングにより行われる請求項1乃至5のいずれかに
    記載のパターン形成方法。
  7. 【請求項7】 前記有機溶剤の溶液は、以下に示す有機
    溶剤のうち少なくとも一つを含む請求項1乃至6のいず
    れかに記載のパターン形成方法。有機溶剤(Rはアルキ
    ル基又は置換アルキル基、Arはフェニル基又はフェニ
    ル基以外の芳香環を示す): ・アルコール類(R−OH) ・アルコキシアルコール類 ・エーテル類(R−O−R、Ar−O−R、Ar−O−
    Ar) ・エステル類 ・ケトン類 ・グリコール類 ・アルキレングリコール類 ・グリコールエーテル類
  8. 【請求項8】 前記溶解リフローが、前記有機溶剤の溶
    液の蒸気中にさらすことにより行われる請求項1乃至7
    のいずれかに記載のパターン形成方法。
  9. 【請求項9】 前記溶解リフローが、前記有機溶剤の溶
    液に浸漬することにより行われる請求項1乃至7のいず
    れかに記載のパターン形成方法。
  10. 【請求項10】 前記有機膜は、膜厚の異なる複数の有
    機膜からなる請求項1乃至9のいずれかに記載のパター
    ン形成方法。
  11. 【請求項11】 前記有機膜が感光性有機膜であると
    き、前記膜厚の異なる複数の有機膜は、前記感光性有機
    膜に対する露光量を変えることにより得られる請求項1
    0記載のパターン形成方法。
  12. 【請求項12】 前記有機膜は膜厚の異なる複数の有機
    膜からなり、前記有機膜をマスクとして前記被エッチン
    グ膜をその表面から一部除去して、前記被エッチング膜
    を露出領域と前記有機膜に被覆された被覆領域とする工
    程と、前記有機膜を変形させて前記露出領域にまで延在
    する変形有機膜とする工程の間に、前記有機膜をエッチ
    ングして前記有機膜を構成する膜厚の異なる複数の有機
    膜のうち相対的に薄い膜厚の有機膜を除去して、前記相
    対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工
    程を行う請求項10又は11記載のパターン形成方法。
  13. 【請求項13】 前記有機膜をマスクとして前記被エッ
    チング膜をその表面から一部除去して、前記被エッチン
    グ膜を露出領域と前記有機膜に被覆された被覆領域とす
    る工程と、前記有機膜を変形させて前記露出領域にまで
    延在する変形有機膜とする工程の間に、前記有機膜の表
    面の変質層を除去する工程を行う請求項1乃至12のい
    ずれかに記載のパターン形成方法。
  14. 【請求項14】 前記有機膜の表面の変質層を除去する
    工程が、前記有機膜をプラズマ処理、または、UVオゾ
    ン処理することにより行われる請求項13記載のパター
    ン形成方法。
  15. 【請求項15】 前記プラズマ処理が、O2ガスを含む
    プラズマ処理用ガス、フッ素系ガスを含むプラズマ処理
    用ガス、O2ガスとフッ素系ガスの混合ガスを含むプラ
    ズマ処理用ガスのいずれかのプラズマ処理用ガスを用い
    て行われる請求項14記載のパターン形成方法。
  16. 【請求項16】前記プラズマ処理用ガスがフッ素系ガス
    を含むプラズマ処理用ガスであるときは、SF6、C
    4、CHF3のいずれかを含むガスであり、前記プラズ
    マ処理用ガスがO2ガスとフッ素系ガスの混合ガスを含
    むプラズマ処理用ガスであるときは、SF6/O2、CF
    4/O2、CHF3/O2のいずれかのガスを含む請求項1
    4記載のパターン形成方法。
  17. 【請求項17】 前記有機膜をマスクとして前記被エッ
    チング膜をその表面から一部除去して、前記被エッチン
    グ膜を露出領域と前記有機膜に被覆された被覆領域とす
    る工程と、前記有機膜を変形させて前記露出領域にまで
    延在する変形有機膜とする工程の間に、前記被エッチン
    グ膜及び前記有機膜をフッ酸溶液に浸漬する工程を行う
    請求項1乃至13のいずれかに記載のパターン形成方
    法。
  18. 【請求項18】 前記被エッチング膜は、下から順に第
    1の膜及び第2の膜からなり、前記第2の膜を前記有機
    膜をマスクとしてエッチング除去し、前記第1の膜を前
    記変形有機膜をマスクとしてエッチング除去する請求項
    1乃至17のいずれかに記載のパターン形成方法。
  19. 【請求項19】 前記第1の膜が第1の金属膜であり、
    前記第2の膜が、前記第1の金属膜とは異なる材料から
    なる第2の金属膜である請求項18記載のパターン形成
    方法。
  20. 【請求項20】 前記第1の膜がシリコン膜であり、前
    記第2の膜が、下から順に高濃度の不純物を含むオーミ
    ックコンタクト用シリコン膜及び金属膜である請求項1
    8記載のパターン形成方法。
  21. 【請求項21】 前記第1の膜が下から順にシリコン膜
    及び高濃度の不純物を含むオーミックコンタクト用シリ
    コン膜であり、前記第2の膜が金属膜である請求項18
    記載のパターン形成方法。
  22. 【請求項22】 前記シリコン膜は、薄膜トランジスタ
    の半導体層を構成し、前記オーミックコンタクト用シリ
    コン膜及び前記金属膜は、薄膜トランジスタのソース電
    極及びドレイン電極を構成し、前記有機膜が複数の膜厚
    の有機膜からなるとき、前記有機膜は、前記半導体層の
    チャネル側に厚く形成された厚膜有機膜と、前記半導体
    層のチャネルから離れた側で薄く形成された薄膜有機膜
    とからなる請求項20又は21記載のパターン形成方
    法。
  23. 【請求項23】 前記薄膜トランジスタのソース電極及
    びドレイン電極を形成した後、前記有機膜をその表面か
    らエッチングして前記ソース電極及び前記ドレイン電極
    の上に前記厚膜有機膜のみを残し、前記厚膜有機膜を変
    形させて変形有機膜とする請求項22記載のパターン形
    成方法。
  24. 【請求項24】 前記有機膜がレジスト膜である請求項
    1乃至23のいずれかに記載のパターン形成方法。
  25. 【請求項25】 第1基板上にゲート線及びゲート電極
    を形成し、続いて、前記第1基板上に前記ゲート線及び
    前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に下から順に半導体膜、オーミック
    用半導体膜、ソース・ドレイン用金属膜を堆積させる工
    程と、前記ソース・ドレイン用金属膜上に前記ゲート電
    極の上方に位置するソース電極用レジストマスク及びド
    レイン電極用レジストマスクを形成する工程と、前記ソ
    ース電極用レジストマスク及び前記ドレイン電極用レジ
    ストマスクをマスクとして前記ソース・ドレイン用金属
    膜及び前記オーミック用半導体膜をエッチング除去し、
    前記オーミック用半導体膜及び前記ソース・ドレイン用
    金属膜からなる積層パターンを形成する工程と、前記ソ
    ース電極用レジストマスク及び前記ドレイン電極用レジ
    ストマスクを横方向にリフローさせることにより前記ソ
    ース電極用レジストマスク及び前記ドレイン電極用レジ
    ストマスクを連結させて連結レジストマスクとし、前記
    連結レジストマスクで前記積層パターンの少なくとも一
    部を覆う工程と、前記連結レジストマスクをマスクとし
    て前記半導体膜をエッチング除去して半導体アイランド
    を形成する工程とを有する製造方法によりTFT基板を
    形成し、続いて、前記第1基板の前記半導体アイランド
    側に前記第1基板と対向する第2基板を配置して対向基
    板を形成し、さらに、前記TFT基板と前記対向基板と
    の間に液晶組成物を充填する液晶表示装置の製造方法で
    あって、前記連結レジストマスクを形成する工程が、前
    記ソース電極用レジストマスク及び前記ドレイン電極用
    レジストマスクに有機溶剤の溶液を浸透させ、前記ソー
    ス電極用レジストマスク及び前記ドレイン電極用レジス
    トマスクの溶解を生じさせる溶解リフローにより行われ
    ることを特徴とする液晶表示装置の製造方法。
  26. 【請求項26】 第1基板上にゲート線及びゲート電極
    を形成し、続いて、前記第1基板上に前記ゲート線及び
    前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に下から順に半導体膜、オーミック
    用半導体膜、ソース・ドレイン用金属膜を堆積させる工
    程と、前記ソース・ドレイン用金属膜上に前記ゲート電
    極の上方に位置するソース電極用レジストマスク及びド
    レイン電極用レジストマスクを形成する工程と、前記ソ
    ース電極用レジストマスク及び前記ドレイン電極用レジ
    ストマスクをマスクとして前記ソース・ドレイン用金属
    膜をエッチング除去して、ソース電極用金属膜パターン
    及びドレイン電極用金属膜パターンを形成する工程と、
    前記ソース電極用レジストマスク及び前記ドレイン電極
    用レジストマスクを横方向にリフローさせることにより
    前記ソース電極用レジストマスク及び前記ドレイン電極
    用レジストマスクを連結させて連結レジストマスクと
    し、前記連結レジストマスクで前記ソース電極用金属膜
    パターン及び前記ドレイン電極用金属膜パターンの少な
    くとも一部を覆う工程と、前記連結レジストマスクをマ
    スクとして前記オーミック用半導体膜及び前記半導体膜
    をエッチング除去して半導体膜積層アイランドを形成す
    る工程と、前記連結レジストマスクを剥離した後、前記
    半導体膜積層アイランドのオーミック用半導体膜を前記
    ソース電極用金属膜パターン及び前記ドレイン電極用金
    属膜パターンをマスクとしてエッチング除去し、前記オ
    ーミック用半導体膜及び前記ソース・ドレイン用金属膜
    からなる積層パターンを形成すると共に前記半導体膜か
    らなる半導体アイランドを形成する工程とを有する製造
    方法によりTFT基板を形成し、続いて、前記第1基板
    の前記半導体アイランド側に前記第1基板と対向する第
    2基板を配置して対向基板を形成し、さらに、前記TF
    T基板と前記対向基板との間に液晶組成物を充填する液
    晶表示装置の製造方法であって、前記連結レジストマス
    クを形成する工程が、前記ソース電極用レジストマスク
    及び前記ドレイン電極用レジストマスクに有機溶剤の溶
    液を浸透させ、前記ソース電極用レジストマスク及び前
    記ドレイン電極用レジストマスクの溶解を生じさせる溶
    解リフローにより行われることを特徴とする液晶表示装
    置の製造方法。
  27. 【請求項27】 第1基板上にゲート線及び櫛歯状の共
    通電極を形成し、続いて、前記第1基板上に前記ゲート
    線及び前記共通電極を覆うゲート絶縁膜を形成する工程
    と、前記ゲート絶縁膜上に下から順に半導体膜、オーミ
    ック用半導体膜、ソース・ドレイン用金属膜を堆積させ
    る工程と、前記ソース・ドレイン用金属膜上に前記ゲー
    ト線の上方に位置するソース電極用レジストマスク及び
    ドレイン電極用レジストマスクを形成すると共に、前記
    共通電極の櫛歯状の電極間に電極が形成されるべく画素
    電極用レジストマスクを形成する工程と、前記ソース電
    極用レジストマスク、前記ドレイン電極用レジストマス
    ク及び前記画素電極用レジストマスクをマスクとして前
    記ソース・ドレイン用金属膜及び前記オーミック用半導
    体膜をエッチング除去し、前記オーミック用半導体膜及
    び前記ソース・ドレイン用金属膜からなるソース電極積
    層パターン、ドレイン電極積層パターン及び画素電極積
    層パターンを形成して少なくとも前記画素電極積層パタ
    ーンの櫛歯状の電極が前記共通電極の櫛歯状の電極間に
    挟まれるべく前記画素電極積層パターンを形成する工程
    と、前記ソース電極用レジストマスク、前記ドレイン電
    極用レジストマスク及び前記画素電極用レジストマスク
    を横方向にリフローさせて少なくとも前記ソース電極用
    レジストマスク及び前記ドレイン電極用レジストマスク
    を連結させて連結レジストマスクとし、前記連結レジス
    トマスクで前記積層パターンの少なくとも一部を覆う工
    程と、前記連結レジストマスクをマスクとして前記半導
    体膜をエッチング除去して半導体アイランドを形成する
    工程とを有する製造方法によりTFT基板を形成し、続
    いて、前記第1基板の前記半導体アイランド側に前記第
    1基板と対向する第2基板を配置して対向基板を形成
    し、さらに、前記TFT基板と前記対向基板との間に液
    晶組成物を充填する液晶表示装置の製造方法であって、
    前記連結レジストマスクを形成する工程が、前記ソース
    電極用レジストマスク及び前記ドレイン電極用レジスト
    マスクに有機溶剤の溶液を浸透させ、前記ソース電極用
    レジストマスク、前記ドレイン電極用レジストマスク及
    び前記画素電極用レジストマスクの溶解を生じさせる溶
    解リフローにより行われることを特徴とする液晶表示装
    置の製造方法。
  28. 【請求項28】 前記ソース電極用レジストマスク及び
    前記ドレイン電極用レジストマスクを形成する工程が、
    前記ソース・ドレイン用金属膜の上に前記ソース電極用
    レジストマスク及び前記ドレイン電極用レジストマスク
    が互いに向き合う側に膜厚の厚い厚レジストマスクを形
    成し、前記ソース電極用レジストマスク及び前記ドレイ
    ン電極用レジストマスクが互いに遠ざかる側の全ての領
    域に前記厚レジストマスクよりも薄い薄レジストマスク
    を形成することにより行われる請求項25、26又は2
    7記載の液晶表示装置の製造方法。
  29. 【請求項29】 前記ソース電極用レジストマスク及び
    前記ドレイン電極用レジストマスクを形成する工程と前
    記連結レジストマスクを形成する工程との間で、前記連
    結レジストマスクを形成する工程の直前に、前記ソース
    電極用レジストマスク及び前記ドレイン電極用レジスト
    マスクをエッチングして前記薄レジストマスクのみを除
    去して前記厚レジストマスクを少なくとも残存させて残
    存レジストマスクとする工程を有する請求項28記載の
    液晶表示装置の製造方法。
  30. 【請求項30】 前記連結レジストマスクを形成する工
    程が、前記残存レジストマスクを溶解リフローさせて連
    結レジストマスクを形成することにより行われる請求項
    29記載の液晶表示装置の製造方法。
  31. 【請求項31】 前記連結レジストマスクを形成する工
    程が、前記連結レジストマスクが前記ソース電極用レジ
    ストマスクと前記ドレイン電極用レジストマスクとに挟
    まれたチャネル領域を少なくとも覆い、かつ、前記チャ
    ネル領域から遠ざかるに従って前記連結レジストマスク
    の横方向の広がりが徐々に小さくなるべく形成される請
    求項28、29又は30記載の液晶表示装置の製造方
    法。
  32. 【請求項32】 前記連結レジストマスクが、少なくと
    も前記ソース電極用レジストマスク及び前記ドレイン電
    極用レジストマスクに挟まれたチャネル領域を覆う形状
    に形成される請求項29又は31記載の液晶表示装置の
    製造方法。
  33. 【請求項33】 前記半導体アイランドを形成する工程
    の後に、前記ゲート絶縁膜上に前記積層パターン及び前
    記半導体アイランドを覆う保護絶縁膜を形成する工程
    と、前記ゲート線の上では前記保護絶縁膜及び前記ゲー
    ト絶縁膜を開口し、前記積層パターンの上では前記保護
    絶縁膜を開口してそれぞれゲート線用コンタクトホール
    及びソース・ドレイン用コンタクトホールを形成する工
    程と、前記保護絶縁膜上に前記ゲート線用コンタクトホ
    ール及び前記ソース・ドレイン用コンタクトホールを介
    してそれぞれ前記ゲート線及び前記積層パターンと接続
    するゲート線端子電極及びソース・ドレイン用上部電極
    を形成する工程が続く請求項25乃至32のいずれかに
    記載の液晶表示装置の製造方法。
  34. 【請求項34】 前記ゲート線、前記ゲート電極を構成
    するゲート金属膜及び前記ソース・ドレイン用金属膜
    は、それぞれ下記構成の金属膜のいずれかである請求項
    25乃至33のいずれかに記載の液晶表示装置の製造方
    法。 ・ITO膜 ・インジウムスズ合金 ・アルミニウムまたはアルミニウム合金の1層構造 ・クロムまたはクロム合金の1層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
    層がクロムまたはクロム合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
    層がチタンまたはチタン合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
    層が窒化チタンまたは窒化チタン合金の2層構造 ・1層がアルミニウムまたはアルミニウム合金で、他の
    層がモリブデンまたはモリブデン合金の2層構造 ・1層がクロムまたはクロム合金で、他の層がモリブデ
    ンまたはモリブデン合金の2層構造 ・1層目及び3層目がクロムまたはクロム合金で、2層
    目がアルミニウムまたはアルミニウム合金の3層構造 ・1層目及び3層目がモリブデンまたはモリブデン合金
    で、2層目がアルミニウムまたはアルミニウム合金の3
    層構造 ・アルミニウムまたはアルミニウム合金、モリブデンま
    たはモリブデン合金、クロムまたはクロム合金の3層構
    造 ・アルミニウムまたはアルミニウム合金、モリブデンま
    たはモリブデン合金、チタンまたはチタン合金の3層構
    造 ・アルミニウムまたはアルミニウム合金、窒化チタンま
    たは窒化チタン合金、チタンまたはチタン合金の3層構
  35. 【請求項35】 表示装置用TFT基板の製造方法にお
    いて、基板上にゲート電極を形成する工程と、前記ゲー
    ト電極を覆うようにゲート絶縁膜、半導体層、金属層を
    順次形成する工程と、前記金属層をパターニングしてソ
    ース電極およびドレイン電極を形成するためのマスクを
    形成する工程と、前記金属層をパターニング後に前記マ
    スクに有機溶剤を浸透させて前記マスクを溶解させるこ
    とにより前記マスクをリフローして、前記ソース電極と
    前記ドレイン電極との間に位置する前記マスクを連結す
    る工程と、 前記マスクを連結する工程に
    より得られた連結マスクを用いて前記半導体層をパター
    ニングする工程とを有することを特徴とする表示装置用
    TFT基板の製造方法。
  36. 【請求項36】 前記金属層と前記半導体層との間にオ
    ーミック層が形成される工程を有し、前記金属層のパタ
    ーニング工程において前記オーミック層もパターニング
    されることを特徴とする請求項35に記載の表示装置用
    TFT基板の製造方法。
  37. 【請求項37】 前記金属層と前記半導体層との間にオ
    ーミック層が形成される工程を有し、前記半導体層のパ
    ターニング工程において前記オーミック層もパターニン
    グされるとともに、前記連結マスクを除去した後に前記
    ソース電極および前記ドレイン電極をマスクとして前記
    オーミック層をパターニングすることを特徴とする請求
    項35に記載の表示装置用TFT基板の製造方法。
  38. 【請求項38】 前記ゲート電極の形成時に、共通電極
    をも前記基板上に形成する工程を有し、さらに前記ゲー
    ト絶縁膜、前記半導体層、前記金属層を順次形成する工
    程時に前記共通電極を覆うように前記ゲート絶縁膜、前
    記半導体層、前記金属層を順次形成するとともに、前記
    金属層をパターニングして前記ソース電極およびドレイ
    ン電極を形成する工程時に前記共通電極の上方に位置す
    る画素電極を形成する工程を有することを特徴とする請
    求項35に記載の表示装置用TFT基板の製造方法。
  39. 【請求項39】 前記ソース電極および前記ドレイン電
    極にそれぞれ対応するように隣り合う前記マスクの厚み
    が、隣り合う側の厚みより遠い側で薄くなる薄膜領域を
    有することを特徴とする請求項35に記載の表示装置用
    TFT基板の製造方法。
  40. 【請求項40】 前記薄膜領域が前記連結マスクを形成
    する前に除去されることを特徴とする請求項39に記載
    の表示装置用TFT基板の製造方法。
JP2001176534A 2000-06-12 2001-06-12 パターン形成方法及びそれを用いた表示装置の製造方法 Expired - Fee Related JP3616584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001176534A JP3616584B2 (ja) 2000-06-12 2001-06-12 パターン形成方法及びそれを用いた表示装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000175138 2000-06-12
JP2000-175138 2000-06-12
JP2001-67583 2001-03-09
JP2001067583 2001-03-09
JP2001176534A JP3616584B2 (ja) 2000-06-12 2001-06-12 パターン形成方法及びそれを用いた表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002334830A true JP2002334830A (ja) 2002-11-22
JP3616584B2 JP3616584B2 (ja) 2005-02-02

Family

ID=27343694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176534A Expired - Fee Related JP3616584B2 (ja) 2000-06-12 2001-06-12 パターン形成方法及びそれを用いた表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3616584B2 (ja)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2006154122A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd アクテイブマトリクス型表示装置用フォトマスク及びその製造方法
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
JP2007017987A (ja) * 2005-07-08 2007-01-25 Samsung Electronics Co Ltd フォトレジスト組成物、前記フォトレジスト組成物を利用したパターンの形成方法、及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2007505486A (ja) * 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト リフローによるマスクの調整
WO2007100099A1 (ja) * 2006-03-03 2007-09-07 Tokyo Electron Limited 基板処理装置及び基板処理方法
JP2007235027A (ja) * 2006-03-03 2007-09-13 Tokyo Electron Ltd 基板処理方法
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
WO2007116799A1 (ja) * 2006-03-31 2007-10-18 Tokyo Electron Limited リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP2007273826A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP2007317983A (ja) * 2006-05-29 2007-12-06 Nec Lcd Technologies Ltd 基板処理装置、基板処理方法及び同方法に用いる薬液
WO2008056614A1 (fr) * 2006-11-06 2008-05-15 Tokyo Electron Limited Procédé de refusion, procédé de formation de motif et procédé de fabrication de transistor à couches minces (tft)
JP2008117965A (ja) * 2006-11-06 2008-05-22 Tokyo Electron Ltd リフロー方法、パターン形成方法およびtftの製造方法
JP2008177443A (ja) * 2007-01-19 2008-07-31 Tokyo Electron Ltd リフロー処理方法およびtftの製造方法
JP2008257077A (ja) * 2007-04-09 2008-10-23 Ips Alpha Technology Ltd 表示装置
JP2008275758A (ja) * 2007-04-26 2008-11-13 Nec Lcd Technologies Ltd 液晶表示装置用反射板の製造方法、液晶表示装置及び液晶表示装置用アレイ基板
JP2008300755A (ja) * 2007-06-04 2008-12-11 Ips Alpha Technology Ltd 表示装置
JP2009037218A (ja) * 2007-07-10 2009-02-19 Nec Lcd Technologies Ltd ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置
JP2009295831A (ja) * 2008-06-06 2009-12-17 Hitachi Displays Ltd 表示装置
JP2010050231A (ja) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
JP2010050232A (ja) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
JP2010056569A (ja) * 2009-11-30 2010-03-11 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
US7678532B2 (en) 2006-03-03 2010-03-16 Tokyo Electron Limited Method of processing a substrate
US7727895B2 (en) 2006-03-30 2010-06-01 Tokyo Electron Limited Substrate processing system and substrate processing method
WO2011065059A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
CN101293239B (zh) * 2007-04-27 2012-03-21 东京毅力科创株式会社 涂布方法以及图案形成方法
KR101157148B1 (ko) * 2005-08-08 2012-06-22 삼성전자주식회사 반도체 장치의 제조방법
US8293128B2 (en) 2003-09-18 2012-10-23 Nec Corporation Apparatus for processing substrate and method of doing the same
US8420424B2 (en) 2011-01-25 2013-04-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emmiting device
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
KR20130063140A (ko) * 2011-12-06 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
JP2013152530A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 導電パターン基板、タッチパネルセンサ、導電パターン基板の製造方法およびタッチパネルセンサの製造方法
KR101418527B1 (ko) 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법
JP2017513234A (ja) * 2014-04-18 2017-05-25 ポステク アカデミー−インダストリー ファウンデーション 窒素窒化物半導体発光素子及びその製造方法
US9705286B2 (en) 2015-02-23 2017-07-11 Nichia Corporation Method for manufacturing semiconductor device, and semiconductor device
CN107017357A (zh) * 2016-01-27 2017-08-04 三星显示有限公司 形成导电图案的方法以及制造包括其的显示装置的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5331321B2 (ja) 2007-08-31 2013-10-30 ゴールドチャームリミテッド 表示装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150279A (en) * 1975-06-09 1976-12-23 Ibm Method of manufacturing patterned resist mask
JPH05166717A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 微細パターン形成方法
JPH09213603A (ja) * 1996-01-30 1997-08-15 Nec Corp レジストパターン形成方法
JP2000131719A (ja) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000133636A (ja) * 1998-10-27 2000-05-12 Nec Kagoshima Ltd パターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150279A (en) * 1975-06-09 1976-12-23 Ibm Method of manufacturing patterned resist mask
JPH05166717A (ja) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp 微細パターン形成方法
JPH09213603A (ja) * 1996-01-30 1997-08-15 Nec Corp レジストパターン形成方法
JP2000131719A (ja) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000133636A (ja) * 1998-10-27 2000-05-12 Nec Kagoshima Ltd パターン形成方法

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505486A (ja) * 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト リフローによるマスクの調整
US8293128B2 (en) 2003-09-18 2012-10-23 Nec Corporation Apparatus for processing substrate and method of doing the same
US8663488B2 (en) 2003-09-18 2014-03-04 Gold Charm Limited Apparatus for processing substrate and method of doing the same
JP2005167229A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2006154122A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd アクテイブマトリクス型表示装置用フォトマスク及びその製造方法
US7439103B2 (en) 2004-12-03 2008-10-21 Lg Display Co., Ltd. Organic thin film transistor, method for fabricating the same, and liquid crystal display device with the same
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
JP2007017987A (ja) * 2005-07-08 2007-01-25 Samsung Electronics Co Ltd フォトレジスト組成物、前記フォトレジスト組成物を利用したパターンの形成方法、及びこれを利用した薄膜トランジスタ表示板の製造方法
KR101157148B1 (ko) * 2005-08-08 2012-06-22 삼성전자주식회사 반도체 장치의 제조방법
WO2007100099A1 (ja) * 2006-03-03 2007-09-07 Tokyo Electron Limited 基板処理装置及び基板処理方法
JP2007235027A (ja) * 2006-03-03 2007-09-13 Tokyo Electron Ltd 基板処理方法
US7678532B2 (en) 2006-03-03 2010-03-16 Tokyo Electron Limited Method of processing a substrate
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
US7727895B2 (en) 2006-03-30 2010-06-01 Tokyo Electron Limited Substrate processing system and substrate processing method
WO2007116799A1 (ja) * 2006-03-31 2007-10-18 Tokyo Electron Limited リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP2007273826A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
JP2007317983A (ja) * 2006-05-29 2007-12-06 Nec Lcd Technologies Ltd 基板処理装置、基板処理方法及び同方法に用いる薬液
JP2008117965A (ja) * 2006-11-06 2008-05-22 Tokyo Electron Ltd リフロー方法、パターン形成方法およびtftの製造方法
WO2008056614A1 (fr) * 2006-11-06 2008-05-15 Tokyo Electron Limited Procédé de refusion, procédé de formation de motif et procédé de fabrication de transistor à couches minces (tft)
JP4563409B2 (ja) * 2007-01-19 2010-10-13 東京エレクトロン株式会社 リフロー処理方法およびtftの製造方法
JP2008177443A (ja) * 2007-01-19 2008-07-31 Tokyo Electron Ltd リフロー処理方法およびtftの製造方法
KR101418527B1 (ko) 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법
JP2008257077A (ja) * 2007-04-09 2008-10-23 Ips Alpha Technology Ltd 表示装置
JP2008275758A (ja) * 2007-04-26 2008-11-13 Nec Lcd Technologies Ltd 液晶表示装置用反射板の製造方法、液晶表示装置及び液晶表示装置用アレイ基板
CN101293239B (zh) * 2007-04-27 2012-03-21 东京毅力科创株式会社 涂布方法以及图案形成方法
JP2008300755A (ja) * 2007-06-04 2008-12-11 Ips Alpha Technology Ltd 表示装置
JP2009037218A (ja) * 2007-07-10 2009-02-19 Nec Lcd Technologies Ltd ハーフトーンマスク及びその製造方法並びにアクテイブマトリクス型表示装置
JP2009295831A (ja) * 2008-06-06 2009-12-17 Hitachi Displays Ltd 表示装置
JP2010050232A (ja) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
JP2010050231A (ja) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
JP5490138B2 (ja) * 2009-11-27 2014-05-14 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
CN102576739A (zh) * 2009-11-27 2012-07-11 夏普株式会社 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
JPWO2011065059A1 (ja) * 2009-11-27 2013-04-11 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
WO2011065059A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
JP2010056569A (ja) * 2009-11-30 2010-03-11 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
US8420424B2 (en) 2011-01-25 2013-04-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emmiting device
KR20130063140A (ko) * 2011-12-06 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
KR101903414B1 (ko) * 2011-12-06 2018-11-08 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
JP2013152530A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 導電パターン基板、タッチパネルセンサ、導電パターン基板の製造方法およびタッチパネルセンサの製造方法
JP2017513234A (ja) * 2014-04-18 2017-05-25 ポステク アカデミー−インダストリー ファウンデーション 窒素窒化物半導体発光素子及びその製造方法
US9705286B2 (en) 2015-02-23 2017-07-11 Nichia Corporation Method for manufacturing semiconductor device, and semiconductor device
CN107017357A (zh) * 2016-01-27 2017-08-04 三星显示有限公司 形成导电图案的方法以及制造包括其的显示装置的方法
CN107017357B (zh) * 2016-01-27 2021-10-26 三星显示有限公司 形成导电图案的方法以及制造包括其的显示装置的方法

Also Published As

Publication number Publication date
JP3616584B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
JP3616584B2 (ja) パターン形成方法及びそれを用いた表示装置の製造方法
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
JP3267271B2 (ja) 液晶表示装置およびその製造法
CN110429125A (zh) 柔性显示基板及其制作方法、柔性显示装置
JP4290905B2 (ja) 有機膜の平坦化方法
US8017460B2 (en) Method of manufacturing flat panel display
US6767694B2 (en) Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern
WO2019184045A1 (zh) 一种阵列基板的制作方法
CN109742089B (zh) 显示基板、显示装置和显示基板的制造方法
WO2015067069A1 (zh) 阵列基板的制作方法及通孔的制作方法
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP3871923B2 (ja) パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
JPH1096960A (ja) 液晶表示装置の製造における有機膜のホールの形成方法
KR20040045168A (ko) 패턴형성방법 및 이를 이용한 전기소자 제조방법
TWI303886B (en) Thin film transistor and method for formingthereof
JP2009115992A (ja) 平坦化構造の製造方法、及び表示装置の製造方法
JP4819016B2 (ja) 液晶表示装置の製造方法
JP4362275B2 (ja) 薄膜トランジスタの製造方法
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
JP2007083526A (ja) 凹部付き基板の製造方法および凹部付き基板
KR100548780B1 (ko) 패턴형성방법 및 이를 이용한 전기소자 제조방법
KR100806807B1 (ko) 포토 레지스트 스트리퍼 및 이를 이용한 액정표시소자의제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees