JP2000133636A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2000133636A JP2000133636A JP30572698A JP30572698A JP2000133636A JP 2000133636 A JP2000133636 A JP 2000133636A JP 30572698 A JP30572698 A JP 30572698A JP 30572698 A JP30572698 A JP 30572698A JP 2000133636 A JP2000133636 A JP 2000133636A
- Authority
- JP
- Japan
- Prior art keywords
- etched
- etching
- resist mask
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】フォトリソグラフィ工程を削減させて、半導体
装置の製造工程を大幅に簡略化しその製造コストを大幅
に低減させる。 【解決手段】半導体装置の製造工程の中でレジストマス
クをエッチングマスクに使用し被エッチング材料をパタ
ーニングした後、このレジストマスクを膨潤等により体
積膨張させて別のエッチングマスクに変える。このよう
にすることで、１回のフォトリソグラフィ工程を通し
て、被エッチング材料に２種類のパターンを形成する。
装置の製造工程を大幅に簡略化しその製造コストを大幅
に低減させる。 【解決手段】半導体装置の製造工程の中でレジストマス
クをエッチングマスクに使用し被エッチング材料をパタ
ーニングした後、このレジストマスクを膨潤等により体
積膨張させて別のエッチングマスクに変える。このよう
にすることで、１回のフォトリソグラフィ工程を通し
て、被エッチング材料に２種類のパターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子用のパ
ターン形成方法に関し、パターン寸法を変化させて複雑
なパターンを簡便に形成するパターンの形成方法に関す
る。
ターン形成方法に関し、パターン寸法を変化させて複雑
なパターンを簡便に形成するパターンの形成方法に関す
る。
【０００２】
【従来の技術】半導体装置の高集積化は、微細パターン
の形成手段であるフォトリソグラフィ技術とドライエッ
チング技術とに支えられて達成されてきた。しかし、こ
のようにして半導体装置が高性能化されてくると、その
製造工程が高度化し製造コストが増加するようになる。
の形成手段であるフォトリソグラフィ技術とドライエッ
チング技術とに支えられて達成されてきた。しかし、こ
のようにして半導体装置が高性能化されてくると、その
製造工程が高度化し製造コストが増加するようになる。
【０００３】そこで、最近では半導体装置の製造コスト
を大幅に低減すべく、その製造工程を見直す動きが活発
になってきている。その１つが、従来の製造工程を短絡
させて全体の工程数を短縮させることである。このよう
にすることで、製造工程の高度化の中で、半導体装置の
製造コストの低減が可能になる。
を大幅に低減すべく、その製造工程を見直す動きが活発
になってきている。その１つが、従来の製造工程を短絡
させて全体の工程数を短縮させることである。このよう
にすることで、製造工程の高度化の中で、半導体装置の
製造コストの低減が可能になる。
【０００４】以下、従来のパターンの形成方法として、
通常の配線の形成（以下、第１の従来例と記す）および
スタガ型の薄膜トランジスタ（ＴＦＴ）の製造（以下、
第２の従来例と記す）の場合を図に基づいて説明する。
通常の配線の形成（以下、第１の従来例と記す）および
スタガ型の薄膜トランジスタ（ＴＦＴ）の製造（以下、
第２の従来例と記す）の場合を図に基づいて説明する。
【０００５】図４は、第１の従来例を説明するための配
線の製造工程順の断面図である。図４（ａ）に示すよう
に、例えば、絶縁基板１０１上にアルミ合金等の金属膜
１０２が形成される。ここで、金属膜１０２の膜厚は１
μｍ程度である。そして、この金属膜１０２上の所定の
領域に、公知のフォトリソグラフィ技術でもってレジス
トマスク１０３が形成される。
線の製造工程順の断面図である。図４（ａ）に示すよう
に、例えば、絶縁基板１０１上にアルミ合金等の金属膜
１０２が形成される。ここで、金属膜１０２の膜厚は１
μｍ程度である。そして、この金属膜１０２上の所定の
領域に、公知のフォトリソグラフィ技術でもってレジス
トマスク１０３が形成される。
【０００６】次に、図４（ｂ）に示すように、レジスト
マスク１０３がエッチングのマスクにされ、金属膜１０
２が加工されて配線１０４が形成される。ここで、上記
のエッチングが通常のドライエッチングの場合には、形
成される配線の断面は垂直形状になる。あるいは、この
配線の断面は逆テーパー形状になりやすい。
マスク１０３がエッチングのマスクにされ、金属膜１０
２が加工されて配線１０４が形成される。ここで、上記
のエッチングが通常のドライエッチングの場合には、形
成される配線の断面は垂直形状になる。あるいは、この
配線の断面は逆テーパー形状になりやすい。
【０００７】図５および図６は、第２の従来例を説明す
るためのスタガ型のＴＦＴの一部の製造工程の断面図で
ある。図５（ａ）に示すように、絶縁基板１０１上にア
モルファスシリコン膜１０５とｎ+ アモルファスシリコ
ン膜１０６とが積層して堆積される。
るためのスタガ型のＴＦＴの一部の製造工程の断面図で
ある。図５（ａ）に示すように、絶縁基板１０１上にア
モルファスシリコン膜１０５とｎ+ アモルファスシリコ
ン膜１０６とが積層して堆積される。
【０００８】次に、公知のフォトリソグラフィ技術で、
上記のｎ+ アモルファスシリコン膜１０６上に第１のレ
ジストマスク１０７，１０７ａが形成される。そして、
これらの第１のレジストマスク１０７，１０７ａがエッ
チングのマスクにされｎ+ アモルファスシリコン膜１０
６がドライエッチングされる。このようにして、図５
（ｂ）に示すように、ソース用オーミックコンタクト層
１０８とドレイン用オーミックコンタクト層１０９とが
形成される。
上記のｎ+ アモルファスシリコン膜１０６上に第１のレ
ジストマスク１０７，１０７ａが形成される。そして、
これらの第１のレジストマスク１０７，１０７ａがエッ
チングのマスクにされｎ+ アモルファスシリコン膜１０
６がドライエッチングされる。このようにして、図５
（ｂ）に示すように、ソース用オーミックコンタクト層
１０８とドレイン用オーミックコンタクト層１０９とが
形成される。
【０００９】次に、図５（ｃ）に示すように、第１のレ
ジストマスク１０７，１０７ａとが被覆され、アモルフ
ァスシリコン膜１０５表面の一部が被覆されるようにし
て、公知のフォトリソグラフィ技術で第２のレジストマ
スク１１０が形成される。
ジストマスク１０７，１０７ａとが被覆され、アモルフ
ァスシリコン膜１０５表面の一部が被覆されるようにし
て、公知のフォトリソグラフィ技術で第２のレジストマ
スク１１０が形成される。
【００１０】次に、第２のレジストマスク１１０がエッ
チングマスクにされてアモルファスシリコン膜がエッチ
ングされ、図６（ａ）に示すように、アイランド層１１
１が形成される。そして、この第１のレジストマスク１
０７，１０７ａおよび第２のレジストマスク１１０が除
去される。このようにして、図６（ｂ）に示すように、
絶縁基板１０１上の所定の領域にＴＦＴ用のアイランド
層１１１およびソース用オーミックコンタクト層１０８
とドレイン用オーミックコンタクト層１０９が形成され
る。
チングマスクにされてアモルファスシリコン膜がエッチ
ングされ、図６（ａ）に示すように、アイランド層１１
１が形成される。そして、この第１のレジストマスク１
０７，１０７ａおよび第２のレジストマスク１１０が除
去される。このようにして、図６（ｂ）に示すように、
絶縁基板１０１上の所定の領域にＴＦＴ用のアイランド
層１１１およびソース用オーミックコンタクト層１０８
とドレイン用オーミックコンタクト層１０９が形成され
る。
【００１１】これ以降の工程の説明は省略されるが、ゲ
ート絶縁膜、ゲート電極、ソース電極あるいはドレイン
電極等が形成されて、スタガ型のＴＦＴが形成されるこ
とになる。
ート絶縁膜、ゲート電極、ソース電極あるいはドレイン
電極等が形成されて、スタガ型のＴＦＴが形成されるこ
とになる。
【００１２】
【発明が解決しようとする課題】以上に説明した第１の
従来例において、通常のドライエッチングの場合には、
上述したように、配線の断面は垂直形状あるいは逆テー
パー形状になる。このために、配線が多層構造にされ、
下層の配線上に絶縁膜を介して上層の配線が形成される
場合には、下層の配線により形成される段部で上層の配
線の形成が難しくなる。
従来例において、通常のドライエッチングの場合には、
上述したように、配線の断面は垂直形状あるいは逆テー
パー形状になる。このために、配線が多層構造にされ、
下層の配線上に絶縁膜を介して上層の配線が形成される
場合には、下層の配線により形成される段部で上層の配
線の形成が難しくなる。
【００１３】このような多層配線の形成では、下層の配
線の断面が順テーパー形状になることが望ましい。しか
し、上述した従来の技術では、エッチング工程が複雑に
なり製造コストが増加するようになる。
線の断面が順テーパー形状になることが望ましい。しか
し、上述した従来の技術では、エッチング工程が複雑に
なり製造コストが増加するようになる。
【００１４】また、第２の従来例では、スタガ型のＴＦ
Ｔの製造において、ソース用オーミックコンタクト層１
０８とドレイン用オーミックコンタクト層１０９の形成
およびアイランド層１１１の形成のために２回のフォト
リソグラフィ工程が必要になる。
Ｔの製造において、ソース用オーミックコンタクト層１
０８とドレイン用オーミックコンタクト層１０９の形成
およびアイランド層１１１の形成のために２回のフォト
リソグラフィ工程が必要になる。
【００１５】本発明の目的は、複雑な形状のパターンを
簡便な工程で形成できたり、あるいは、フォトリソグラ
フィ工程を１／２に削減できるパターン形成方法を提供
することにある。
簡便な工程で形成できたり、あるいは、フォトリソグラ
フィ工程を１／２に削減できるパターン形成方法を提供
することにある。
【００１６】
【課題を解決するための手段】このために、本発明のパ
ター形成方法は、半導体装置の製造工程において、被エ
ッチング材料上に形成したレジストマスクをエッチング
マスクにして前記被エッチング材料に第１のエッチング
を施す工程と、前記第１のエッチングの工程後に前記レ
ジストマスクを体積膨張させる工程と、前記体積膨張し
たレジストマスクをエッチングマスクにして前記被エッ
チング材料に第２のエッチングを施す工程とを含む。
ター形成方法は、半導体装置の製造工程において、被エ
ッチング材料上に形成したレジストマスクをエッチング
マスクにして前記被エッチング材料に第１のエッチング
を施す工程と、前記第１のエッチングの工程後に前記レ
ジストマスクを体積膨張させる工程と、前記体積膨張し
たレジストマスクをエッチングマスクにして前記被エッ
チング材料に第２のエッチングを施す工程とを含む。
【００１７】ここで、前記被エッチング材料は１層の膜
であり、前記第１のエッチングの工程と第２のエッチン
グの工程とでもって前記被エッチング材料を断面形状が
順テーパー状になるようにパターニングする。あるい
は、前記被エッチング材料は積層する第１の被エッチン
グ材料と第２の被エッチング材料とで構成され、初めに
第１のエッチングの工程で前記第１の被エッチング材料
をパターニングし、次に第２のエッチングの工程で前記
第２の被エッチング材料をパターニングする。
であり、前記第１のエッチングの工程と第２のエッチン
グの工程とでもって前記被エッチング材料を断面形状が
順テーパー状になるようにパターニングする。あるい
は、前記被エッチング材料は積層する第１の被エッチン
グ材料と第２の被エッチング材料とで構成され、初めに
第１のエッチングの工程で前記第１の被エッチング材料
をパターニングし、次に第２のエッチングの工程で前記
第２の被エッチング材料をパターニングする。
【００１８】また、本発明のパターン形成方法は、半導
体装置の製造工程において、第２の被エッチング材料上
に積層した第１の被エッチング材料上に複数パターンの
レジストマスクをエッチングマスクとして形成し前記第
１の被エッチング材料に第１のエッチングを施して前記
第１の被エッチング材料をパターニングする工程と、前
記第１のエッチング工程後に前記レジストマスクを体積
膨張させ前記複数パターンのレジストマスクを合体させ
て１つのパターンのレジストマスクにする工程と、前記
合体した１つのパターンのレジストマスクをエッチング
マスクにして前記第２の被エッチング材料に第２のエッ
チングを施し前記第２の被エッチング材料をパターニン
グする工程とを含む。
体装置の製造工程において、第２の被エッチング材料上
に積層した第１の被エッチング材料上に複数パターンの
レジストマスクをエッチングマスクとして形成し前記第
１の被エッチング材料に第１のエッチングを施して前記
第１の被エッチング材料をパターニングする工程と、前
記第１のエッチング工程後に前記レジストマスクを体積
膨張させ前記複数パターンのレジストマスクを合体させ
て１つのパターンのレジストマスクにする工程と、前記
合体した１つのパターンのレジストマスクをエッチング
マスクにして前記第２の被エッチング材料に第２のエッ
チングを施し前記第２の被エッチング材料をパターニン
グする工程とを含む。
【００１９】ここで、上述したレジストマスクの体積膨
張をレジストマスクの有機シラン溶液中への浸漬あるい
は有機シラン蒸気中への曝露によるレジストマスクのシ
リル化で行うようにする。あるいは、前記シリル化を行
う前工程で前記レジストマスクを有機溶剤中に浸漬しシ
リル化を促進させるようにする。
張をレジストマスクの有機シラン溶液中への浸漬あるい
は有機シラン蒸気中への曝露によるレジストマスクのシ
リル化で行うようにする。あるいは、前記シリル化を行
う前工程で前記レジストマスクを有機溶剤中に浸漬しシ
リル化を促進させるようにする。
【００２０】更には、前記第１のエッチングを前記レジ
ストマスクが低温になるように冷却したドライエッチン
グで行うようにする。
ストマスクが低温になるように冷却したドライエッチン
グで行うようにする。
【００２１】このように、半導体装置の製造工程の中で
一度エッチングマスクに使用したレジストマスクを体積
膨張させることで、別のエッチングマスクを形成する。
このようにして、１回のフォトリソグラフィ工程で被エ
ッチング材料に２種類のパターンが形成できる。
一度エッチングマスクに使用したレジストマスクを体積
膨張させることで、別のエッチングマスクを形成する。
このようにして、１回のフォトリソグラフィ工程で被エ
ッチング材料に２種類のパターンが形成できる。
【００２２】このために、半導体装置の製造工程が大幅
に簡略化されその製造コストが大幅に低減するようにな
る。
に簡略化されその製造コストが大幅に低減するようにな
る。
【００２３】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１に基づいて説明する。ここで、図１は本発明の配
線パターンの製造工程順の断面図である。
を図１に基づいて説明する。ここで、図１は本発明の配
線パターンの製造工程順の断面図である。
【００２４】図１（ａ）に示すように、従来の技術で説
明したのと同様に、絶縁基板１上にアルミ・銅合金の金
属膜２が形成される。ここで、金属膜２の膜厚は１μｍ
程度である。そして、この金属膜２上の所定の領域に、
公知のフォトリソグラフィ技術でもってレジストマスク
３が形成される。
明したのと同様に、絶縁基板１上にアルミ・銅合金の金
属膜２が形成される。ここで、金属膜２の膜厚は１μｍ
程度である。そして、この金属膜２上の所定の領域に、
公知のフォトリソグラフィ技術でもってレジストマスク
３が形成される。
【００２５】次に、図１（ｂ）に示すように、レジスト
マスク３がエッチングのマスクにされ、金属膜２に第１
のエッチングが施されて第１の順テーパー層４が形成さ
れる。ここで、上記のエッチングは、塩素、酸素等を反
応ガスとするプラズマエッチングで行われる。この場合
には、形成される配線の断面は順テーパ形状になる。
マスク３がエッチングのマスクにされ、金属膜２に第１
のエッチングが施されて第１の順テーパー層４が形成さ
れる。ここで、上記のエッチングは、塩素、酸素等を反
応ガスとするプラズマエッチングで行われる。この場合
には、形成される配線の断面は順テーパ形状になる。
【００２６】次に、図１（ｂ）に示した第１の順テーパ
ー層４の形成後、レジストマスク３が絶縁基板１と共に
シリル化剤である有機シラン溶液中に浸漬される。ある
いは、レジストマスク３が有機シラン蒸気中に曝され
る。このようにして、レジストマスク３がシリル化され
る。このシリル化の処理により、レジストマスク３が膨
潤し体積膨張して、図１（ｃ）に示すように、膨潤した
レジストマスク５が形成される。このシリル化で、膨潤
したレジストマスク５のパターン幅はレジストマスク３
のパターン幅より大きくなる。ここで、シリル化剤とし
てシラザン等が用いられる。
ー層４の形成後、レジストマスク３が絶縁基板１と共に
シリル化剤である有機シラン溶液中に浸漬される。ある
いは、レジストマスク３が有機シラン蒸気中に曝され
る。このようにして、レジストマスク３がシリル化され
る。このシリル化の処理により、レジストマスク３が膨
潤し体積膨張して、図１（ｃ）に示すように、膨潤した
レジストマスク５が形成される。このシリル化で、膨潤
したレジストマスク５のパターン幅はレジストマスク３
のパターン幅より大きくなる。ここで、シリル化剤とし
てシラザン等が用いられる。
【００２７】次に、この膨潤したレジストマスク５がエ
ッチングのマスクにされ、残存する金属膜２に第２のエ
ッチングが施されて第２の順テーパー層６が形成され
る。この場合も、塩素、酸素等を反応ガスとするプラズ
マエッチングで行われる。そして、形成される配線７の
断面は一部階段状に形成されるが、全体的には順テーパ
形状になる。
ッチングのマスクにされ、残存する金属膜２に第２のエ
ッチングが施されて第２の順テーパー層６が形成され
る。この場合も、塩素、酸素等を反応ガスとするプラズ
マエッチングで行われる。そして、形成される配線７の
断面は一部階段状に形成されるが、全体的には順テーパ
形状になる。
【００２８】上記の第１のエッチングでは、レジストマ
スク３が構造的に変化しないようにするのがよい。そこ
で、第１のエッチング中にレジストマスク３が加熱され
ないエッチング条件に設定されるのが好ましい。例え
ば、第１のエッチング中は絶縁基板１は零度以下の低温
に冷却保持される。このようにすれば、レジストマスク
３の熱による構造変化が抑制される。
スク３が構造的に変化しないようにするのがよい。そこ
で、第１のエッチング中にレジストマスク３が加熱され
ないエッチング条件に設定されるのが好ましい。例え
ば、第１のエッチング中は絶縁基板１は零度以下の低温
に冷却保持される。このようにすれば、レジストマスク
３の熱による構造変化が抑制される。
【００２９】上記のシリル化は、レジストマスク３中に
入り込むシリコン原子が、レジストマスク３を構成する
有機ポリマー間に取り込まれて生じる。ここで、有機ポ
リマー間に架橋が少なく未結合部分が多くなるほど、シ
リコン原子がレジストマスク３に多く含有されるように
なる。そして、レジストマスク３の体積膨張が大きくな
る。上記の第１のエッチングでレジストマスク３が構造
的に変化しないようにするのはこの未結合部分を残存さ
せるためである。
入り込むシリコン原子が、レジストマスク３を構成する
有機ポリマー間に取り込まれて生じる。ここで、有機ポ
リマー間に架橋が少なく未結合部分が多くなるほど、シ
リコン原子がレジストマスク３に多く含有されるように
なる。そして、レジストマスク３の体積膨張が大きくな
る。上記の第１のエッチングでレジストマスク３が構造
的に変化しないようにするのはこの未結合部分を残存さ
せるためである。
【００３０】更には、このシリル化を促進するために、
第１のエッチングの工程後、有機溶剤その中でも特にレ
ジストマスク中の感光基を溶出するような有機溶剤中に
上記レジストマスク３が浸漬される。このようなシリル
化促進処理が施されてから上記のシリル化がなされる
と、シリコン原子がレジストマスク３に更に多く含有さ
れるようになる。
第１のエッチングの工程後、有機溶剤その中でも特にレ
ジストマスク中の感光基を溶出するような有機溶剤中に
上記レジストマスク３が浸漬される。このようなシリル
化促進処理が施されてから上記のシリル化がなされる
と、シリコン原子がレジストマスク３に更に多く含有さ
れるようになる。
【００３１】従来の技術で、この第１のエッチング工程
で金属膜２が深さ方向に全てエッチングされて配線が形
成されると、その順テーパー形状により配線の上部のパ
ターン幅が異常に小さくなり、配線としての機能が損な
われるようになる。
で金属膜２が深さ方向に全てエッチングされて配線が形
成されると、その順テーパー形状により配線の上部のパ
ターン幅が異常に小さくなり、配線としての機能が損な
われるようになる。
【００３２】これに対して、本発明の上記の実施の形態
では、簡便な方法でもって順テーパー構造の配線が形成
できるようになる。
では、簡便な方法でもって順テーパー構造の配線が形成
できるようになる。
【００３３】次に、本発明の第２の実施の形態を図２と
図３に基づいて説明する。ここで、図２および図３は本
発明のスタガ型のＴＦＴの一部の製造工程の断面図であ
る。図２（ａ）に示すように、第２の従来例と同様に、
絶縁基板１上に膜厚２００ｎｍのアモルファスシリコン
膜８と膜厚５０ｎｍのｎ+ アモルファスシリコン膜９と
が積層して堆積される。
図３に基づいて説明する。ここで、図２および図３は本
発明のスタガ型のＴＦＴの一部の製造工程の断面図であ
る。図２（ａ）に示すように、第２の従来例と同様に、
絶縁基板１上に膜厚２００ｎｍのアモルファスシリコン
膜８と膜厚５０ｎｍのｎ+ アモルファスシリコン膜９と
が積層して堆積される。
【００３４】次に、フォトリソグラフィ技術で、上記の
ｎ+ アモルファスシリコン膜９上にレジストマスク１
０，１０ａが形成される。そして、これらのレジストマ
スク１０，１０ａがエッチングのマスクにされ第１のエ
ッチングが施されて、ｎ+ アモルファスシリコン膜９が
ドライエッチングされる。このようにして、図２（ｂ）
に示すように、ソース用オーミックコンタクト層１１と
ドレイン用オーミックコンタクト層１２とが形成され
る。
ｎ+ アモルファスシリコン膜９上にレジストマスク１
０，１０ａが形成される。そして、これらのレジストマ
スク１０，１０ａがエッチングのマスクにされ第１のエ
ッチングが施されて、ｎ+ アモルファスシリコン膜９が
ドライエッチングされる。このようにして、図２（ｂ）
に示すように、ソース用オーミックコンタクト層１１と
ドレイン用オーミックコンタクト層１２とが形成され
る。
【００３５】次に、第１の実施の形態で説明したよう
に、レジストマスク１０，１０ａが有機シラン溶液中に
浸漬される。あるいは、有機シラン蒸気中に曝される。
このようにして、レジストマスク１０，１０ａがシリル
化される。このシリル化の処理により、レジストマスク
１０，１０ａが体積膨張して、図２（ｃ）に示すように
合体し、１つの膨潤したレジストマスク１３となる。こ
の場合の膨潤では、レジストマスク１０，１０ａの寸法
は２倍以上になる。
に、レジストマスク１０，１０ａが有機シラン溶液中に
浸漬される。あるいは、有機シラン蒸気中に曝される。
このようにして、レジストマスク１０，１０ａがシリル
化される。このシリル化の処理により、レジストマスク
１０，１０ａが体積膨張して、図２（ｃ）に示すように
合体し、１つの膨潤したレジストマスク１３となる。こ
の場合の膨潤では、レジストマスク１０，１０ａの寸法
は２倍以上になる。
【００３６】ここで、このシリル化による体積膨張を促
進するために、上述したように第１のエッチングの工程
後、レジストマスク１０，１０ａ中の感光基を溶出する
トリクレンのような有機溶剤中にレジストマスク１０，
１０ａが浸漬される。
進するために、上述したように第１のエッチングの工程
後、レジストマスク１０，１０ａ中の感光基を溶出する
トリクレンのような有機溶剤中にレジストマスク１０，
１０ａが浸漬される。
【００３７】次に、膨潤したレジストマスク１３がエッ
チングマスクにされて第２のエッチングが施され、アモ
ルファスシリコン膜８がエッチングされる。このように
して、図３（ａ）に示すように、アイランド層１４が形
成される。そして、膨潤したレジストマスク１３が除去
され、図３（ｂ）に示すように、絶縁基板１上の所定の
領域にＴＦＴ用のアイランド層１４およびソース用オー
ミックコンタクト層１１とドレイン用オーミックコンタ
クト層１２が形成される。これ以降の工程の説明は第２
の従来例で説明した通りである。
チングマスクにされて第２のエッチングが施され、アモ
ルファスシリコン膜８がエッチングされる。このように
して、図３（ａ）に示すように、アイランド層１４が形
成される。そして、膨潤したレジストマスク１３が除去
され、図３（ｂ）に示すように、絶縁基板１上の所定の
領域にＴＦＴ用のアイランド層１４およびソース用オー
ミックコンタクト層１１とドレイン用オーミックコンタ
クト層１２が形成される。これ以降の工程の説明は第２
の従来例で説明した通りである。
【００３８】本発明の第２の実施の形態では、従来の技
術で２回のフォトリソグラフィ工程が１回に削減される
ようになる。このようにして、スタガ型のＴＦＴの製造
工程が大幅に削減され、製造コストが低減するようにな
る。
術で２回のフォトリソグラフィ工程が１回に削減される
ようになる。このようにして、スタガ型のＴＦＴの製造
工程が大幅に削減され、製造コストが低減するようにな
る。
【００３９】上記の第１の実施の形態では、第１のエッ
チングと第２のエッチングで金属膜２がエッチングされ
る場合について説明されている。本発明はこのような方
法に限定されるものでない。ここで、被エッチング材料
が、１種類の金属膜２でなく、積層する２種類の被エッ
チング材料で構成され、レジストマスク３でもって上記
の積層膜のうち上層の被エッチング材料がエッチングさ
れ、膨潤したレジストマスク５でもって下層の被エッチ
ング材料がエッチングされてもよい。この場合には、１
回のフォトリソグラフィ工程でもって、２種類のパター
ンが形成されることになる。
チングと第２のエッチングで金属膜２がエッチングされ
る場合について説明されている。本発明はこのような方
法に限定されるものでない。ここで、被エッチング材料
が、１種類の金属膜２でなく、積層する２種類の被エッ
チング材料で構成され、レジストマスク３でもって上記
の積層膜のうち上層の被エッチング材料がエッチングさ
れ、膨潤したレジストマスク５でもって下層の被エッチ
ング材料がエッチングされてもよい。この場合には、１
回のフォトリソグラフィ工程でもって、２種類のパター
ンが形成されることになる。
【００４０】また、上記の実施の形態では、レジストマ
スクの体積膨張のための膨潤化がレジストのシリル化で
行われているが、本発明はこの方法に限定されるもので
はない。その他、有機アミン系の溶剤でも行えることに
言及しておく。
スクの体積膨張のための膨潤化がレジストのシリル化で
行われているが、本発明はこの方法に限定されるもので
はない。その他、有機アミン系の溶剤でも行えることに
言及しておく。
【００４１】なお、実施の形態で説明したレジストマス
クは、ネガ型あるいはポジ型のいずれのレジストで形成
されていてもよい。
クは、ネガ型あるいはポジ型のいずれのレジストで形成
されていてもよい。
【００４２】
【発明の効果】以上に説明したように本発明のパターン
形成方法では、半導体装置の製造工程の中で一度エッチ
ングマスクに使用したレジストマスクを膨潤等により体
積膨張させて別のエッチングマスクに変える。このよう
にすることで、１回のフォトリソグラフィ工程を通し
て、被エッチング材料に２種類のパターンが形成できる
ようになる。
形成方法では、半導体装置の製造工程の中で一度エッチ
ングマスクに使用したレジストマスクを膨潤等により体
積膨張させて別のエッチングマスクに変える。このよう
にすることで、１回のフォトリソグラフィ工程を通し
て、被エッチング材料に２種類のパターンが形成できる
ようになる。
【００４３】このために、複雑な形状のパターンを簡便
な工程で形成できたり、あるいは、フォトリソグラフィ
工程を１／２に削減できるようになる。このようにし
て、半導体装置の製造工程が大幅に簡略化されその製造
コストが大幅に低減する。
な工程で形成できたり、あるいは、フォトリソグラフィ
工程を１／２に削減できるようになる。このようにし
て、半導体装置の製造工程が大幅に簡略化されその製造
コストが大幅に低減する。
【図１】本発明の第１の実施の形態を説明するための配
線パターンの製造工程順の断面図である。
線パターンの製造工程順の断面図である。
【図２】本発明の第２の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図３】本発明の第２の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図４】第１の従来例を説明するための配線パターンの
製造工程順の断面図である。
製造工程順の断面図である。
【図５】第２の従来例を説明するためのＴＦＴの製造工
程順の断面図である。
程順の断面図である。
【図６】第２の従来例を説明するためのＴＦＴの製造工
程順の断面図である。
程順の断面図である。
１，１０１ 絶縁基板 ２，１０２ 金属膜 ３，１０，１０ａ，１０３ レジストマスク ４ 第１の順テーパー層 ５，１３ 膨潤したレジストマスク ６ 第２の順テーパー層 ７，１０４ 配線 ８，１０５ アモルファスシリコン膜 ９，１０６ ｎ+ アモルファスシリコン膜 １１，１２，１０８，１０９ オーミックコンタクト
層 １４，１１１ アイランド層 １０７，１０７ａ 第１のレジストマスク １１０ 第２のレジストマスク
層 １４，１１１ アイランド層 １０７，１０７ａ 第１のレジストマスク １１０ 第２のレジストマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 21/30 ５７６ 21/336 21/88 Ｆ 29/78 ６２７Ｃ Ｆターム(参考） 2H096 AA25 JA04 KA25 5F004 BD03 DA04 DA26 DB09 EA01 EA04 EA28 EA30 EB02 5F033 HH09 MM19 QQ00 QQ12 QQ15 QQ21 QQ26 5F046 AA11 AA20 LA18 LA19 5F110 AA16 GG02 GG15 GG24 HK09 HK16 QQ02
Claims (7)
- 【請求項１】 半導体装置の製造工程において、被エッ
チング材料上に形成したレジストマスクをエッチングマ
スクにして前記被エッチング材料に第１のエッチングを
施す工程と、前記第１のエッチングの工程後に前記レジ
ストマスクを体積膨張させる工程と、前記体積膨張した
レジストマスクをエッチングマスクにして前記被エッチ
ング材料に第２のエッチングを施す工程と、を含むこと
を特徴とするパターン形成方法。 - 【請求項２】 前記被エッチング材料が１層の膜であ
り、前記第１のエッチングの工程と第２のエッチングの
工程とでもって前記被エッチング材料を断面形状が順テ
ーパー状になるようにパターニングすることを特徴とす
る請求項１記載のパターン形成方法。 - 【請求項３】 前記被エッチング材料が積層する第１の
被エッチング材料と第２の被エッチング材料とで構成さ
れ、初めに第１のエッチングの工程で前記第１の被エッ
チング材料をパターニングし、次に第２のエッチングの
工程で前記第２の被エッチング材料をパターニングする
ことを特徴とする請求項１記載のパターン形成方法。 - 【請求項４】 半導体装置の製造工程において、第２の
被エッチング材料上に積層した第１の被エッチング材料
上に複数パターンのレジストマスクをエッチングマスク
として形成し前記第１の被エッチング材料に第１のエッ
チングを施して前記第１の被エッチング材料をパターニ
ングする工程と、前記第１のエッチング工程後に前記レ
ジストマスクを体積膨張させ前記複数パターンのレジス
トマスクを合体させて１つのパターンのレジストマスク
にする工程と、前記合体した１つのパターンのレジスト
マスクをエッチングマスクにして前記第２の被エッチン
グ材料に第２のエッチングを施し前記第２の被エッチン
グ材料をパターニングする工程と、を含むことを特徴と
するパターン形成方法。 - 【請求項５】 前記レジストマスクの体積膨張をレジス
トマスクの有機シラン溶液中への浸漬あるいは有機シラ
ン蒸気中への曝露によるレジストマスクのシリル化で行
うことを特徴とする請求項１、請求項２、請求項３また
は請求項４記載のパターン形成方法。 - 【請求項６】 前記シリル化を行う前工程で前記レジス
トマスクを有機溶剤中に浸漬しシリル化を促進するよう
にすることを特徴とする請求項５記載のパターン形成方
法。 - 【請求項７】 前記第１のエッチングを前記レジストマ
スクが低温になるように冷却したドライエッチングで行
うことを特徴とする請求項５または請求項６記載のパタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30572698A JP3236266B2 (ja) | 1998-10-27 | 1998-10-27 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30572698A JP3236266B2 (ja) | 1998-10-27 | 1998-10-27 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133636A true JP2000133636A (ja) | 2000-05-12 |
| JP3236266B2 JP3236266B2 (ja) | 2001-12-10 |
Family
ID=17948615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30572698A Expired - Fee Related JP3236266B2 (ja) | 1998-10-27 | 1998-10-27 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236266B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6270929B1 (en) * | 2000-07-20 | 2001-08-07 | Advanced Micro Devices, Inc. | Damascene T-gate using a relacs flow |
| US6380006B2 (en) | 2000-06-12 | 2002-04-30 | Nec Corporation | Pattern formation method and method of manufacturing display using it |
| JP2002334830A (ja) * | 2000-06-12 | 2002-11-22 | Nec Kagoshima Ltd | パターン形成方法及びそれを用いた表示装置の製造方法 |
| US6605519B2 (en) * | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| JP2008177553A (ja) * | 2006-12-20 | 2008-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7646015B2 (en) | 2006-10-31 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US7651896B2 (en) | 2006-08-30 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7727847B2 (en) | 2006-08-24 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7736936B2 (en) | 2006-08-29 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming display device that includes removing mask to form opening in insulating film |
| US7768617B2 (en) | 2006-07-04 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7795154B2 (en) | 2006-08-25 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers |
| US7807483B2 (en) | 2006-07-28 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7851250B2 (en) | 2006-08-31 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and method for manufacturing display device |
| US7943287B2 (en) | 2006-07-28 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7960261B2 (en) | 2007-03-23 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor |
| US7968453B2 (en) | 2006-10-12 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, and etching apparatus |
| US7994021B2 (en) | 2006-07-28 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US8048473B2 (en) | 2006-07-04 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8148259B2 (en) | 2006-08-30 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8183067B2 (en) | 2006-07-28 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device including laser irradiation and selective removing of a light absorber layer |
| US8227353B2 (en) | 2006-08-31 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8563431B2 (en) | 2006-08-25 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5331321B2 (ja) | 2007-08-31 | 2013-10-30 | ゴールドチャームリミテッド | 表示装置の製造方法 |
-
1998
- 1998-10-27 JP JP30572698A patent/JP3236266B2/ja not_active Expired - Fee Related
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380006B2 (en) | 2000-06-12 | 2002-04-30 | Nec Corporation | Pattern formation method and method of manufacturing display using it |
| JP2002334830A (ja) * | 2000-06-12 | 2002-11-22 | Nec Kagoshima Ltd | パターン形成方法及びそれを用いた表示装置の製造方法 |
| KR100433463B1 (ko) * | 2000-06-12 | 2004-05-31 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법 |
| US6270929B1 (en) * | 2000-07-20 | 2001-08-07 | Advanced Micro Devices, Inc. | Damascene T-gate using a relacs flow |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| US6605519B2 (en) * | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
| KR100442556B1 (ko) * | 2001-07-03 | 2004-07-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치의 제조방법 |
| US7768617B2 (en) | 2006-07-04 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US8916230B2 (en) | 2006-07-04 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8048473B2 (en) | 2006-07-04 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8520178B2 (en) | 2006-07-04 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device with electrode having frame shape |
| US8703579B2 (en) | 2006-07-28 | 2014-04-22 | Semiconductor Energy Laborator Co., Ltd. | Method of manufacturing semiconductor device |
| US7994021B2 (en) | 2006-07-28 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US8183067B2 (en) | 2006-07-28 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device including laser irradiation and selective removing of a light absorber layer |
| US7807483B2 (en) | 2006-07-28 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7943287B2 (en) | 2006-07-28 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7727847B2 (en) | 2006-08-24 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US8563431B2 (en) | 2006-08-25 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8202811B2 (en) | 2006-08-25 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing apparatus for selectively removing one or more material layers by laser ablation |
| US7795154B2 (en) | 2006-08-25 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers |
| US8409905B2 (en) | 2006-08-29 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming display device that includes removing mask to form opening in insulating film |
| US7736936B2 (en) | 2006-08-29 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming display device that includes removing mask to form opening in insulating film |
| US8053269B2 (en) | 2006-08-29 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming display device that includes removing mask to form opening in insulating film |
| US7651896B2 (en) | 2006-08-30 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8148259B2 (en) | 2006-08-30 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7977168B2 (en) | 2006-08-30 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8659014B2 (en) | 2006-08-30 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7851250B2 (en) | 2006-08-31 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and method for manufacturing display device |
| US8227353B2 (en) | 2006-08-31 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8293593B2 (en) | 2006-08-31 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and method for manufacturing display device |
| US7968453B2 (en) | 2006-10-12 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, and etching apparatus |
| US8330157B2 (en) | 2006-10-31 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US7825407B2 (en) | 2006-10-31 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US7646015B2 (en) | 2006-10-31 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US8043796B2 (en) | 2006-12-20 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2008177553A (ja) * | 2006-12-20 | 2008-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7960261B2 (en) | 2007-03-23 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3236266B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236266B2 (ja) | パターン形成方法 | |
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| JP3415602B2 (ja) | パターン形成方法 | |
| JP2004080033A (ja) | シリコン酸化膜を利用した微細パターン形成方法 | |
| US6339251B2 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPH09134862A (ja) | レジストパターンの形成方法 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JP2004228258A (ja) | 半導体装置の製造方法 | |
| KR0155864B1 (ko) | 반도체 장치의 배선 방법 | |
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| JP2002260989A (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| KR950009923A (ko) | 반도체 장치의 저장전극 제조방법 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| JP2003100754A (ja) | 配線パターンの製造方法、半導体メモリデバイスの製造方法、及び半導体メモリデバイス | |
| JPH0997770A (ja) | 半導体装置及びコンタクトホールの形成方法 | |
| JPH0481323B2 (ja) | ||
| KR19990039102A (ko) | 반도체 장치의 폴리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |