KR0155864B1 - 반도체 장치의 배선 방법 - Google Patents

반도체 장치의 배선 방법 Download PDF

Info

Publication number
KR0155864B1
KR0155864B1 KR1019950023534A KR19950023534A KR0155864B1 KR 0155864 B1 KR0155864 B1 KR 0155864B1 KR 1019950023534 A KR1019950023534 A KR 1019950023534A KR 19950023534 A KR19950023534 A KR 19950023534A KR 0155864 B1 KR0155864 B1 KR 0155864B1
Authority
KR
South Korea
Prior art keywords
conductive layer
opening
pattern
layer
interlayer insulating
Prior art date
Application number
KR1019950023534A
Other languages
English (en)
Other versions
KR970008494A (ko
Inventor
김윤기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950023534A priority Critical patent/KR0155864B1/ko
Publication of KR970008494A publication Critical patent/KR970008494A/ko
Application granted granted Critical
Publication of KR0155864B1 publication Critical patent/KR0155864B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

접촉창 및 배선에 필요한 사진 묘화(photolithography) 공정의 횟수를 감소시킬 수 있는 반도체 장치의 배선 방법에 관하여 개시한다.
본 발명은 상기 제1 개구부에 형성된 상기 스페이서를 이용하여 상기 층간 절연막에 상기 제3 개구부를 사진 묘화 공정없이 형성하여, 종래의 두 번의 사진 묘화 공정을 통하여 실시할 수 있던 반도체 장치의 배선을 한 번의 사진 묘화 공정만으로 할 수 있다. 또한, 본 발명에 의하면 평탄한 표면을 얻을 수 있어, 반도체 장치의 제조를 용이하게 하며 원가를 절감하는 효과가 있다. 특히, 최근 반도체 장치의 배선이 다층화되고 복잡해짐에 따라서 본 발명의 적용 효과는 더욱 커질 것이다.

Description

반도체 장치의 배선 방법
제1도는 본 발명에 의한 반도체 장치의 배선 방법에 사용하는 마스크에 형성된 패턴의 특징을 보여주는 평면도이다.
제2a도 내지 제8b도는 본 발명의 제1 실시예에 의하여 반도체 장치의 배선 방법을 보여주는 단면도들이다. 그리고, 상기 제2a도 내지 상기 제8a도는 상기 하부 도전층에 상기 상부 도전층 패턴을 전기적으로 연결하는 부분을 나타내는 도면들이고, 사기 제2b도 내지 상기 제8b도는 나머지 부분을 나타내는 도면들이다.
제9도는 상부 접촉창이 형성되는 부분의 상기 상부 도전층을 본 발명에 따라 크게 형성한 것을 보여주는 단면도이다.
제10a도 내지 제12b도는 본 발명의 제2 실시예에 의하여 반도체 장치의 배선 방법을 보여주는 단면도들이다. 그리고, 상기 제10a도 내지 상기 제12a도는 상기 하부 도전층에 상기 상부 도전층 패턴을 전기적으로 연결하는 부분을 나타내는 도면들이고, 상기 제10b도 내지 상기 제12b도는 나머지 부분을 나타내는 도면들이다.
* 도면의 주요 부분에 대한 부호의 설명
11, 31, 51: 반도체 기판 12, 33, 52: 필드 산화막
13, 53: 하부 도전층 15, 55: 층간 절연막
17: 제1물질층 19, 61: 제1개구부
21, 63: 제2개구부 23: 제2물질층
25, 65: 스페이스 27: 제3개구부
29, 37: 상부 도전층 패턴 35: 식각 저지층 패턴
39: 상부 접촉창 57, 59: 포토레지스트 패턴
본 발명은 반도체 장치의 배선 방법에 관한 것으로, 특히 접촉창 및 배선에 필요한 사진 묘화(photolithography) 공정의 횟수를 감소시킬 수 있는 반도체 장치의 배선 방법에 관한 것이다.
최근 반도체 장치인 고집적화에 따러 제조방법이 복잡해지고, 사용되는 마스크의 개수도 증가하는 추세에 있다. 그런데, 반도체 장치의 제조 공정에서 마스크를 사용하는 사진 묘화 공정의 횟수가 증가함에 따라 수율은 감소하고, 제조 원가는 더욱 크게 증가한다. 특히, 최근에는 반도체 장치에서 배선이 다층화됨에 따라 상황은 더욱 나빠지고 있다. 따라서, 반도체 제조 공정에서 사진 묘화 공정의 횟수를 줄이는 것은 제조 원가의 관점에서 그 효과가 매우 크기 때문에, 이에 대한 노력을 기울이고 있다.
종래의 반도체 장치에서 배선을 형성하는 경우 하부 도전층 위에 층간 절연막을 형성하고, 사진 하부 도전층이 노출되도록 상기 층간 절연막에 접촉창을 형성한다. 이어서, 상기 접촉창을 통하여 상기 하부 도전층에 접촉하는 상부 도전층을 상기 층간 절연막 위에 증착하고, 다시 사진 식각공정을 이용하여 상부 도전층 패턴을 형성한다. 따라서 반도체 장치에서 종채의 방법에 따라 배선을 형성하는 경우 하나의 배선을 형성하는데 두 번의 사진 묘화 공정이 사용된다. 그리고, 최근의 반도체 장치에서 배선이 다층화됨에 따라 반도체 기판의 표면 요철은 나빠지고, 하나의 배선을 형성하는데 두 번의 사진 묘화 공정이 사용되므로 배선의 층수가 증가함에 따라 이에 사용되는 사진 묘화 공정의 횟수도 두 배로 증가하여 반도체 장치의 생산 원가를 급격히 증가시키는 문제가 발생한다.
따라서, 본 발명의 목적은 반도체 기판의 표면을 평탄화시키며 한 번이 사진 묘화 공정으로 접촉창 및 배선을 형성할 수 있는 반도체 장치의 배선 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 하부 도전층에 상부 도전층을 전기적으로 연결하는 반도체 장치의 배선 방법에 있어서, 접촉창 패턴 및 상부 도전층 패턴을 형성하는 두 번 의 사진 묘화 공정을 한 번의 사진 묘화 공정으로 대신하기 위하여, 반도체 기판 위에 제1 개구부 패턴을 전사하는 제1 패턴의 폭 및 길이가 제2 개구부 패턴을 전사하는 제2 패턴의 폭보다 더 큰 마스크를 사용하는 것을 특징으로 하는 반도체 장치의 배선 방법을 제공한다.
또한 본 발명은, 반도체 기판에 하부 도전층을 형성하는 단계;
상기 하부 도전층을 포함하는 반도체 기판의 전면에 평탄화된 층간 절연막을 형성하는 단계;
상기 층간 절연막 위에 제1 물질층을 증착하는 단계;
마스크를 이용하여 제1 개구부 패턴의 폭 및 길이가 제2 개구부 패턴의 폭보다 더 큰 포토레지스트 패턴을 상기 제1 물질층 위에 형성하는 단계;
상기 포토레지스트 패턴을 마스크재로 상기 하부 도전층이 노출되지 않도록 상기 제1 물질층 및 상기 층간 절연막의 일부분을 식각하여 제1 개구부 및 제2 개구부를 형성하는 단계;
상기 포토레지스트 패턴을 제거하는 단계;
상기 제1 개구부의 폭 및 길이 보다 작고 상기 제2 개구부의 폭보다 큰 크기를 이등분한 두께로 상기 제1 물질층 위에 제2 물질층을 증착하는 단계;
상기 제1 개구부의 측벽을 따라 상기 제2 물질층으로 스페이서(spacer)를 형성하고, 상기 제2 개구부는 상기 제2 물질층에 의해서 매몰되도록 상기 제2 물질층을 식각하는 단계;
상기 제1 물질층 및 상기 스페이서를 마스크재로 상기 제1 개구부 아래에 상기 하부 도전층의 표면을 노출하는 제3 개구부를 형성하는 단계;
상기 제1 물질층 및 상기 제2 물질층을 제거하는 단계;
상기 제3 개구부를 통하여 상기 하부 도전층에 접촉하도록 상부 도전층을 상기 층간 절연막 위에 증착하는 단계; 및 상기 상부 도전층을 평탄화시켜 상부 도전층 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 층간 절연막을 실리콘 산화막으로 형성하고, 화학 기계적 폴리싱 방법으로 평탄화시킨다. 또한, 상기 제1 물질층 및 제2 물질층은 실리콘 질화막인 것을 특징으로 하고, 상기 상부 도전층은 다결정 실리콘·실리사이드 또는 금속으로 형성한다. 그리고, 상기 상부 도전층은 화학 기계적 폴리싱 방법으로 평탄화시키고, 후속 배선 공정을 위해서 상기 하부 도전층을 형성하는 단계 후에 상기 층간 절연막 아래에 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한 방법은, 반도체 기판에 도전층을 형성하는 단계;
상기 하부 도전층을 포함하는 반도체 기판의 전면에 평탄화된 층간 절연막을 형성하는 단계;
마스크를 이용하여 제1 개구부 패턴의 폭 및 길이가 제2 개구부 패턴의 폭보다 더 큰 포토레지스트 패턴을 상기 제1 물질층 위에 형성하는 단계;
상기 포토레지스트 패턴을 마스크재로 상기 하부 도전층이 노출되지 않도록 상기 층간 절연막의 일부분을 식각하여 제1 개구부 및 제2 개구부를 형성하는 단계;
상기 포토레지스트 패턴을 열처리하여 상기 제1 개구부의 내벽에 포토레지스트로 스페이서를 형성하고, 상기 제2 개구부를 포토레지스트로 매몰하는 단계;
상기 포토레지스트 패턴 및 상기 스페이서를 마스크재로 상기 제1 개구부 아래에 상기 하부 도전층의 표면을 노출하는 제3 개구부를 형성하는 단계;
상기 포토레지스트 패턴을 제거하는 단계;
상기 제3 개구부를 통하여 상기 하부 도전층에 접촉하도록 상부 도전층을 상기 층간 절연막 위에 증착하는 단계; 및 상기 상부 도전층을 평탄화시켜 상부 도전층 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 층간 절연막은 실리콘 산화막으로 형성하고, 화학 기계적 폴리싱 방법으로 평탄화시킨다. 또한, 상기 상부 도전층은 다결정 실리콘.실리사이드 또는 금속으로 형성하고, 상기 상부 도전층은 화학 기계적 폴리싱 방법으로 평탄화시킨다. 그리고, 후속 배선 공증을 위해서 상기 하부 도전층을 형성하는 단계 후에 상기 층간 절연막 아래에 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 의하여 상기 마스크를 사용하면 종래의 방법에 의해서는 접촉창 패턴을 형성하는 두 번의 사진 묘화 공정을 실시하여야 하는 것을 한 번의 사진 묘화 공정으로 대신하는 것이 가능하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 의한 반도체 장치의 배선 방법에 사용하는 마스크에 형성된 패턴의 특징을 보여주는 평면도이다.
상세하게, 상기 마스크는 투명한 기한 위에 크롬(Cr)으로 형성된 차광막(1)이 증착되어 있고, 후에 반도체 기판 위에 제1 개구부 패턴을 전사하는 제1 패턴(2)의 폭 및 길이가 제2 개구부 패턴을 전사하는 제2 패턴(3)의 폭보다 더 크다. 그리고, 반도체 장치의 배선 방법에서 포지티브형 감광제(positive resist)를 사용하는 것으로 하였다.
네가티브 감광제(negative resist)를 사용하면 상기 크롬이 형성된 부분과 나머지 부분이 반대로 바뀐다.
본 발명에 의하여 상기 마스크를 사용하면 종래의 방법에 의해서는 접촉창 패턴 및 도전층 패턴을 형성하는 두 번의 사진 묘화 공정을 실시하여야 하는 것을 한 번의 사진 묘화 공정으로 대신하는 것이 가능한데, 이에 대한 상세한 설명은 이하 반도체 장치의 배선 방법을 참조한다.
[실시예 1]
제2a도 내지 제8b도는 본 발명의 제1 실시예에 의하여 반도체 장치의 배선 방법을 보여주는 단면도들이다.
반도체 장치에서 배선을 형성하는 경우 하부 도전층에 상부 도전층 패턴을 전기적으로 연결하는 부분 및 그 나머지 부분이 있다. 상기 제2a도 내지 상기 제8a도는 상기 하부 도전층에 상기 상부 도전층 패턴을 전기적으로 연결하는 부분을 나타내는 도면들이고 상기 제2b도 내지 상기 제8b도는 나머지 부분을 나타내는 도면들이다.
제2a도 및 제2b도는 반도체 기판(11)에 층간 절연막(15)을 형성하는 단계를 나타낸다. 상세하게, 반도체 기판(11)에 형성된 필드 산화막(12)에 의해서 한정되는 활성 영역에 하부 도전층(13)을 형성하고, 상기 하부 도전층(13)을 포함하는 상기 반도체 기판(11)의 전면에 층간 절연막(15)을 증착한다. 다음에 화학 기계적 폴리싱(chemical mechanical polishing) 방법을 이용하여 상기 층간 절연막(15)의 표면을 평탄화시키고, 상기 층안 절연막(15) 위에 제1 물질층(17)을 증착한다. 이때, 상기 층간 절연막(15)은 실리콘 산화막으로 형성하고, 상기 제1 물질층(17)을 실리콘 질화막으로 형성하여, 상기 층간 절연막(15)을 식각할 때 상기 제1 물질층(17)이 보호막 역할을 한다.
제3a도 및 제3b도는 상기 제1 물질층(17) 및 상기 층간 절연막(15)에 제1 개구부(19) 및 제2 개구부(21)를 형성하는 단계를 나타낸다. 상세하게, 본 발명에 의한 상기 마스크를 이용하여 제1 개구부 패턴의 폭 및 길이가 나머지 제2 개구부 패턴의 폭보다 더 큰 포토레지스트 패턴(도시하지 않음)을 형성한다. 다음에, 상기 포토레지스트 패턴을 마스크재로 상기 하부 도전층(13)이 노출되지 않도록 상기 제1 물질층(17) 및 상기 층간 절연막(15)의 일부분을 식각하여 제1 개구부(19) 및 제2 개구부(21)를 형성한다. 이때, 상기 층간 절연막(15)이 식각된 깊이에 의해서 후에 형성되는 상부 도전층 패턴의 두께를 조절할 수 있다. 이어서, 상기 포토레지스트 패턴을 제거한다.
제4a도 및 제4b도는 상기 제1 물질층(17) 위에 제2 물질층(23)을 증착하는 단계를 나타낸다. 상세하게, 상기 제1 개구부(19)의 폭 및 길이보다 작고 상기 제2 개구부(21)의 폭 보다 큰 크기를 이등분한 두께로 상기 제1 물질층(17) 위에 제2 물질층(23)을 증착한다. 따라서, 상기 제1 개구부(19)의 바닥 위에 증착된 상기 제2 물질층(23)의 두께는 상기 제1 물질층(17) 위에 증착된 상기 제2 물질층(23)의 두께와 같고, 상기 제2 개구부(21)의 바닥 위에 증착된 상기 제2 물질층(23)의 두께는 상기 제1 물질층(17) 위에 증착된 상기 제2 물질층(23)의 두께보다 상기 제2 개구부(21)의 깊이 만큼 두껍다. 그리고, 상기 제2 물질층(23)은 실리콘 질화막을 형성하여, 상기 층간 절연막(15)을 식각할 때 마스크재의 역할을 한다.
제5a도 및 제5b도는 상기 제2 물질층(23)을 식각하여 상기 제1 개구부(19)에 스페이서(spacer)(25)를 형성하는 단계를 나타낸다. 상세하게, 상기 제1 물질층(17) 위의 상기 제2 물질층(23)을 이방성 식각하여 상기 제1 개구부(19)의 측벽을 따라 상기 제2 물질층(23)으로 스페이서(25)를 형성한다. 이때, 상기 제1 개구부(19)의 바닥에 상기 층간 절연막(15)의 표면이 노출되고, 상기 제2 개구부(21)는 상기 제2 물질층이 남아 있게 된다.
제6a도 및 제6b도는 상기 제1 개구부(19)의 아래에 제3 개구부(27)를 형성하는 단계를 나타낸다. 상세하게, 상기 제1 물질층(17) 및 상기 스페이서(25)를 마스크재로 상기 제1 개구부(19) 아래에 상기 하부 도전층(13)의 표면을 노출하는 제3 개구부(27)를 형성한다. 이때, 상기 제2 개구부(21)는 제2 물질층에 의해서 보호된다.
제7a도 및 제7b도는 상기 제1 물질층 및 상기 제2 물질층을 제거하는 단계를 나타낸다. 상세하게, 상기 제1 물질층 및 상기 제2 물질층을 식각하여 제거하면, 상기 층간 절연막(15)에는 상기 하부 도전층(13)의 표면을 노출하는 제1 개구부(19) 및 제3 개구부(27)와 상기 층간 절연막(15)의 일부만을 식각한 제2 개구부(21)를 완성하게 된다.
제8a 및 제8b도는 본 발명의 배선을 완성하는 단계를 나타낸다. 상세하게, 상기 제3 개구부(27)를 통하여 상기 하부 도전층(13)에 접촉하는 상부 도전층을 상기 층간 절연막(15) 위에 증착하여, 상기 상부 도전층으로 상기 제1 개구부(19) 및 상기 제2 개구부(21)를 채운다. 이때, 상기 상부 도전층은 다결정 실리콘.실리사이드 또는 금속으로 형성한다. 이어서 상기 층간 절연막(15) 위의 상기 상부 도전층을 화학 기계적 폴리싱 방법으로 평탄화시켜 상기 제1 개구부(19) 및 상기 제2 개구부(21) 내의 상부 도전층만을 남겨서, 상부 도전층 패턴(29)을 형성한다.
상기 제1 실시에에 의해서 본 발명은 상기 제1 개구부에 형성된 상기 스페이서를 이용하여 상기 층간 절연막에 상기 제3 개구부를 사진 묘화 공정 없이 형성하여, 종래에 두 번의 사진 묘화 공정을 통하여 실시할 수 있던 반도체 장치의 배선을 한 번의 사진 묘화 공정만으로 할수 있다. 또한, 본 발명에 의하면 평탄한 표면을 얻을 수 있어, 반도체 장치의 제조를 용이하게 하며 원가를 절감하는 효과가 있다. 특히, 최근 반도체 장치의 배선이 다층화되고 복잡해짐에 따라서 본 발명의 적용 효과는 더욱 커질 것이다.
또한, 반도체 장치에서 본 발명에 의한 배선 방법을 적용한 후에 이어서 후속 배선 공정에의해서 형성하는 다른 상부 도전층 패턴이 형성될 수 있다. 이때, 상기 상부 도전층 패턴에 상기 다른 상부 도전층 패턴을 전기적으로 연결하기 위한 상부 접촉창이 필요한 경우가 있다. 그런데, 만일 상기 상부 접촉창에 의해서 상기 다른 상부 도전층 패턴에 연결되는 부분의 상기 상부 도전층 패턴이 상기 제2 개구부와 같이 폭이 좁은 부분이라면, 상기 상부 도전층 위에 상기 상부 접촉창이 형성될 부분의 상기 상부 도전층 패턴의 폭이 좁아서 사진 묘화 공정시 상기 다른 접촉창을 상기 상부 도전층 패턴에 정렬하여 패턴하는 것이 어려워진다. 따라서, 이러한 경우에는 상기 상부 접촉창이 형성될 부분의 상기 상부 도전층 패턴을 상기 제1 개구부와 같이 크게 형성하여서 후속 배선 공정이 용이하도록 하는 것이 바람직하다.
제9도는 상부 접촉창(39)이 형성되는 부분의 상기 상부 도전층(37)을 본 발명에 따라 크게 형성한 것을 보여주는 단면도이다.
상세하게, 상기 상부 접촉차(39)이 형성되는 부분의 상부 도전층 패턴(37)을 상기 제1 개구부와 같이 크게 형성하고, 상기 제3 개구부가 형성되는 것처럼 층간 절연막(33)이 식각되어 반도체 기판(31)까지 식각되는 것을 방지하기 위하여 미리 필드 산화막(33) 위에 식각 저지 패턴(35)을 형성한다. 이때, 상기 식각 저지층 패턴(35)은 다결정 실리콘막을 이용하여 형성한다.
따라서, 상기 상부 접촉창이 형성되는 부분의 상기 상부 도전층 패턴이 커져도, 그 위치에 미리 형성한 상기 식각 저지층 패턴에 의해서 상기 상부 도전층 패턴은 다른 하부 도전층에 연결되지 않도록 할 수 있다.
[실시예 2]
제10a도 내지 제12b도는 본 발명의 제2 실시예에 의하여 반도체 장치의 배선 방법을 보여주는 단면도들이다.
반도체 장치에서 배선을 형성하는 경우 하부 도전층에 상부 도전층 패턴을 전기적으로 연결하는 부분 및 그 나머지 부분이 있다. 상기 제10a도 내지 상기 제12a도는 상기 하부 도전층에 상기 상부 도전층 패턴을 전기적으로 연결하는 부분을 나타내는 도면들이고, 상기 제10b도 내지 상기 제12b도는 나머지 부분을 나타내는 도면들이다.
제10a도 및 제10b도는 반도체 기판(51)에 층간 절연막(55)을 형성하는 단계를 나타낸다. 상세하게, 반도체 기판(51)에 형성된 필드 산화막(52)에 의해서 한정되는 활성 영역에 하부 도전층(53)을 형성하고, 상기 하부 도전층(53)을 포함하는 상기 반도체 기판(51)의 전면에 실리콘 산화막으로 층간 절연막(55)을 증착한다. 다음에 화학 기계적 폴리싱(chemical mechanical polishing) 방법을 이용하여 상기 층간 절연막(55)의 표면을 평탄화시킨다.
제11a도 및 제11b도는 상기 층간 절연막(55)에 제1 개구부(61) 및 제2 개구부(63)를 형성하는 단계를 나타낸다. 상세하게, 본 발명에 의한 상기 마스크를 이용하여 제1 개구부 패턴(57)의 폭 및 길이가 나머지 제2 개구부 패턴(59)의 폭보다 더 크도록 포토레지스트 패턴(57,59)을 형성한다. 다음에, 상기 포토레지스트 패턴(57,59)을 마스크재로 상기 하부 도전층(53)이 노출되지 않도록 상기 층간 절연막(55)의 일부부을 식각하여 제1 개구부(61) 및 제2 개구부(63)를 형성한다. 이때, 상기 층간 절연막(55)이 식각된 깊이에 의해서 후에 형성되는 상부 도전층 패턴의 두께를 조절할 수 있다.
제12a도 및 제12b도는 상기 포토레지스트 패턴(57,59)으로 상기 제1 개구부(61)에 스페이서(65)를 형성하고, 상기 제2 개구부(63)를 매몰하는 단계를 나타낸다. 상세하게, 상기 포토레지스트 패턴(57,59)에 400℃ 이하의 온도로 열을 가하여 상기 포토레지스트 패턴(57,59)의 모서리 부분으로부터 흐르게 하여 상기 제1 개구부(61)의 내벽에 포토레지스트로 스페이서(65)를 형성하고, 상기 제2 개구부(63)는 포토레지스트로 완전히 매몰되게 한다.
이어서, 상기 스페이서(65)를 마스크재로 상기 제1 개구부(61) 아래의 상기 층간 절연막(55)을 식각하여, 상기 하부 도전층(53)의 표면을 대기 중에 노출한다. 이어서, 상기 포토레지스트 패턴(57,59)을 제거하고, 이후는 본 발명의 제1 실시예와 동일하게 진행하여 본 발명의 제2 실시예에 따른 배선을 완성한다.
본 발명의 제2 실시예에 의해서도 상기 본 발명의 제1 실시예와 동일하게, 종래에 두 번의 사진 묘화 공정을 통하여 실시할 수 있던 반도체 장치의 배선을 한 번의 사진 묘화 공정만으로 할 수 있다. 또한, 본 발명에 의하여 평탄한 표면을 얻을 수 있어, 반도체 장치의 제조를 용이하게 하며 원가를 절감하는 효과가 있다. 특히, 최근 반도체 장치의 배선이 다층화되고 복잡해짐에 따라서 본 발명의 적용 효과는 더욱 커질 것이다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.

Claims (14)

  1. 하부 도전층에 상부 도전층을 전기적으로 연결하는 반도체 장치의 배선 방법에 있어서, 접촉창 패턴 및 상부 도전층 패턴을 형성하는 두 번의 사진 묘화 공정을 함번의 사진 묘화 공정으로 대신하기 위하여, 반도체 기판 위에 제1 개구부 패턴을 전사하는 제1 패턴의 폭 및 길이가 제2 개구부 패턴을 전사하는 제2 패턴의 폭보다 더 큰 마스크를 사용하는 것을 특징을 하는 반도체 장치의 배선 방법.
  2. 반도체 기판에 하부 도전층을 형성하는 단계; 상기 하부 도전층을 포함하는 반도체 기판의 전면에 평탄화된 층간 절연막을 형성하는 단계; 상기 층간 절연막 위에 제1 물질층을 증착하는 단계; 마스크를 이용하여 제1 개구부 패턴의 폭 및 길이가 제2 개구부 패턴의 폭보다 더 큰 포토레지스트 패턴을 상기 제1 물질층 위에 형성하는 단계; 상기 포토레지스트 패턴을 마스크재로 상기 하부 도전층이 노출되지 않도록 상기 제1 물질층 및 상기 층간 절연막의 일부분을 식각하여 제1 개구부 및 제2 개구부를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제1 개구부의 폭 및 길이 보다 작고 상기 제2 개구부의 폭 보다 큰 크기를 이등분한 두께로 상기 제1 물질층 위에 제2 물질층을 증착하는 단계; 상기 제1 개구부의 측벽을 따라 상기 제2 물질층으로 스페이서(spacer)를 형성하고, 상기 제2 개구부는 상기 제2 물질층에 의해서 매몰되도록 상기 제2 물질층을 식각하는 단계; 상기 제1 물질층 및 상기 스페이서를 마스크재로 상기 제1 개구부 아래에 상기 하부 도전층의 표면을 노출하는 제3 개구부를 형성하는 단계; 상기 제1 물질층 및 상기 제2 물질층을 제거하는 단계; 상기 제3 개구부를 통하여 상기 하부 도전층에 접촉하도록 상부 도전릉을 상기 층간 절연막 위에 증착하는 단계; 및 상기 상부 도전층을 평탄화시켜 상부 도전층 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 방법.
  3. 제2항에 있어서, 상기 층간 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 배선 방법.
  4. 제2항에 있어서, 상기 층간 절연막은 화학 기계적 폴리싱 방법으로 평탄화시키는 것을 특징으로 하는 반도체 장치의 배선 방법.
  5. 제2항에 있어서, 상기 제1 물질층 및 제2 물질층은 실리콘 질화막인 것을 특징으로 하는 반도체 장치의 배선 방법.
  6. 제2항에 있어서, 상기 상부 도전층은 다결정 실리콘.실리사이드 또는 금속으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 방법.
  7. 제2항에 있어서, 상기 상부 도전층은 화학 기계적 폴리싱 방법으로 평탄화시키는 것을 특징으로 하는 반도체 장치의 배선 방법.
  8. 제2항에 있어서, 후속 배선 공정을 위해서 상기 하부 도전층을 형성하는 단계 후에 상기 층간 절연막 아래에 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 방법.
  9. 반도체 기판에 하부 도전층을 형성하는 단계; 상기 하부 도전층을 포함하는 반도체 기판이 전면에 평탄화된 층간 절연막을 형성하는 단계; 마스크를 이용하여 제1 개구부 패턴의 폭 및 길이가 제2 개구부 패턴의 폭보다 더 큰 포토레지스트 패턴을 상기 제1 물질층 위에 형성하는 단계; 상기 포토레지스트 패턴을 마스크재로 상기 하부 도전층이 노출되지 않도록 상기 절연막의 일부분을 식각하여 제1 개구부 및 제2 개구부를 형성하는 단계; 상기 포토레지스트 패턴을 열처리하여 상기 제1 개구부의 내벽에 포토레지스트로 스페이서를 형성하고, 상기 제2 개구부를 포토레지스트로 매몰하는 단계; 상기 포토레지스트 패턴 및 상기 스페이서를 마스크재로 상기 제1 개구부 아래에 상기 하부 도전층의 표면을 노출하는 제3 개구부를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제3 개구부를 통하여 상기 하부 도전층에 접촉하도록 상부 도전층을 상기 층간 절연막 위에 증착하는 단계; 및 상기 상부 도전층을 평탄화시켜 상부 도전층 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 배선 방법.
  10. 제9항에 있어서, 상기 층간 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 배선 방법.
  11. 제9항에 있어서, 상기 층간 절연막은 화학 기계적 폴리싱 방법으로 평탄화시키는 것을 특징으로 하는 반도체 장치의 배선 방법.
  12. 제9항에 있어서, 상기 상부 도전층은 다결정 실리콘, 실리사이드, 또는 금속으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 방법.
  13. 제9항에 있어서, 상기 상부 도정층은 화학 기계적 폴리싱 방법으로 평탄화시키는 것을 특징으로 하는 반도체 장치의 배선 방법.
  14. 제9항에 있어서, 후속 배선 공정을 위해서 상기 하부 도전층을 형성하는 단계 후에 상기 층간 절연막 아래에 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 방법.
KR1019950023534A 1995-07-31 1995-07-31 반도체 장치의 배선 방법 KR0155864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023534A KR0155864B1 (ko) 1995-07-31 1995-07-31 반도체 장치의 배선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023534A KR0155864B1 (ko) 1995-07-31 1995-07-31 반도체 장치의 배선 방법

Publications (2)

Publication Number Publication Date
KR970008494A KR970008494A (ko) 1997-02-24
KR0155864B1 true KR0155864B1 (ko) 1998-12-01

Family

ID=19422466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023534A KR0155864B1 (ko) 1995-07-31 1995-07-31 반도체 장치의 배선 방법

Country Status (1)

Country Link
KR (1) KR0155864B1 (ko)

Also Published As

Publication number Publication date
KR970008494A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
JPH0955429A (ja) 半導体装置およびその製造方法
JPH0460343B2 (ko)
JPH04229616A (ja) 半導体層構造に開口を製造する方法
KR100295426B1 (ko) 배선형성방법
KR20030031599A (ko) 반도체장치의 제조방법
US5966632A (en) Method of forming borderless metal to contact structure
CN1050693C (zh) 半导体器件薄膜的平面化方法
KR0155864B1 (ko) 반도체 장치의 배선 방법
JP2720023B2 (ja) 半導体装置の製造方法
US6200892B1 (en) Method for forming an integrated circuit interconnect using a dual poly process
US6143596A (en) Planarization for interlayer dielectric
US6537866B1 (en) Method of forming narrow insulating spacers for use in reducing minimum component size
JPH09260647A (ja) 半導体装置およびその製造方法
JPS5827335A (ja) 半導体装置の製造方法
JP3528388B2 (ja) トランジスタアレイの製造方法
JPH02117153A (ja) 半導体素子の形成方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100507279B1 (ko) 액정표시장치의 제조방법
US6835653B1 (en) Method of forming adjacent holes on a semiconductor substrate
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
JPS6214095B2 (ko)
KR0172522B1 (ko) 미세 패턴 형성을 위한 레지스트 패턴 형성 방법
JPH0815731A (ja) 表示用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee