JPH0997770A - 半導体装置及びコンタクトホールの形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクトホール１５ａ、１５ｂの径１３ｂ
´、１３ｃ´を統一したとしてもＳｉＯ₂ 膜３２の膜厚
Ａ、Ｂが均一でない場合はその必要エッチング時間が異
なり、コンタクトホール１５ａ、１５ｂの形成箇所によ
ってオーバーエッチングとなったりエッチングが不充分
となったりするため、全てのコンタクトホールを略同一
のエッチング時間で十分にしかも適切に形成することが
困難である。 【解決手段】 絶縁膜としてのＳｉＯ₂ 膜３２にコンタ
クトホール１５ａ、１５ｂが形成された半導体装置にお
いて、ＳｉＯ₂ 膜３２の膜厚Ａ、Ｂに対応してコンタク
トホール１５ａ、１５ｂの径１３ｂ´、１３ｃ´を設定
すること。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びコン
タクトホールの形成方法に関し、より詳細には半導体集
積回路の製造工程において、ＳｉＯ₂ 膜をエッチングし
て形成される半導体装置及び前記コンタクトホールの形
成方法に関する。

【０００２】

【従来の技術】半導体集積回路の製造工程においては半
導体基板の表面に形成されたＳｉＯ₂膜にコンタクトホ
ールを形成するため、従来からフォトリソグラフィ技術
とエッチング技術とが採用されている。フォトリソグラ
フィ技術はレジストに露光マスクのパターンを転写して
レジストパターンを形成する工程に用いられ、エッチン
グ技術はパターン形成されたレジストをマスクとしてＳ
ｉＯ₂ 膜等を加工する工程に用いられている。

【０００３】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を、図４に基
づいて説明する。まずＳｉ基板３１上にＳｉＯ₂ 膜３２
を形成し、次にＳｉＯ₂ 膜３２上に感光性高分子から成
るレジスト層３３を形成し、この後プリベークを行なっ
てレジスト層３３中に含まれる有機溶剤を除去する（図
４（ａ））。次に露光マスク３４をレジスト層３３上方
に配置し、光３４ａを照射して露光マスク３４のマスク
パターンをレジスト層３３上に転写する（図４
（ｂ））。次にレジスト層３３を現像して前記マスクパ
ターンに対応するレジストパターン３３ａを形成した
後、ポストベークを行い、レジストパタ−ン３３ａ中に
含まれる水分をとばしてレジストパタ−ン３３ａを硬化
させ、ＳｉＯ₂ 膜３２との密着性を高める（図４
（ｃ））。さらにレジストパタ−ン３３ａをマスクとし
てＳｉＯ₂ 膜３２にエッチング処理を施し、コンタクト
ホール３５を形成する（図４（ｄ））。次に、不要とな
ったレジストパタ−ン３３ａを除去する（図４
（ｅ））。

【０００４】

【発明が解決しようとする課題】ところで、近年ＬＳＩ
が高集積化されるにつれて一層の微細加工技術が必要と
されてきている。

【０００５】一般に前記コンタクトホールの径が微細に
なると、エッチングガスの流入が少なくなり、比較的大
きい径を有するコンタクトホールに比べてエッチングレ
ートが低下する。このようにコンタクトホールの径が小
さくなるとそれに応じてエッチングレートが小さくなる
現象をマイクロローディング効果という。

【０００６】図４に示した従来のコンタクトホールの形
成方法においては、比較的小さいホール径と比較的大き
いホール径とがレジストパターン３３ａに混在して形成
されている場合、前記マイクロローディング効果により
後の工程におけるコンタクトホール３５のエッチングレ
ートが前記ホール径毎に異なってくる。前記エッチング
レートが異なれば、エッチングに要する時間（以下、必
要エッチング時間と記す）も異なってくるが、各コンタ
クトホール毎に前記必要エッチング時間を設定するのは
困難であるため、半導体集積回路のマスク設計を行う際
にはレジストパターン３３ａのホール径を最小のホール
径に統一する手法が採られている。

【０００７】上記した手法によれば、エッチングされる
ＳｉＯ₂ 膜３２の膜厚が各コンタクトホール毎に均一で
ある場合に限り前記必要エッチング時間の統一が図れる
が、実際には基板上に電極や配線等が形成されており、
該電極や配線等の上部（以下、段差上部と記す）のＳｉ
Ｏ₂ 膜３２は前記電極や配線等が形成されていない部分
（以下、拡散層部と記す）のＳｉＯ₂ 膜３２よりも薄く
なっている場合が多い。そこで前記拡散層部における必
要エッチング時間に統一すると段差上部はオーバーエッ
チングされ易く、下地の前記電極や配線等がダメージを
受けてリーク電流が発生する要因になる。一方、前記段
差上部における必要エッチング時間に統一すると拡散層
部はエッチング不足になり易く、コンタクトホールを適
切に開口させることが難しくなる。

【０００８】また、マイクロローディング効果を考慮す
るとコンタクトホールの径をあまり小さくできず、半導
体装置の微細化に限界を生じていた。

【０００９】このように、従来の半導体装置及びコンタ
クトホールの形成方法においては、コンタクトホール３
５の径を統一したとしてもＳｉＯ₂ 膜３２の膜厚が均一
でないことに起因して各々の必要エッチング時間が異な
り、コンタクトホール３５の形成箇所によってオーバー
エッチングやエッチング不足を生じるため、全てのコン
タクトホール３５を略同一のエッチング時間で十分にし
かも適切にエッチングすることが困難であるという課題
があった。

【００１０】本発明は上記した課題に鑑みなされたもの
であり、ＳｉＯ₂ 膜の膜厚が場所により異なっていて
も、該膜厚に対応したコンタクトホールの径が設定さ
れ、全てのコンタクトホールが略同一のエッチング時間
で十分かつ適切にエッチングされ、しかも微細化が図ら
れた半導体装置及び前記コンタクトホールの形成方法を
提供することを目的としている。

【００１１】

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る半導体装置は、絶縁膜とし
てのＳｉＯ₂ 膜に、該ＳｉＯ₂ 膜の厚みに応じて径の異
なるコンタクトホールが形成されていることを特徴とし
ている。

【００１２】上記した半導体装置によれば、例えば拡散
層部に形成されたコンタクトホールの径がＳｉＯ₂ 膜厚
の厚い分大きく設定され、一方、段差上部に形成された
コンタクトホールの径がＳｉＯ₂ 膜厚の薄い分小さく設
定されることとなり、段差上部に形成されたコンタクト
ホールの径をこのように積極的に小さく設定し得るた
め、半導体装置全体としての微細化を図ることができ
る。また拡散層部においても段差上部においてもコンタ
クトホールが略同一のエッチング時間で十分かつ適切に
エッチングされ形成される。よってオーバーエッチング
箇所がないため、結晶欠陥に起因するリークパスの発生
を防止することができると共にコンタクトホール抵抗を
低減することができ、またエッチング不足箇所がないた
め、すべてのコンタクトホールにおいて十分かつ適切な
導通を図ることができる。

【００１３】また、上記目的を達成するために本発明に
係るコンタクトホールの形成方法は、絶縁膜としてのＳ
ｉＯ₂ 膜上に、このＳｉＯ₂ 膜の厚みに応じて径の異な
るマスクパターンを形成し、エッチングすることを特徴
としている。前記マスクパターンとしては下地ＳｉＯ₂
膜と選択比のとれる材料を用いればよく、レジスト等を
用いることができる。

【００１４】また、上記目的を達成するために本発明に
係るコンタクトホールの形成方法は、絶縁膜としてのＳ
ｉＯ₂ 膜にコンタクトホールを形成する方法において、
同一のエッチング時間におけるホール径とエッチング量
との関係から算出した前記ＳｉＯ₂ 膜の厚みに対応する
コンタクトホール径となるようにホールが形成されたマ
スクを用いてエッチングすることを特徴としている。

【００１５】上記したコンタクトホールの形成方法によ
れば、例えば拡散層部のマスクパターンのホール径をＳ
ｉＯ₂ 膜厚が厚い分大きく設定し、段差上部のマスクパ
ターンのホール径をＳｉＯ₂ 膜厚が薄い分小さく設定し
ておくことにより、前記マスクパターンを前記ＳｉＯ₂
膜の膜厚に対応したホール径を有するものとすることが
できる。このマスクパターンをマスクとして前記ＳｉＯ
₂ 膜にエッチングを施すことにより、前記拡散層部のコ
ンタクトホールにおいてはその径が大きいことからエッ
チングガスの流入が容易となり、エッチングレートの向
上が図られる一方、前記段差上部のコンタクトホールに
おいてはその径が小さいことからマイクロローディング
効果が助長され、エッチングレートを抑制することがで
きる。これにより、所定時間でのエッチング量をＳｉＯ
₂ 膜の膜厚に対応させて変化させることができるため、
いずれの箇所に形成されるコンタクトホールにおいても
それぞれに必要とされるエッチング量を略同一のエッチ
ング時間で確保することができる。よってオーバーエッ
チング箇所やエッチング不足箇所を有することがない上
記半導体装置を製造することができる。また、全てのコ
ンタクトホールを単一の工程でしかも略同一のエッチン
グ時間で形成することができるためスループットの向上
をも図ることができる。

【００１６】

【発明の実施の形態】以下、本発明に係る半導体装置及
びコンタクトホールの形成方法の実施の形態を図面に基
づいて説明する。図１（ａ）〜（ｅ）及び図１（ａ₂ ）
〜（ｅ₂ ）は実施の形態に係る半導体装置及びコンタク
トホールの形成方法を説明するため、フォトリソグラフ
ィ及びエッチング工程を工程順に示した模式的部分断面
図であり、（ａ）〜（ｅ）は半導体基板（例えばＳｉ基
板）上の例えばポリシリコン電極が形成されている部分
をワード線（図示せず）に対して垂直方向に切断した場
合の断面図を、（ａ₂ ）〜（ｅ₂ ）は半導体基板（例え
ばＳｉ基板）上の例えばワード線としてのポリシリコン
配線が形成されている部分をワード線に対して平行方向
に切断した場合の断面図をそれぞれ示している。なお、
従来例と同一の機能を有する構成部品には同一の符号を
付すこととする。

【００１７】図中の１はポリシリコン電極を示してお
り、ポリシリコン電極１の両側面は例えばＣＶＤ−Ｓｉ
Ｏ₂ 等からなるスペーサ２で絶縁されている。また、ポ
リシリコン電極１の下部にはゲート絶縁膜３が形成さ
れ、ゲート絶縁膜３によりＳｉ基板３１に形成された拡
散層（ソース／ドレイン領域）４とポリシリコン電極１
とが絶縁されている。ポリシリコン電極１の形成箇所以
外の平坦部を拡散層部３２ａと記す。また、図中のＳｉ
基板３１にはＬＯＣＯＳ（Local Oxidation of Silico
n）法によるフィールド絶縁膜５が埋め込まれており、
その上方にはワード線としてのポリシリコン配線６が形
成されていて、フィールド絶縁膜５の厚みの影響により
ポリシリコン配線６の所定箇所のＳｉＯ₂ 膜３２の膜厚
はやや薄く形成されている。ポリシリコン配線６の形成
部分上部を段差上部３２ｂと記す。

【００１８】実施の形態に係る半導体装置及びコンタク
トホールの形成方法としては、まず最初にポリシリコン
電極１及びポリシリコン配線６が形成されたＳｉ基板３
１上にＳｉＯ₂ 膜３２を形成し、次にＳｉＯ₂ 膜３２上
に感光性高分子から成るレジストを塗布する。この後プ
リベークを行ないレジスト中に含まれる有機溶剤を除去
してレジスト層１３を形成する（図１（ａ）、（ａ
₂ ））。

【００１９】次に、露光マスク１４をレジスト層１３上
方に配置し、光１４ａを照射して露光マスク１４のマス
クパターンをレジスト層１３上に転写する（図１
（ｂ）、（ｂ₂ ））。

【００２０】次にレジスト層１３を現像して前記マスク
パターンに対応するレジストパターン１３ａを形成した
後、ポストベークを行ない、レジストパターン１３ａ中
に含まれる水分を飛ばしてレジストパターン１３ａを硬
化させ、ＳｉＯ₂ 膜３２との密着性を高める。この時、
拡散層部３２ａに位置するＳｉＯ₂ 膜３２部分には厚い
膜厚Ａに対応して大きいホール径１３ｂが、段差上部３
２ｂに位置するＳｉＯ₂ 膜３２部分には薄い膜厚Ｂに対
応して小さいホール径１３ｃがそれぞれ形成されるよう
にする（図１（ｃ）、（ｃ₂ ））。

【００２１】さらにレジストパターン１３ａをマスクと
してＳｉＯ₂ 膜３２にエッチング処理を施し、レジスト
パターン形成後のホール径１３ｂをエッチング後のホー
ル径１３ｂ´として対応させたコンタクトホール１５
ａ、レジストパターン形成後のホール径１３ｃをエッチ
ング後のホール径１３ｃ´として対応させたコンタクト
ホール１５ｂをそれぞれ形成する。エッチングガスとし
ては通常ＣＦ₄ 、ＣＨＦ₃ 系ガスならびにＨｅ及びＡｒ
から選んだ１種または２種の混合ガスを用いる（図１
（ｄ）、（ｄ₂ ））。

【００２２】次に、不要となったレジストパターン１３
ａを除去する（図１（ｅ）、（ｅ₂））。

【００２３】上記のように形成された半導体装置によれ
ば、例えば拡散層部３２ａに形成されたコンタクトホー
ル１５ａの径１３ｂ´がＳｉＯ₂ 膜３２の膜厚Ａの厚い
分大きく設定され、一方、段差上部３２ｂに形成された
コンタクトホール１５ｂの径１３ｃ´がＳｉＯ₂ 膜３２
の膜厚Ｂの薄い分小さく設定されているため、段差上部
３２ｂに形成されたコンタクトホール１５ｂの径１３ｃ
´をこのように積極的に小さく設定し得るため、半導体
装置全体としての微細化を図ることができる。また拡散
層部３２ａにおいても段差上部３２ｂにおいてもコンタ
クトホール１５ａ、１５ｂが略同一のエッチング時間で
十分かつ適切にエッチングされる。よってオーバーエッ
チング箇所がないため、結晶欠陥に起因するリークパス
の発生を防止することができると共にエッチング不足箇
所がないため、コンタクトホール抵抗を低減することが
でき、すべてのコンタクトホールにおいて十分かつ適切
な導通を図ることができる。

【００２４】また、上記したコンタクトホール１５ａ、
１５ｂの形成方法によれば、例えば拡散層部３２ａのレ
ジストパターン１３ａのホール径１３ｂをＳｉＯ₂ 膜３
２の膜厚Ａが厚い分大きく設定し、段差上部３２ｂのレ
ジストパターン１３ａのホール径１３ｃをＳｉＯ₂ 膜３
２の膜厚Ｂが薄い分小さく設定することにより、レジス
トパターン１３ａをＳｉＯ₂ 膜３２のそれぞれの膜厚
Ａ、Ｂに対応したホール径１３ｂ、１３ｃを有するもの
とすることができる。また、このレジストパターン１３
ａをマスクとしてＳｉＯ₂ 膜３２にエッチングを施すこ
とにより、それぞれの膜厚Ａ、Ｂに対応したレジストパ
ターン形成後のホール径１３ｂ、１３ｃをエッチング後
のコンタクトホール１５ａ、１５ｂの径１３ｂ´、１３
ｃ´にそのまま適用させることができるため、拡散層部
３２ａのコンタクトホール１５ａにおいてはその径１３
ｂ´が大きいことからエッチングガスの流入が容易とな
り、エッチングレートの向上が図れる一方、段差上部３
２ｂのコンタクトホール１５ｂにおいてはその径１３ｃ
´が小さいことからマイクロローディング効果が助長さ
れ、エッチングレートを抑制することができる。これに
より、所定時間でのエッチング量をＳｉＯ₂ 膜３２の膜
厚に対応させて変化させることができるため、いずれの
箇所に形成されるコンタクトホール１５ａ、１５ｂにお
いてもそれぞれに必要とされるエッチング量を略同一の
エッチング時間で確保することができる。よってオーバ
ーエッチング箇所やエッチング不足箇所のない上記半導
体装置を製造することができる。また、全てのコンタク
トホールを単一の工程でしかも略同一のエッチング時間
で形成することができるためスループットの向上をも図
ることができる。

【００２５】また、マスクとしてはレジストの他、下地
ＳｉＯ₂ と選択比のとれるＰｏｌｙＳｉ、ＳｉＮ膜も用
いることができる。

【００２６】

【実施例及び比較例】実施例に係る半導体装置は以下の
条件により形成し、実施例に係るコンタクトホールの形
成方法は以下の条件により行った。

【００２７】露光装置：ＮＳＲ１５０５Ｇ７Ｅ（ＮＡ＝
０．５４、λ＝４３６ｎｍ） エッチングガス：ＣＦ₄ とＣＨＦ₃ との混合ガス エッチング装置：用いたエッチング装置の概略図を図２
に示す。図中２１は上部電極を、２２は下部電極を、２
３は高周波電源を、２４はガス導入口を、２５はウエハ
をそれぞれ示している。

【００２８】エッチング条件：図２に示した装置を使用
し、ＲＦパワーが８５０Ｗ、電極間隔が１．０ｃｍ、試
料温度が−３０℃ ＳｉＯ₂ 膜３２の膜厚Ａ、Ｂと、それに対応して設計さ
れたコンタクトホール１５ａ、１５ｂの径１３ｂ´、１
３ｃ´、及びコンタクトホール１５ａ、１５ｂを形成す
る際の各必要エッチング時間、各エッチングレートを下
記の表１に示す。なお、該エッチング処理としてはいず
れも３０％オーバーエッチングするものとする。

【００２９】

【表１】

【００３０】表１から明らかなように、拡散層部３２ａ
の膜厚Ａは７８００Å、段差上部３２ｂの膜厚Ｂは６５
００Åとなり、段差上部３２ｂのＳｉＯ₂ 膜３２の方が
１３００Å薄く形成されている。それぞれに対し３０％
のオーバーエッチングを施すとなるとコンタクトホール
１５ａ、１５ｂに必要なエッチング深さはそれぞれ１０
１４０Å、８４５０Åとなる。

【００３１】図３は同一エッチング処理時間における相
対的エッチング量（ＳｉＯ₂ 膜換算）とコンタクトホー
ルの径との関係を示した図であり、（ａ）は深さがｄで
あるコンタクトホールの模式的断面図を、（ｂ）は深さ
がｄであるコンタクトホールの径が５μｍの場合のエッ
チング量を１００（エッチングレートは８４００Å／ｍ
ｉｎ）とした際のコンタクトホールの径と相対的エッチ
ング量との関係を示した曲線図である。

【００３２】図３（ｂ）から明らかなように、深さがｄ
（図３（ａ））の場合、コンタクトホール径が２μｍ以
下になると相対的エッチング量は次第に低下し、例えば
コンタクトホール径が１．２μｍのときは約９７％にな
り、径が０．６μｍのときは約８２％になる。

【００３３】表１及び図３から明らかなように、コンタ
クトホール１５ｂの径１３ｃ´を０．６μｍに設定した
場合のエッチングレートが約６８８８Å／ｍｉｎである
とすると、要するエッチング時間は約７４秒となる。一
方、略同一時間でコンタクトホール１５ａを開口させる
とすると、エッチングレートを約８１４８Å／ｍｉｎに
向上させる必要が生じる。ここで、径１３ｃ´が０．６
μｍのときのエッチングレートが約６８８８Å／ｍｉｎ
（コンタクトホール径５μｍとの相対的エッチング量：
約８２％）であることから、エッチングレートを約８１
４８Å／ｍｉｎに向上させるためにはコンタクトホール
径５μｍとの相対的エッチング量が約９７％相当である
マスク径に設定する必要がある。前述したようにコンタ
クトホールの径が１．２μｍのときのエッチング量はコ
ンタクトホール径５μｍに対して約９７％であるため、
コンタクトホール１５ａの径１３ｂ´を１．２μｍとす
れば約７５秒で必要な深さまでエッチングを施すことが
できる。他のコンタクトホールの径に関しても同様に設
定することができる。

【００３４】このように、実施例に係る半導体装置及び
コンタクトホールの形成方法においては、ＳｉＯ₂ 膜３
２の膜厚Ａ、Ｂに対応してコンタクトホール１５ａ、１
５ｂの径１３ｂ´、１３ｃ´を設定したので、略同一の
エッチング時間で十分かつ適切にエッチングすることが
できた。

【００３５】また、比較例としてコンタクトホール１５
ａのホール径１３ｂをコンタクトホール１５ｂのホール
径１３ｃと同じく０．６μｍとした場合は、コンタクト
ホール１５ａのオーバーエッチング量が８％程度と少な
くなり、十分なエッチングを施すことができない。ま
た、コンタクトホール１５ｂのホール径１３ｃをコンタ
クトホール１５ａのホール径１３ｂと同じく１．２μｍ
とした場合は、コンタクトホール１５ｂのオーバーエッ
チング量が５６％程度と大きくなり、Ｓｉ基板３１にダ
メージを与えてしまう。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は本発明に係る半導体装置及び
コンタクトホールの形成方法によりコンタクトホールを
形成する場合のフォトリソグラフィ及びエッチング工程
を工程順に示した模式的部分断面図であり、Ｓｉ基板上
の例えばポリシリコン電極が形成されている部分をワー
ド線に対して平行方向に切断した場合の断面図を示して
いる。また、（ａ₂ ）〜（ｅ₂ ）は同様にＳｉ基板上の
例えばポリシリコンワード線が形成されている部分をワ
ード線に対して平行方向に切断した場合の断面図を示し
ている。

【図２】実施例に係るレジストのエッチングに使用した
エッチング処理装置を示した模式的断面図である。

【図３】同一エッチング処理時間における相対的エッチ
ング量（ＳｉＯ₂ 膜換算）とコンタクトホールの径との
関係、及び同一エッチング処理時間で各々ＳｉＯ₂ 膜厚
のコンタクトホールを開口させるのに必要なコンタクト
ホール径の設定を説明するために示した図であり、
（ａ）はコンタクトホールの模式的断面図、（ｂ）は径
が５μｍ、エッチング量を１００とした際におけるそれ
ぞれのコンタクトホールの径での相対的エッチング量を
示した図である。

【図４】（ａ）〜（ｅ）は従来の方法によりコンタクト
ホールを形成する場合のフォトリソグラフィ及びエッチ
ング工程を工程順に示した模式的部分断面図である。

【符号の説明】 １４ 露光マスク ３１ 半導体基板

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁膜としてのＳｉＯ₂ 膜に、該ＳｉＯ
   ₂ 膜の厚みに応じて径の異なるコンタクトホールが形成
   されていることを特徴とする半導体装置。
2. 【請求項２】 絶縁膜としてのＳｉＯ₂ 膜上に、このＳ
   ｉＯ₂ 膜の厚みに応じて径の異なるマスクパターンを形
   成し、エッチングすることを特徴とするコンタクトホー
   ルの形成方法。
3. 【請求項３】 絶縁膜としてのＳｉＯ₂ 膜にコンタクト
   ホールを形成する方法において、同一のエッチング時間
   におけるホール径とエッチング量との関係から算出した
   前記ＳｉＯ₂ 膜の厚みに対応するコンタクトホール径と
   なるようにホールが形成されたマスクを用いてエッチン
   グすることを特徴とするコンタクトホールの形成方法。