CN102576739A - 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置 - Google Patents

薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置 Download PDF

Info

Publication number
CN102576739A
CN102576739A CN2010800477858A CN201080047785A CN102576739A CN 102576739 A CN102576739 A CN 102576739A CN 2010800477858 A CN2010800477858 A CN 2010800477858A CN 201080047785 A CN201080047785 A CN 201080047785A CN 102576739 A CN102576739 A CN 102576739A
Authority
CN
China
Prior art keywords
film
gate
channel layer
electrode
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800477858A
Other languages
English (en)
Other versions
CN102576739B (zh
Inventor
富安一秀
北角英人
宫本忠芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102576739A publication Critical patent/CN102576739A/zh
Application granted granted Critical
Publication of CN102576739B publication Critical patent/CN102576739B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于，提供简化了开设接触孔的工序的薄膜晶体管的制造方法。由于预先除去了没有被TFT(100)的沟道层(120)覆盖的栅极电极(110)上的栅极绝缘膜(115)，所以形成在没有被沟道层(120)覆盖的栅极电极(110)上的绝缘膜的膜厚，变得与形成在源极区域(120a)和漏极区域(120b)上的绝缘膜的膜厚相等。因此，能够同时开设到达栅极电极(110)的表面的接触孔(155)、到达源极区域(120a)的表面的接触孔(135a)、和到达漏极区域(120b)的表面的接触孔(135b)。

Description

薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
技术领域
本发明涉及薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置，更详细而言，涉及底栅结构的薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置。
背景技术
在底栅结构的薄膜晶体管(Thin Film Transistor，以下称“TFT”)的制造工艺中，在源极区域和漏极区域开设用于分别与源极电极和漏极电极电连接的接触孔的情况下，必须对被称作间隙膜的绝缘膜和形成在间隙膜的表面的层间绝缘膜进行蚀刻。另一方面，在没有被沟道层覆盖的栅极电极的表面，依次层叠有栅极绝缘膜、间隙膜和层间绝缘层。因此，为了经由接触孔将配线层与栅极电极电连接，不仅要蚀刻间隙膜和层间绝缘层，还需要蚀刻栅极绝缘膜。这样，在底栅结构的TFT中，没有被沟道层覆盖的栅极电极上的绝缘膜的膜厚，比源极区域和漏极区域上的绝缘膜的膜厚会厚上栅极绝缘膜的膜厚。因此，源极区域和漏极区域上的接触孔，难以与栅极电极上的接触孔在同一工序中同时开设，现有技术中这些接触孔是在不同的工序中分别开设的。
日本特开2001-320056号公报中记载的底栅结构的TFT中，没有被沟道层覆盖的栅极电极上的绝缘膜的膜厚，与源极区域和栅极区域上的绝缘膜的膜厚应当也是不同的。因此，推测栅极电极上的接触孔，与源极区域和漏极区域上的接触孔，分别是在不同的工序中开设的。
现有技术文献
专利文献
专利文献1：日本特开2001-320056号公报
发明内容
发明要解决的问题
但是，若使在源极区域和漏极区域上开设接触孔的工序与在栅极电极上开设接触孔的工序为不同的工序，则TFT的制造工艺将变得复杂。其结果，不仅会因TAT(Turn Around Time，周转周期)变长而导致成品率降低，还会产生因使用的光掩模的片数增多而导致制造成本升高的问题。
此外，若在同一工序中进行在源极区域和漏极区域上开设接触孔的工序与在没有被沟道层覆盖的栅极电极上开设接触孔的工序，则虽然能够简化制造工艺，但会产生如下问题。图16(a)是表示现有的TFT600的源极区域620a和漏极区域620b上的接触孔635a、635b的形状的截面图，图16(b)是表示现有的TFT600的没有被沟道层620覆盖的栅极电极610上的接触孔655的形状的截面图。
如图16(a)所示，在TFT600中，在玻璃基板601上依次形成有栅极电极610、栅极绝缘膜615和沟道层620。在沟道层620的左右的端部，分别形成有源极区域620a和漏极区域620b，而在其中央部形成有沟道区域620c。沟道层620的表面依次层叠有：间隙膜625；以及第一和第二层间绝缘层630、631。另一方面，如图16(b)所示，在没有被沟道层620覆盖的栅极电极610上的接触孔655所开设的区域(以下称为“栅极接触区域”)，在间隙膜625和栅极电极610之间还层叠有栅极绝缘膜615。其结果，栅极电极610上的绝缘膜的膜厚d2变得比源极区域620a和漏极区域620b上的绝缘膜的膜厚d1厚。
在这样的源极区域620a和漏极区域620b上，以及栅极电极610上分别同时开设接触孔635a、635b和655的情况下，在接触孔635a、635b分别到达源极区域620a和漏极区域620b的表面时，接触孔655只开设到栅极绝缘膜615的表面附近。进一步，当蚀刻至接触孔655到达栅极电极610的表面时，该期间中，接触孔635a、635b内源极区域620a和漏极区域620b的蚀刻进一步进展，接触孔635a、635b内的源极区域620a和漏极区域620b的膜厚变薄，甚至可能会出现源极区域620a和漏极区域620b消失的情况。这种情况下，会产生源极电极(未图示)与源极区域620a间的接触电阻，和漏极电极(未图示)与漏极区域620b间的接触电阻分别增大的问题。
因此，本发明的目的在于，提供简化了开设接触孔的工序的薄膜晶体管的制造方法。此外，本发明的另一目的在于，提供源极区域与源极电极间的接触电阻，和漏极区域与漏极电极间的接触电极不会增大的薄膜晶体管。
解决问题的手段
本发明的第一方面的特征在于：
其是形成在绝缘基板上的底栅型薄膜晶体管，
上述薄膜晶体管包括：
形成在上述绝缘基板上的第一栅极电极；
以覆盖上述第一栅极电极的一部分的方式形成的沟道层；
形成在上述沟道层的下表面的栅极绝缘膜；
形成于上述沟道层的源极区域和漏极区域；
形成在上述源极区域和上述漏极区域的表面上的第一绝缘膜；
形成在没有被上述沟道层覆盖的上述第一栅极电极的表面上的第二绝缘膜；
形成于上述第一绝缘膜、且到达上述源极区域和上述漏极区域的表面的第一接触孔；和
形成于上述第二绝缘膜、且到达没有被上述沟道层覆盖的上述第一栅极电极的表面的第二接触孔，
上述第一绝缘膜的膜厚与上述第二绝缘膜的膜厚相等。
本发明的第二方面的特征在于：
在本发明的第一方面中，
还具有以夹着上述沟道层与上述第一栅极电极相对的方式形成在上述第一绝缘膜上的第二栅极电极。
本发明的第三方面的特征在于：
其是形成在绝缘基板上的底栅型薄膜晶体管的制造方法，
上述薄膜晶体管的制造方法包括：
在上述绝缘基板上形成栅极电极的工序；
以覆盖包含上述栅极电极的上述绝缘基板的方式形成栅极绝缘膜的工序；
在上述栅极绝缘膜上形成半导体膜的工序；
通过蚀刻上述半导体膜和上述栅极绝缘膜，来形成覆盖上述栅极电极的一部分并在上述栅极绝缘膜上延伸的沟道层，与此同时，除去没有被上述沟道层覆盖的上述栅极电极上的上述半导体膜和上述栅极绝缘膜的工序；
对上述沟道层掺杂杂质来形成源极区域和漏极区域的工序；
以覆盖包含上述沟道层和上述栅极电极的上述绝缘基板的方式形成绝缘膜的工序；和
通过蚀刻上述绝缘膜，同时开设到达上述源极区域和上述漏极区域的表面的第一接触孔和到达上述栅极绝缘膜被除去后的上述栅极电极的表面的第二接触孔的工序。
本发明的第四方面的特征在于：
在本发明的第三方面中，
形成上述源极区域和上述漏极区域的工序，包括在蚀刻上述半导体膜来形成上述沟道层后，对上述沟道层掺杂上述杂质的工序。
本发明的第五方面的特征在于：
在本发明的第三方面中，
形成上述源极区域和上述漏极区域的工序，包括在蚀刻上述半导体膜来形成上述沟道层前，对上述半导体膜掺杂上述杂质的工序。
本发明的第六方面的特征在于：
上述半导体装置在同一绝缘基板上形成有薄膜晶体管和具有遮光膜的光电二极管，
上述薄膜晶体管包括：
形成在上述绝缘基板上的栅极电极；
以覆盖上述栅极电极的一部分的方式形成的沟道层；
形成在上述沟道层的下表面的栅极绝缘膜；
形成于上述沟道层的源极区域和漏极区域；
形成在上述源极区域和上述漏极区域的表面上的第一绝缘膜；
形成在没有被上述沟道层覆盖的上述栅极电极的表面上的第二绝缘膜；
形成于上述第一绝缘膜、且到达上述源极区域和上述漏极区域的表面的第一接触孔；和
形成于上述第二绝缘膜、且到达没有被上述沟道层覆盖的上述栅极电极的表面的第二接触孔，
上述光电二极管包括：
形成在上述绝缘基板上的遮光膜；
以与上述遮光膜之间夹着上述栅极绝缘膜的方式形成在上述遮光膜上的岛状半导体层；
形成在上述岛状半导体层的阳极区域和阴极区域；和
要开设到达上述阳极区域和阴极区域的表面的第三接触孔的第三绝缘膜，
上述第一绝缘膜的膜厚、上述第二绝缘膜的膜厚和上述第三绝缘膜的膜厚相等。
本发明的第七方面的特征在于：
其是一种半导体装置的制造方法，
上述半导体装置在同一绝缘基板上形成有薄膜晶体管和具有遮光膜的光电二极管，
上述半导体装置的制造方法包括：
在上述绝缘基板上形成上述薄膜晶体管的栅极电极和上述遮光膜的工序；
以覆盖包含上述栅极电极和上述遮光膜的上述绝缘基板的方式形成栅极绝缘膜的工序；
在上述栅极绝缘膜上形成半导体膜的工序；
通过将上述半导体膜图案化，来形成覆盖上述栅极电极的一部分并在上述栅极绝缘膜上延伸的上述薄膜晶体管的沟道层和上述光电二极管的岛状半导体层，与此同时，除去没有被上述沟道层覆盖的上述栅极电极上的上述半导体膜和上述栅极绝缘膜的工序；
在上述沟道层形成源极区域和漏极区域，在上述岛状半导体层形成阴极区域和阳极区域的工序；
以覆盖包含上述沟道层、上述岛状半导体层和上述栅极绝缘膜被除去后的上述栅极电极的上述绝缘基板的方式形成绝缘膜的工序；和
通过蚀刻上述绝缘膜，同时开设到达上述源极区域和上述漏极区域的表面的第一接触孔、到达上述栅极绝缘膜被除去后的上述栅极电极的表面的第二接触孔、和到达上述阴极电极和上述阳极电极的表面的第三接触孔的工序。
本发明的第八方面的特征在于：
其是一种显示图像的有源矩阵型的显示装置，
上述显示装置包括：
显示部，其具有多个栅极配线、与上述多个栅极配线交叉的多个源极配线、和与上述多个栅极配线和上述多个源极配线的交叉点分别对应地呈矩阵状配置的像素形成部；
有选择地使上述多个栅极配线活化的栅极驱动器；和
对上述源极配线施加表示要显示的图像的图像信号的源极驱动器，
上述像素形成部具有根据施加到对应的栅极配线上的信号而开或关的开关元件，
上述开关元件是第一方面所述的薄膜晶体管。
本发明的第九方面的特征在于：
其是一种具有触摸面板功能的有源矩阵型的显示装置，
上述显示装置包括：
显示部，其具有多个栅极配线、与上述多个栅极配线交叉的多个源极配线、和与上述多个栅极配线和上述多个源极配线的交叉点分别对应地呈矩阵状配置的包含第六方面所述的半导体装置的像素形成部；
有选择地使上述多个栅极配线活化的栅极驱动器；
对上述源极配线施加表示要显示的图像的图像信号的源极驱动器；和
检测上述显示部上的被触摸的位置的位置检测电路，
上述多个像素形成部中的每个像素形成部包括：
根据施加到对应的栅极配线上的信号而开或关的开关元件；和
对上述位置检测电路输出与入射到上述像素形成部内的光的强度相应的信号的受光部，
上述开关元件是上述半导体装置中包含的薄膜晶体管，上述受光部是上述半导体装置中包含的光电二极管。
发明效果
根据本发明的第一方面，由于在未被沟道层覆盖的栅极电极上没有形成栅极绝缘膜，所以形成在薄膜晶体管的源极区域和漏极区域的表面的第一绝缘膜的膜厚，变得与形成在未被沟道层覆盖的栅极电极的表面的第二绝缘膜的膜厚相等。因此，能够在开设到达源极区域和漏极区域的表面的第一接触孔的同时，开设到达栅极电极的表面的第二接触孔。由此，在开设第二接触孔时，第一接触孔内的源极区域和漏极区域的膜厚不会变薄或消失，能够防止源极区域与源极电极间的接触电阻，和漏极区域与漏极电极的接触电阻增大。
根据本发明的第二方面，即使在双栅极型的薄膜晶体管，也与第一方面同样地，能够防止源极区域与源极电极间的接触电阻，和漏极区域与漏极电极的接触电阻增大。
根据本发明的第三方面，在通过蚀刻半导体膜而形成沟道层时，进一步除去没有被沟道层覆盖的栅极电极上的半导体膜和栅极绝缘膜。这样，以覆盖包含沟道层和栅极电极的绝缘基板的方式形成绝缘膜。其结果，形成于沟道层的源极区域和漏极区域上的绝缘膜的膜厚，与没有被沟道层覆盖的栅极电极上的绝缘膜的膜厚变得相等，因此能够在同一工序中开设到达源极区域和漏极区域的表面的第一接触孔，和到达栅极电极的表面的第二接触孔。由此，能够简化薄膜晶体管的开设接触孔的工序。
根据本发明的第四方面，能够简化薄膜晶体管的开设接触孔的工序。
根据本发明的第五方面，能够简化薄膜晶体管的开设接触孔的工序。
根据本发明的第六方面，在薄膜晶体管的未被沟道层覆盖的栅极电极上没有形成栅极绝缘膜。因此，薄膜晶体管的源极区域和漏极区域上的第一绝缘膜的膜厚、未被沟道层覆盖的栅极电极上的绝缘膜的膜厚、和光电二极管的阳极区域与阴极区域上的第三绝缘膜的膜厚变得相等。由此，能够同时开设到达源极区域和漏极区域的表面的第一接触孔、到达栅极电极的表面的第二接触孔、和到达阳极区域与阴极区域的表面的第三接触孔。因此，在开设第二接触孔时，第一接触孔内的源极区域和漏极区域，和第三接触孔内的阳极区域和阴极区域的膜厚不会变薄或消失。其结果，能够防止源极区域与源极电极间的接触电阻、漏极区域与漏极电极间的接触电阻、阳极区域与阳极电极间的接触电阻、和阴极区域与阴极电极间的接触电阻增大。
根据本发明的第七方面，在通过蚀刻半导体膜而形成沟道层时，除去未被沟道层覆盖的栅极电极上的半导体膜和栅极绝缘膜，并以覆盖包含沟道层和栅极电极的绝缘基板的方式形成绝缘膜。这种情况下，薄膜晶体管的源极区域和漏极区域上的绝缘膜的膜厚、光电二极管的阳极区域和阴极区域上的绝缘膜的膜厚、和未被沟道层覆盖的栅极电极上的绝缘膜的膜厚变得相等。由此，能够在同一工序中开设到达源极区域和漏极区域的表面的第一接触孔、到达栅极电极的表面的第二接触孔、和到达阳极区域与阴极区域的表面的第三接触孔。因此，能够简化半导体装置的开设接触孔的工序。
根据本发明的第八方面，通过简化开设形成在图像形成部的薄膜晶体管中包含的接触孔的工序，能够缩短显示装置的TAT，减少光掩模的使用片数，降低显示装置的制造成本。
根据本发明的第九方面，通过简化开设形成在图像形成部的半导体装置中包含的接触孔的工序，能够缩短具有触摸面板功能的显示装置的TAT，减少光掩模的使用片数，降低显示装置的制造成本。
附图说明
图1是表示本发明的第一实施方式的TFT的结构的俯视图。
图2(a)是以图1所示的A-A线切断的TFT的截面图，(b)是以图1所示的B-B线切断的TFT的截面图。
图3(a)～(e)是表示第一实施方式的TFT的各制造工序的工序截面图。
图4(f)～(i)是表示第一实施方式的TFT的各制造工序的工序截面图。
图5(a)是表示以与图1所示的A-A线相同的截面切断的第二实施方式的TFT的截面图，(b)是表示以与图1所示的B-B线相同的截面切断的第二实施方式的TFT的截面图。
图6(a)～(f)是表示第二实施方式的TFT的制造方法的各工序截面图。
图7(g)～(j)是表示第二实施方式的TFT的制造方法的各工序截面图。
图8是表示本发明的第三实施方式的半导体装置的结构的俯视图。
图9(a)是以图8所示的C-C线切断的TFT的截面图，(b)是以图8所示的D-D线切断的TFT的截面图，(c)是以图8所示的E-E线切断的光电二极管的截面图。
图10(a)～(c)是表示第三实施方式的半导体装置的各制造工序的工序截面图。
图11(d)～(f)是表示第三实施方式的半导体装置的各制造工序的工序截面图。
图12(g)和(h)是表示第三实施方式的半导体装置的各制造工序的工序截面图。
图13是表示作为第一实施方式的TFT的变形例的双栅极型TFT的结构的截面图。
图14是表示作为第一应用例的液晶显示装置的结构的框图。
图15是表示作为第二应用例的具有触摸面板功能的液晶显示装置的结构的框图。
图16(a)是表示现有的TFT的源极区域和漏极区域上的接触孔的形状的截面图，(b)是表示现有的TFT的没有被沟道层覆盖的栅极电极上的接触孔的形状的截面图。
具体实施方式
<1.第一实施方式>
<1.1TFT的结构>
图1是表示本发明的第一实施方式的TFT100的结构的俯视图，图2(a)是以图1所示的A-A线切断的TFT100的截面图，图2(b)是以图1所示的B-B线切断的TFT100的截面图。另外，图1中为了更容易看懂而省略了栅极绝缘膜、层间绝缘膜和平坦化膜等绝缘膜的图示。此外，TFT100是设置在液晶显示装置的像素形成部的作为开关元件使用的TFT。
参照图1和图2说明TFT100的结构。如图1和图2所示，在作为绝缘基板的玻璃基板101上形成有包含金属的栅极电极110。以覆盖栅极电极110的表面的一部分和玻璃基板101的表面的一部分的方式，形成有栅极绝缘膜115。更详细而言，栅极绝缘膜115以夹在后述的沟道层120与栅极电极110之间、和沟道层120与玻璃基板101之间的方式形成。
在栅极绝缘膜115的表面，形成有在俯视时跨越栅极电极110在左右方向上延伸的岛状的沟道层120。沟道层120包含多晶硅，位于栅极电极110的上方。沟道层120包括：具有未掺杂杂质的本征硅的沟道区域120c；以夹着沟道区域120c的方式形成的、包含掺杂有低浓度n型杂质的低浓度硅区域(n区域)的两个LDD(Lightly Doped Drain，轻掺杂漏极)区域120d；和分别位于各LDD区域120d的外侧的、包含掺杂有高浓度n型杂质的高浓度硅区域(n+区域)的源极区域120a和漏极区域120b。
以覆盖包含沟道层120和栅极电极110的玻璃基板101的整个面的方式形成有作为绝缘膜的间隙膜125，在间隙膜125的表面依次层叠有第一层间绝缘膜130和第二层间绝缘膜131。其结果，在源极区域120a上、漏极区域120b上和栅极电极110的栅极接触区域上，均仅层叠有间隙膜125、第一层间绝缘膜130和第二层间绝缘膜131，未层叠有栅极绝缘膜115。因而，分别形成在源极区域120a和漏极区域120b上的接触孔135a、135b，以及形成在栅极接触区域上的接触孔155，均是通过对间隙膜125、第一层间绝缘膜130和第二层间绝缘膜131进行蚀刻而开设的。
进一步，经由接触孔135a与源极区域120a电连接的源极电极140a，经由接触孔135b与漏极区域120b电连接的漏极电极140b，和经由接触孔155与栅极电极110的栅极接触区域电连接的配线层150，形成在第二层间绝缘膜131的表面。源极电极140a、漏极电极140b和配线层150由同一金属构成。以覆盖包含源极电极140a、漏极电极140b和配线层150的第二层间绝缘膜131的整个面的方式形成有平坦化膜160。在平坦化膜160的表面，形成有具有透明金属的、与漏极电极140b电连接的像素电极170。在像素电极170的表面形成有遮光层175。
<1.2TFT的制造方法>
图3和图4是表示第一实施方式的TFT100的各制造工序的工序截面图。其中，在各图的左侧记载沿着图1所示的A-A线的截面的工序截面图，右侧记载沿着图1所示的B-B线的截面的工序截面图。
参照图3和图4对TFT100的制造方法进行说明。首先，利用溅射法在玻璃基板101上形成膜厚50～200nm的以钼(Mo)为主成分的金属膜(未图示)。此外，也可以代替以钼为主成分的金属膜，形成以铝(Al)、钨(W)、钽(Ta)、铜(Cu)、铬(Cr)等为主成分的金属膜，或包含它们的合金的金属膜。此外，金属膜可以是具有上述金属膜中的任一个的单层膜，也可以是从这些金属膜中适当选择而层叠的层叠金属膜。在金属膜上，使用光刻法形成抗蚀剂图案(未图示)。如图3(a)所示，以抗蚀剂图案作为掩模，利用干式蚀刻法来蚀刻金属膜，形成栅极电极110和栅极配线(未图示)。此外，也可以使用湿式蚀刻法来蚀刻金属膜。
如图3(b)所示，以覆盖包含栅极电极110的玻璃基板101的整个面的方式，使用等离子体化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition Method，以下称“等离子体CVD法”)形成栅极绝缘膜115。进一步切换原料气体，在栅极绝缘膜115的表面连续形成非晶硅膜121。栅极绝缘膜115的膜厚为50～300nm，非晶硅膜121的膜厚为50～100nm。栅极绝缘膜151例如包含氮化硅(SiNx)，在其成膜中使用甲硅烷(SiH4)气体、氨气(NH3)气体和一氧化二氮(N2O)气体。此外，栅极绝缘膜151也可以代替氮化硅，使用具有TEOS(TetraEthoxy Silane，四乙氧基硅烷Si(OC2H5)4)、氧化硅(SiO2)或氮氧化硅(SiON)中的任一个的绝缘膜，或这些绝缘膜中适当选择而层叠的层叠绝缘膜。此外，在非晶硅膜121的成膜中，使用甲硅烷气体和氢气(H2)气体。
在连续形成栅极绝缘膜115和非晶硅层121的情况下，在形成栅极绝缘膜115后，由于不使栅极绝缘膜115的表面暴露在大气中就形成非晶硅层121，所以能够防止栅极绝缘膜115与非晶硅膜121的界面的污染。由此，能够抑制TFT100的阈值电压的变动。
接着，为了预先脱离非晶硅膜121中包含的氢，在400～600℃的氮气氛中进行约1～2小时的退火。然后，如图3(c)所示，对通过退火而使氢脱离后的非晶硅层121照射激光，从而使非晶硅膜121结晶化而成为多晶硅膜122。为了使非晶硅膜121结晶化，使用氯化氙(XeCl)准分子激光器或氟化氪(KrF)准分子激光器等准分子激光器。另外，也可以代替准分子激光器使用连续振荡激光器。
如图3(d)所示，使用光刻技术，跨越栅极电极110形成向左右延伸的抗蚀剂图案123。此时，抗蚀剂图案123没有形成在栅极接触区域上。以抗蚀剂图案123为掩模，利用干式蚀刻法蚀刻多晶硅膜122，形成岛状的沟道层120。进一步，切换蚀刻气体，以抗蚀剂图案123为掩模，蚀刻栅极绝缘膜115。由此，栅极绝缘膜115被从栅极电极110的栅极接触区域除去，仅残留在沟道层120的下表面。其结果，栅极接触区域的表面与沟道层120的表面同样地露出。
在通过使用氧气(O2)气体进行的灰化(ashing)来将抗蚀剂图案123剥离后，如图3(e)所示，以覆盖包含栅极电极110和沟道层120的玻璃基板101的整个面的方式，使用等离子体CVD法形成间隙膜125。间隙膜125包含氧化硅等，其膜厚为几nm～100nm。接着，为了控制TFT100的阈值电压，使用离子注入法或离子掺杂法，从间隙膜125之上，对沟道层120的整个面掺杂(以下称“沟道掺杂”)作为n型杂质的例如磷(P)或作为p型杂质的例如硼(B)。
在间隙膜125上形成抗蚀剂膜(未图示)。接着，从玻璃基板101的下表面侧(图3(e)的下侧)对抗蚀剂膜照射曝光光。由于栅极电极110作为遮挡曝光光的光掩模发挥功能，所以相对于栅极电极110自定位(Self-alignment)地形成抗蚀剂图案127。以抗蚀剂图案127作为掩模，使用离子注入法或离子掺杂法，从间隙膜125之上对沟道层120掺杂低浓度的磷。由此，在沟道层120的注入了磷的区域，形成n-区域120f，在夹在两个n-区域120f之间的区域，形成沟道区域120c。之后，将抗蚀剂图案127剥离。
如图4(f)所示，使用光刻技术，在栅极电极110的上方的间隙膜125上，形成比抗蚀剂图案127在左右方向上长的抗蚀剂图案128。接着，以抗蚀剂图案128作为掩模，使用离子注入法或离子掺杂法，从间隙膜125之上对沟道层120掺杂高浓度的磷。由此，在n-区域120f的两端部分别形成作为源极区域120a和漏极区域120b的n+区域。此外，夹在源极区域120a和沟道区域120c之间的n-区域120f，和夹在漏极区域120b和沟道区域120c之间的n-区域120f，均成为LDD区域120d。然后，为了使掺杂到源极区域120a、漏极区域120b和LDD区域120d中的磷活化，进行活化退火。
如图4(g)所示，利用等离子体CVD法、减压CVD法等，在间隙膜125的表面依次层叠第一层间绝缘膜130和第二层间绝缘膜131。第一层间绝缘膜130含有氮化硅，其膜厚为50～400nm。第二层间绝缘膜131含有TEOS、氧化硅、氮氧化硅中的任一种，其膜厚为100～700nm。进一步，在300～500℃的氮气气氛中对玻璃基板101进行1～2小时左右的退火(氢化退火)，使第一层间绝缘膜130中包含的氢扩散到沟道层120内。由此，沟道层120中包含的硅原子的悬空键(dangling bond)由氢封闭，因此，在沟道层120与栅极绝缘膜115的界面以及沟道层120与第一层间绝缘膜130的界面不容易发生界面态，TFT100的阈值电压等特征得到改善。另外，若能够在兼作活化退火的条件下进行氢化退火，则能够省略活化退火，能够使TFT100的制造工艺更为简化。
接着，使用光刻技术在第二层间绝缘膜131上形成抗蚀剂图案132。然后，以抗蚀剂图案132作为掩模，使用干式蚀刻法依次蚀刻第二层间绝缘膜131、第一层间绝缘膜130和间隙膜125，开设分别到达源极区域120a、漏极区域120b和栅极接触区域的接触孔135a、135b和155。此时，由于栅极接触区域上的栅极绝缘膜115已在图3(d)所示的工序中预先除去，所以栅极接触区域上的绝缘膜的膜厚变得与源极区域120a和漏极区域120b上的绝缘膜的膜厚相等。因此，通过在源极区域120a、漏极区域120b和栅极接触区域上依次蚀刻第二层间绝缘膜131、第一层间绝缘膜130和间隙膜125，能够同时开设分别到达源极区域120a和漏极区域120b的表面的接触孔135a、135b，和到达栅极接触区域的表面的接触孔155。
在第二层间绝缘膜131的表面和接触孔135a、135b和155内，利用溅射法形成铝膜(未图示)。接着，如图4(h)所示，利用光刻法在铝膜上形成抗蚀剂图案(未图示)，以抗蚀剂图案作为掩模，对铝膜进行干式蚀刻。其结果，形成与源极区域120a电连接的源极电极140a，与漏极区域120b电连接的漏极电极140b，和与栅极电极110的栅极接触区域电连接的配线层150。另外，也可以利用湿式蚀刻法来蚀刻铝膜。另外，也可以代替铝膜，使用以钽或钼为主成分的金属膜，或从铝膜、钽膜、钼膜中适当选择而层叠的层叠金属膜。由此制造TFT100。
为了将TFT100作为设置在液晶显示装置的像素形成部的开关元件使用，还需要以下的工序。如图4(i)所示，在第二层间绝缘膜131的表面形成包含感光性丙烯酸树脂的平坦化膜160，通过对平坦化膜160进行曝光、显影，而开设到达漏极电极140b的接触孔。接着，在平坦化膜160和表面和接触孔内，利用溅射法形成ITO(Indium TinOxide，氧化铟锡)等的透明金属膜(未图示)。通过将透明金属膜图案化，来形成经由接触孔与漏极电极140b电连接的像素电极170。另外，在TFT100上的像素电极170的表面，形成包含铬等的遮光层175。
<1.3效果>
根据以上说明能够明确，在源极区域120a和漏极区域120b上，以及栅极电极110的栅极接触区域上，均形成间隙膜125、第一层间绝缘膜130和第二层间绝缘膜131。由此，源极区域120a和漏极区域120b上的绝缘膜的膜厚d1，变得与未被沟道层120覆盖的栅极电极110上的绝缘膜的膜厚d2相等。因此，到达源极区域120a和漏极区域120b的表面的接触孔135a、135b，与到达栅极电极110的表面的接触孔155，能够在相同工序中同时开设，能够简化TFT100的开设接触孔的工序。其结果，TFT100的TAT(Turn Around Time，周转周期)缩短，因此成品率提高，并且光掩模的片数减小，因此能够降低制造成本。
此外，开设于源极区域120a的接触孔135a的深度，开设于漏极区域120b的接触孔135b的深度，与开设于未被沟道层120覆盖的栅极电极110上的接触孔155的深度变得相等。由此，在开设接触孔155时，不会发生接触孔135a内的源极区域120a或接触孔135b内的漏极区域120b的膜厚变薄或消失的情况。其结果，能够防止源极区域120a与源极电极140a间的接触电阻，和漏极区域120b与漏极电极140b间的接触电极增大。
<2.第二实施方式>
<2.1 TFT的结构>
第二实施方式的TFT200的俯视图与图1所示的第一实施方式的TFT100的俯视图相同，因此省略其记载。图5(a)是以与图1所示的A-A线相同的截面切断的TFT200的截面图，图5(b)是以与图1所示的B-B线相同的截面切断的TFT200的截面图。另外，在图5(a)和图5(b)中，对于与图2(a)和图2(b)所示的TFT100的结构要素相同的结构要素标注同一参照标记并省略其说明。
如图5(a)和图5(b)所示，与TFT100的情况不同，TFT200中，在形成于源极区域120a和漏极区域120b上的间隙膜125的表面，还形成有保护膜226。不过，如图5(b)所示，在没有被沟道层120覆盖的栅极电极110的栅极接触区域上，没有形成间隙膜125而仅形成了保护膜226。间隙膜125的膜厚如后所述，与第一和第二层间绝缘膜130、131的膜厚相比非常得薄。因此，源极区域120a和漏极区域120b上的绝缘膜的膜厚d1，实质上与栅极电极110的栅极接触区域上的绝缘膜的膜厚d2相等。其结果，分别开设于源极区域120a和漏极区域120b的接触孔235a和235b的深度，大致等于开设于栅极接触区域的接触孔255的深度。
<2.2 TFT的制造方法>
图6和图7是表示第二实施方式的TFT200的制造方法的各工序截面图。其中，在各图的左侧记载沿着与图1所示的A-A线相同的截面切断的工序截面图，在右侧记载沿着与图1所示的B-B线相同的截面切断的工序截面图。此外，本实施方式的制造方法与第一实施方式的制造方法的不同之处仅在于除去栅极接触区域上的栅极绝缘膜115的工序的顺序。因此，本实施方式的制造方法中，包含很多与第一实施方式的制造方法中包含的工序相同的工序。因而，以下对与第一实施方式的工序相同的工序进行简单说明，而对于不同的工序进行详细说明。
如图6(a)所示，在玻璃基板101上形成栅极电极110。接着，如图6(b)所示，以覆盖包含栅极电极110的玻璃基板101的整个面的方式，连续形成栅极绝缘膜115和非晶硅膜121。
如图6(c)所示，为了使非晶硅膜121结晶化，从非晶硅膜121的上方照射激光，使之成为多晶硅膜122。接着，在多晶硅膜122的表面，形成包含氧化硅的膜厚为几nm的非常薄的间隙膜125。接着，为了调整TFT200的阈值电压，对多晶硅膜122的整个面进行沟道掺杂。
如图6(d)所示，以栅极电极110作为掩模，从玻璃基板101的下表面侧对形成于间隙膜125的表面的抗蚀剂膜(未图示)照射曝光光，形成相对于栅极电极110自定位(Self-alignment)地形成的抗蚀剂图案223。以抗蚀剂图案223作为掩模，对多晶硅膜122掺杂低浓度的磷，形成n-区域122f，之后剥离抗蚀剂图案223。
如图6(e)所示，使用光刻法，在栅极电极110的上方的间隙膜125的表面，形成比抗蚀剂图案223向左右伸长的抗蚀剂图案227。接着，以抗蚀剂图案227为掩模，从间隙膜125之上对多晶硅膜122的两端部分别掺杂高浓度的磷而形成n+区域122a、122b。此时，未掺杂磷的n-区域122f成为n-区域122d。之后剥离抗蚀剂图案227。进一步，为了使掺杂到n-区域122d和n+区域122a、122b中的磷活化，进行活化退火。
如图6(f)所示，使用光刻法，在栅极电极110的上方的间隙膜125的表面，跨越栅极电极110形成比抗蚀剂图案227向左右较长地延伸的抗蚀剂图案228。以抗蚀剂图案228作为掩模，利用干式蚀刻法来蚀刻间隙膜125，并接着蚀刻多晶硅膜122，形成沟道层120。进一步，以抗蚀剂图案228作为掩模来蚀刻栅极绝缘膜115。另一方面，抗蚀剂图案228没有形成在栅极电极110的栅极接触区域上，所以栅极接触区域上的间隙膜125、多晶硅膜122和栅极绝缘膜115全部被除去，栅极接触区域的表面露出。其结果，栅极绝缘膜115仅残留在沟道层120的下表面。
像这样，本实施方式与第一实施方式的情况不同，在多晶硅膜122中形成n-区域122d和n+区域122a、122b，之后将多晶硅膜122图案化而形成沟道层120。其结果，n+区域122a成为源极区域120a，n+区域122b成为漏极区域120b，n-区域122d成为LDD区域120d。
如图7(g)所示，在间隙膜125的表面形成包含氧化硅的膜厚为50～100nm的保护膜226。此时，由于栅极接触区域上的间隙膜125已被除去，所以在栅极接触区域上，保护膜226形成在栅极电极110的表面。在沟道层120的表面虽然已经形成有间隙膜125，但其膜厚为非常薄的几nm，因此沟道层120上的间隙膜125和保护膜225的总膜厚，与栅极接触区域上的保护膜226的膜厚实质上相等。
如图7(h)所示，在包含沟道层120和栅极接触区域的保护膜226的整个面上，连续形成第一层间绝缘膜130和第二层间绝缘膜131，并为了封闭沟道层120包含的硅原子的悬空键而进行氢退火。进一步，以抗蚀剂图案232为掩模，依次蚀刻第二层间绝缘膜131、第一层间绝缘膜130和保护膜226。其结果，到达源极区域120a的表面的接触孔235a，到达漏极区域120b的表面的接触孔235b，和到达栅极接触区域的表面的接触孔255被同时开设。之后，将抗蚀剂图案232剥离。另外，在源极区域120a和漏极区域120b的表面虽然形成有间隙膜125，但其膜厚为非常薄的几nm。因此，间隙膜125在蚀刻保护膜226时与保护膜226一起被除去。
如图7(i)所示，利用溅射法在第二层间绝缘膜131上和接触孔235a、235b和255内形成包含铝等的金属膜(未图示)，并对金属膜进行图案化，形成源极电极140a、漏极电极140b和配线层150。
如图7(j)所示，在包含源极电极140a、漏极电极140b和配线层150的第二层间绝缘膜131的表面形成平坦化膜160。然后在平坦化膜160上形成与漏极电极140b电连接的像素电极170，并在像素电极170的表面形成遮光层175。由此制造TFT200。
<2.3 效果>
根据以上说明能够明确，本实施方式的TFT200及其制造方法的效果，与第一实施方式的TFT100及其制造方法的效果相同，因此省略其说明。
<3.第三实施方式>
<3.1 半导体装置的结构>
本实施方式中，对在同一玻璃基板101上形成有底栅结构的TFT301和具有遮光膜的光电二极管302的半导体装置300进行说明。图8是表示本发明的第三实施方式的半导体装置300的结构的俯视图，图9(a)是以图8所示的C-C线切断的TFT301的截面图，图9(b)是以图8所示的D-D线切断的TFT301的截面图，图9(c)是以图8所示的E-E线切断的光电二极管302的截面图。另外，在图8中，为了便于看懂，省略了栅极绝缘膜、层间绝缘膜和平坦化膜等绝缘膜的图示。
半导体装置300包含的底栅结构的TFT301，与图1和图2所示的TFT100的结构相同，因此对图8和图9所示的TFT301的结构要素相同的结构要素标注同一参照标记并省略其说明，对光电二极管302的结构进行说明。在玻璃基板101上形成有遮光膜310。遮光膜310是为了使来自背光源(未图示)的光不入射到光电二极管302而形成在玻璃基板101上的，其材料和膜厚分别与TFT301的栅极电极110的材料和膜厚相同。
在遮光膜310的上方，岛状硅层320以与遮光膜310之间夹着栅极绝缘膜115且不从遮光膜310伸出的方式形成。岛状硅层320与TFT301的沟道层120同样地包含使非晶硅结晶化而得的多晶硅。
岛状硅层320包括：分别形成在其左右的端部的包含掺杂有高浓度的磷的n+区域的阴极区域320a；包含掺杂有高浓度的硼的p+区域的阳极区域320b；和被阴极区域320a和阴极区域320b夹在中间的不包含杂质的本征区域320c。光电二极管302是在阴极区域320b与阴极区域320a之间具有本征区域320c的横向(lateral)pin结构的、量子效率高、能够高速响应的二极管。有时将这种横向pin结构的光电二极管302的阴极区域320a、本征区域302c和阴极区域320b统称岛状半导体层。另外，也可以代替光电二极管302，使用p型区域与n型区域直接结合的pn结二极管。
在岛状硅层320的表面，形成有包含氧化硅的间隙膜125，进一步，在间隙膜125上还依次层叠有包含氮化硅的第一层间绝缘膜130和包含氧化硅的第二层间绝缘膜131。
贯通第一和第二层间绝缘膜130、131与间隙膜125，开设有到达阴极区域320a的表面的接触孔335a和到达阳极区域320b的表面的接触孔335b。在第二层间绝缘膜131的表面形成有阴极电极340a和阳极电极340b。阴极电极340a经由接触孔335a与阴极区域320a电连接，阳极电极340b经由接触孔335b与阳极区域320b电连接。
在包含阴极电极340a和阳极电极340b的第二层间绝缘膜131的表面，形成有包含感光性丙烯酸树脂的平坦化膜160。为了可靠地检测由手指等反射的反射光，在岛状硅层320的本征区域320c的上方的平坦化膜160，形成有到达第二层间绝缘膜131的表面的凹部372。在平坦化膜160上，形成有包含ITO等透明金属的像素电极370。像素电极370从阴极电极340a的上方的平坦化膜160的表面覆盖凹部372的内表面，并进一步形成至阳极电极340b的上方的平坦化膜160的表面。另外，在阴极电极340a和阳极电极340b的上方的像素电极370的表面，形成有遮光层375。
<3.2 半导体装置的制造方法>
图10至图12是表示第三实施方式的半导体装置300的各制造工序的工序截面图。其中，在图10至图12的各图的左侧表示沿着图8所示的C-C线的TFT301的工序截面图，中央表示沿着图8所示的D-D线的TFT301的工序截面图，右侧表示沿着E-E线的光电二极管302的工序截面图。另外，TFT301的制造方法与第一实施方式中说明的TFT100的制造方法相同，对于TFT301，标注与TFT100的结构要素相同的参照标记进行简单说明，以光电二极管302的制造方法为中心进行说明。另外，构成光电二极管302的各结构要素的材料和膜厚，与对应于TFT301的结构要素的材料和膜厚相同，这些均已在第一实施方式的制造方法中进行了详细说明，故省略它们的说明。
如图10(a)所示，对使用溅射法形成在玻璃基板101上的金属膜(未图示)进行蚀刻，形成TFT301的栅极电极110和光电二极管302的遮光膜310。
如图10(b)所示，以覆盖包含TFT301的栅极电极110和光电二极管302的遮光层310的玻璃基板101的整个面的方式，利用等离子体CVD法连续形成栅极绝缘膜115和非晶硅膜(未图示)。接着，在约400℃的氮气气氛中进行约1～2小时的退火，使非晶硅膜中包含的氢预先脱离。然后，对使氢脱离后的非晶硅膜照射来自准分子激光器或连续振荡激光器的激光，从而使非晶硅膜结晶化而成为多晶硅膜122。
如图10(c)所示，使用光刻法，在多晶硅膜122上形成抗蚀剂图案323。以抗蚀剂图案323作为掩模，利用干式蚀刻法蚀刻多晶硅膜122，并进一步以抗蚀剂图案323作为掩模来蚀刻栅极绝缘膜115。其结果，在TFT301上，以跨越栅极电极110向左右延伸的方式形成包含多晶硅的沟道层120，栅极绝缘膜115仅残留在沟道层120的下表面。在栅极电极110的栅极接触区域中，多晶硅膜122和栅极绝缘膜115被除去，栅极接触区域露出。另一方面，光电二极管302中，在遮光膜310的上方，以与遮光膜310之间夹着栅极绝缘膜115的方式形成有岛状硅层320，栅极绝缘膜115仅残留在岛状硅层320的下表面。
如图11(d)所示，以覆盖包含沟道层120和岛状硅层320的玻璃基板101的整个面的方式，使用等离子体CVD法形成间隙膜125，并为了控制TFT301的阈值电压，从间隙膜125之上对沟道层120进行沟道掺杂。接着，在间隙膜125上形成抗蚀剂膜(未图示)，从玻璃基板101的下表面侧对抗蚀剂膜照射曝光光。由于栅极电极110和遮光膜310作为遮挡曝光光的光掩模发挥功能，因此相对于栅极电极110和遮光膜310自定位地形成抗蚀剂图案327。以抗蚀剂图案327作为掩模，利用离子注入法或离子掺杂法，从间隙膜125之上对沟道层120掺杂低浓度的磷，在沟道层120形成n-区域120f。此时，栅极电极110上的栅极接触区域和光电二极管302的岛状硅层320被抗蚀剂图案覆盖。因此岛状硅层320中没有掺杂磷。之后，将抗蚀剂图案327剥离。
如图11(e)所示，使用光刻技术，在间隙膜125上形成抗蚀剂图案328。抗蚀剂图案328比抗蚀剂图案327向左右伸长，并且还形成在光电二极管302的岛状硅层320的应成为本征区域320c的区域和应成为阳极区域320b的区域的上方。接着，以抗蚀剂图案328作为掩模，使用离子注入法或离子掺杂法，对沟道层120和岛状硅层320掺杂高浓度的磷，分别形成n+区域。形成于TFT301的两个n+区域，分别成为源极区域120a和漏极区域120b，夹在源极区域120a和漏极区域120b间的两个n-区域120f均成为LDD区域120d，夹在两个LDD区域120d间的本征区域成为沟道区域120c。另一方面，形成于光电二极管302的岛状硅层320的n+区域成为阴极区域320a。
进一步，与图11(d)和图11(e)所示的情况同样地，在光电二极管302的岛状硅层320形成掺杂有高浓度的硼的p+区域。p+区域成为阳极区域320b，夹在阴极区域320a和阳极区域320b间的区域成为本征区域320c。之后，为了使掺杂到TFT301和光电二极管302的杂质活化而进行活化退火。
利用等离子体CVD法、减压CVD法等，在间隙膜125的表面依次层叠第一层间绝缘膜130和第二层间绝缘膜131。接着，通过进行氢退火来使包含于第一层间绝缘膜130内的氢扩散到沟道层120内和岛状硅层320内，从而使沟道层120和岛状硅层320包含的硅原子的悬空键封闭。
如图11(f)所示，使用光刻法形成抗蚀剂图案332，以抗蚀剂图案332作为掩模，利用干式蚀刻法依次蚀刻第二层间绝缘膜131、第一层间绝缘膜130和间隙膜125。其结果，到达TFT301的源极区域120a的表面的接触孔135a、到达漏极区域120b的表面的接触孔135b、到达栅极接触区域的表面的接触孔155、到达光电二极管302的阴极区域320a的表面的接触孔335a、和到达阳极区域320b的表面的接触孔335b同时开设。
接着，利用溅射法，在第二层间绝缘膜131的表面和各接触孔135a、135b、155、335a和335b的内部形成金属膜(未图示)。如图12(g)所示，对金属膜进行蚀刻，形成TFT301的源极电极140a、漏极电极140b和配线层150，与此同时，形成光电二极管302的阴极电极340a和阳极电极340b。
如图12(h)所示，形成到达漏极电极140b的接触孔，和岛状硅层320的本征区域320c的上方的凹部372，并在平坦化膜160上形成透明金属膜。将透明金属膜图案化，形成与漏极电极140b连接，并且覆盖形成于光电二极管302的凹部372的内表面的像素电极370。进一步，在TFT301的像素电极370上和光电二极管302的阴极电极340a和阳极电极340b的上方的像素电极370的表面，形成遮光层375。由此，制造具有TFT301和光电二极管302的半导体装置300。
<3.3 效果>
根据以上说明能够明确，形成在沟道层120的源极区域120a上和漏极区域120b上的绝缘膜的膜厚d1，栅极电极110上的绝缘膜的膜厚d2，和岛状硅层320的阴极区域320a上和阳极区域320b上的绝缘膜的膜厚d3相等。因而，这些接触孔135a、135b、155、335a和335b能够在同一工序中同时开设，所以能够简化半导体装置300的开设接触孔的工序。
另外，由于接触孔135a、135b、155、335a和335b的深度全部变得相等，所以在开设接触孔155时，接触孔135a内的源极区域120a、接触孔135b内的漏极区域120b、接触孔355a内的阴极区域320a和接触孔355b内的阳极区域320b的膜厚不会变薄或消失。因此，能够防止源极区域120a与源极电极140a间的接触电阻、漏极区域120b与漏极电极140b间的接触电阻、阴极区域320a与漏极电极340a间的接触电阻和阳极区域320b与阳极电极340b间的接触电阻分别增大。
<4.变形例>
图2所示的TFT100中，栅极电极仅为形成在玻璃基板101上的栅极电极110。但也可以代替TFT100，是具有两个栅极电极的双栅极型TFT400。图13表示图2所示的第一实施方式的TFT100的变形例，是表示双栅极型TFT400的结构的截面图。对于图13所示的双栅极型TFT400的结构要素中与图2所示的TFT100的结构要素相同的结构要素，标注相同的参照标记并省略其说明。
如图13所示，在双栅极型TFT400中，具有形成在玻璃基板101上的栅极电极410，和以夹着沟道层120与栅极电极410相对的方式形成在第二层间绝缘膜131上的第二栅极电极411。
双栅极型TFT400除了发挥与第一实施方式的TFT100相同的效果外，还发挥以下效果。通过将施加到第二栅极电极411的电压固定为规定的电压而产生背栅效应，因此能够稳定阈值电压。另外，无需改变双栅极型TFT400的制造工艺，仅通过改变施加到第二栅极电极411上的电压，就能够容易地改变阈值电压。
进一步，双栅极型TFT400的第二栅极电极411，在为了形成源极电极140a或漏极电极140b而对形成的包含铝等的金属膜进行图案化时同时形成。因此，只要代替在第一实施方式的制造方法中形成源极电极140a、漏极电极140b等时使用的掩模，使用也形成有第二栅极电极411的图案的掩模即可，无需新追加工序。
<5.液晶显示装置中的应用>
<5.1 第一应用例>
图14是表示液晶显示装置10的结构的框图。图14所示的液晶显示装置10包括液晶面板20、显示控制电路30、栅极驱动器40和源极区域器50。液晶面板20中，形成有在水平方向上延伸的多个栅极配线GL和在与栅极配线GL交叉的方向上延伸的多个源极配线SL。在栅极配线GL和源极配线SL的交点附近，配置有像素形成部21，像素形成部21包括作为开关元件发挥功能的TFT22，和将与图像信号DT相应的电压保持规定时间的液晶电容23。TFT22的栅极电极与栅极配线GL连接，源极电极与源极配线SL连接，漏极电极与作为液晶电容23的一个电极的像素电极连接。
显示控制电路30被从液晶显示装置10的外部供给水平同步信号、垂直同步信号等控制信号SC和图像信号DT。显示控制电路30基于这些信号对栅极驱动器40输出控制信号SC1，对源极驱动器50输出控制信号SC2和图像信号DT。
栅极驱动器40与各栅极配线GL连接，源极驱动器50与各源极配线SL连接。栅极驱动器40对栅极配线GL供给表示选择状态的高电平的信号。由此，栅极配线GL被一根根依次选择，一行份的像素形成部21被整体选择。源极驱动器50对源极配线SL供给与图像信号DT相应的电压。由此，对选择的一行份的像素形成部21写入与图像信号DT相应的电压。这样，液晶显示装置10在液晶面板20上显示图像。另外，液晶面板20有时称作为显示部。
作为设置于这种液晶显示装置10的像素形成部21中的开关元件，若使用第一实施方式的TFT100、第二实施方式的TFT200和变形例的TFT400中的任一个，能够简化TFT的开设接触孔的工序，所以能够简化液晶显示装置10的制造工序。其结果，能够缩短液晶显示装置10的TAT，减少光掩模的使用片数，降低液晶显示装置10的制造成本。
<5.2 第二应用例>
图15是表示具有触摸面板功能的液晶显示装置60的结构的框图。具有触摸面板功能的液晶显示装置60，对图14所示的液晶显示装置10还追加了位置检测电路80。对具备触摸面板功能的液晶显示装置60的结构要素中与图14所示的液晶显示装置10的结构要素相同的结构要素，标注相同的参照标记进行简单说明，以不同的结构要素为中心进行说明。
在液晶面板70，形成有在水平方向上延伸的多个栅极配线GL，和在与栅极配线GL交叉的方向上相互平行地延伸的多个源极配线SL和多个传感器配线FL。在栅极配线GL与源极配线SL的交点附近，配置有像素形成部71。像素形成部71与图14所示的像素形成部21不同，不仅包括作为开关元件发挥功能的TFT72和将图像信号保持规定时间的液晶电容73，还包括光电二极管74。光电二极管74，接受从背光源(未图示)发出、被液晶面板70上的手指等反射而入射到像素形成部71的光。光电二极管74的阳极电极与栅极配线GL连接，阴极电极与传感器配线FL连接。
当对栅极配线GL施加了规定的电压时，与入射到光电二极管74的光的强度相应的大小的电流，从栅极配线GL经由光电二极管74流到传感器配线FL。位置检测电路80，能够通过检测流到传感器配线FL的电流，来检测光电二极管74接收到的光的强度，确定液晶面板70上被触摸的位置。另外，液晶面板70也称为显示部。
作为设置于这种具有触摸面板功能的液晶显示装置60的像素形成部71中的开关元件和光电二极管，通过使用第三实施方式的半导体装置300，能够简化TFT72和光电二极管74的开设接触孔的工序。由此，也能够简化具有触摸面板功能的液晶显示装置60的制造工艺。其结果，能够缩短具有触摸面板功能的液晶显示装置60的TAT，减少光掩模的使用片数，降低具有触摸面板功能的液晶显示装置60的制造成本。
<5.3 其它>
上述各实施方式的TFT均为n沟道型TFT，但也可以为p沟道型TFT。此外，在上述说明中，说明了将TFT100、200、400应用于液晶显示装置10的情况，但也能够应用于有机EL(Electro Luminescence，电致发光)显示装置。另外，说明了将半导体装置300应用于带接触面板的液晶显示装置60的情况，但也能够应用于带接触面板的有机EL显示装置。
工业利用性
本发明适用于有源矩阵型液晶显示装置、具有触摸面板功能的液晶显示装置等显示装置。特别适用于以底栅型TFT作为像素形成部的开关元件的显示装置。
附图标记说明
10……液晶显示装置
20、70……液晶面板(显示部)
21、71……像素形成部
22、72……TFT(开关元件)
60……具有触摸面板功能的液晶显示装置
74……光电二极管(受光部)
80……位置检测电路
100、200、400……TFT(薄膜晶体管)
101……绝缘基板(玻璃基板)
110……栅极电极
115……栅极绝缘膜
120……沟道层
120a……源极区域(n+区域)
120b……漏极区域(n+区域)
135a、135b、155、235a、235b、255……接触孔
140a……源极电极
140b……漏极电极
300……半导体装置
301……TFT(薄膜晶体管)
302……光电二极管
320……岛状硅层(岛状半导体层)
320a……阴极区域
320b……阳极区域
335a、335b……接触孔
340a……阴极电极
340b……阳极电极

Claims (9)

1.一种薄膜晶体管，其特征在于：
所述薄膜晶体管是形成在绝缘基板上的底栅型薄膜晶体管，
所述薄膜晶体管包括：
形成在所述绝缘基板上的第一栅极电极；
以覆盖所述第一栅极电极的一部分的方式形成的沟道层；
形成在所述沟道层的下表面的栅极绝缘膜；
形成在所述沟道层的源极区域和漏极区域；
形成在所述源极区域和所述漏极区域的表面上的第一绝缘膜；
形成在没有被所述沟道层覆盖的所述第一栅极电极的表面上的第二绝缘膜；
形成在所述第一绝缘膜、且到达所述源极区域和所述漏极区域的表面的第一接触孔；和
形成在所述第二绝缘膜、且到达没有被所述沟道层覆盖的所述第一栅极电极的表面的第二接触孔，
所述第一绝缘膜的膜厚与所述第二绝缘膜的膜厚相等。
2.如权利要求1所述的薄膜晶体管，其特征在于：
还具有以夹着所述沟道层与所述第一栅极电极相对的方式形成在所述第一绝缘膜上的第二栅极电极。
3.一种薄膜晶体管的制造方法，其特征在于：
所述薄膜晶体管的制造方法是形成在绝缘基板上的底栅型薄膜晶体管的制造方法，
所述薄膜晶体管的制造方法包括：
在所述绝缘基板上形成栅极电极的工序；
以覆盖包含所述栅极电极的所述绝缘基板的方式形成栅极绝缘膜的工序；
在所述栅极绝缘膜上形成半导体膜的工序；
通过蚀刻所述半导体膜和所述栅极绝缘膜，来形成覆盖所述栅极电极的一部分并在所述栅极绝缘膜上延伸的沟道层，与此同时，除去没有被所述沟道层覆盖的所述栅极电极上的所述半导体膜和所述栅极绝缘膜的工序；
对所述沟道层掺杂杂质来形成源极区域和漏极区域的工序；
以覆盖包含所述沟道层和所述栅极电极的所述绝缘基板的方式形成绝缘膜的工序；和
通过蚀刻所述绝缘膜，同时开设到达所述源极区域和所述漏极区域的表面的第一接触孔和到达所述栅极绝缘膜被除去后的所述栅极电极的表面的第二接触孔的工序。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于：
形成所述源极区域和所述漏极区域的工序，包括在蚀刻所述半导体膜来形成所述沟道层后，对所述沟道层掺杂所述杂质的工序。
5.如权利要求3所述的薄膜晶体管的制造方法，其特征在于：
形成所述源极区域和所述漏极区域的工序，包括在蚀刻所述半导体膜来形成所述沟道层前，对所述半导体膜掺杂所述杂质的工序。
6.一种半导体装置，其特征在于：
所述半导体装置在同一绝缘基板上形成有薄膜晶体管和具有遮光膜的光电二极管，
所述薄膜晶体管包括：
形成在所述绝缘基板上的栅极电极；
以覆盖所述栅极电极的一部分的方式形成的沟道层；
形成在所述沟道层的下表面的栅极绝缘膜；
形成在所述沟道层的源极区域和漏极区域；
形成在所述源极区域和所述漏极区域的表面上的第一绝缘膜；
形成在没有被所述沟道层覆盖的所述栅极电极的表面上的第二绝缘膜；
形成在所述第一绝缘膜、且到达所述源极区域和所述漏极区域的表面的第一接触孔；和
形成在所述第二绝缘膜、且到达没有被所述沟道层覆盖的所述栅极电极的表面的第二接触孔，
所述光电二极管包括：
形成在所述绝缘基板上的遮光膜；
以与所述遮光膜之间夹着所述栅极绝缘膜的方式形成在所述遮光膜上的岛状半导体层；
形成在所述岛状半导体层的阳极区域和阴极区域；和
要开设到达所述阳极区域和阴极区域的表面的第三接触孔的第三绝缘膜，
所述第一绝缘膜的膜厚、所述第二绝缘膜的膜厚和所述第三绝缘膜的膜厚相等。
7.一种半导体装置的制造方法，其特征在于：
所述半导体装置在同一绝缘基板上形成有薄膜晶体管和具有遮光膜的光电二极管，
所述半导体装置的制造方法包括：
在所述绝缘基板上形成所述薄膜晶体管的栅极电极和所述遮光膜的工序；
以覆盖包含所述栅极电极和所述遮光膜的所述绝缘基板的方式形成栅极绝缘膜的工序；
在所述栅极绝缘膜上形成半导体膜的工序；
通过将所述半导体膜图案化，来形成覆盖所述栅极电极的一部分并在所述栅极绝缘膜上延伸的所述薄膜晶体管的沟道层和所述光电二极管的岛状半导体层，与此同时，除去没有被所述沟道层覆盖的所述栅极电极上的所述半导体膜和所述栅极绝缘膜的工序；
在所述沟道层形成源极区域和漏极区域，在所述岛状半导体层形成阴极区域和阳极区域的工序；
以覆盖包含所述沟道层、所述岛状半导体层和所述栅极绝缘膜被除去后的所述栅极电极的所述绝缘基板的方式形成绝缘膜的工序；和
通过蚀刻所述绝缘膜，同时开设到达所述源极区域和所述漏极区域的表面的第一接触孔、到达所述栅极绝缘膜被除去后的所述栅极电极的表面的第二接触孔、和到达所述阴极电极和所述阳极电极的表面的第三接触孔的工序。
8.一种显示装置，其特征在于：
所述显示装置是显示图像的有源矩阵型的显示装置，
所述显示装置包括：
显示部，其具有多个栅极配线、与所述多个栅极配线交叉的多个源极配线、和与所述多个栅极配线和所述多个源极配线的交叉点分别对应地呈矩阵状配置的像素形成部；
有选择地使所述多个栅极配线活化的栅极驱动器；和
对所述源极配线施加表示要显示的图像的图像信号的源极驱动器，
所述像素形成部具有根据施加到对应的栅极配线上的信号而开或关的开关元件，
所述开关元件是权利要求1所述的薄膜晶体管。
9.一种显示装置，其特征在于：
所述显示装置是具有触摸面板功能的有源矩阵型的显示装置，
所述显示装置包括：
显示部，其具有多个栅极配线、与所述多个栅极配线交叉的多个源极配线、和与所述多个栅极配线和所述多个源极配线的交叉点分别对应地呈矩阵状配置的包含权利要求6所述的半导体装置的像素形成部；
有选择地使所述多个栅极配线活化的栅极驱动器；
对所述源极配线施加表示要显示的图像的图像信号的源极驱动器；和
检测所述显示部上的被触摸的位置的位置检测电路，
所述多个像素形成部中的每个像素形成部包括：
根据施加到对应的栅极配线上的信号而开或关的开关元件；和
对所述位置检测电路输出与入射到所述像素形成部内的光的强度相应的信号的受光部，
所述开关元件是所述半导体装置中包含的薄膜晶体管，所述受光部是所述半导体装置中包含的光电二极管。
CN201080047785.8A 2009-11-27 2010-07-21 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置 Expired - Fee Related CN102576739B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-269559 2009-11-27
JP2009269559 2009-11-27
PCT/JP2010/062218 WO2011065059A1 (ja) 2009-11-27 2010-07-21 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置

Publications (2)

Publication Number Publication Date
CN102576739A true CN102576739A (zh) 2012-07-11
CN102576739B CN102576739B (zh) 2014-10-29

Family

ID=44066163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080047785.8A Expired - Fee Related CN102576739B (zh) 2009-11-27 2010-07-21 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置

Country Status (5)

Country Link
US (1) US20120242624A1 (zh)
EP (1) EP2506307A4 (zh)
JP (1) JP5490138B2 (zh)
CN (1) CN102576739B (zh)
WO (1) WO2011065059A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383989A (zh) * 2013-03-25 2013-11-06 友达光电股份有限公司 像素结构的制造方法及其结构
CN106935546A (zh) * 2017-04-12 2017-07-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN108027541A (zh) * 2015-09-11 2018-05-11 三菱电机株式会社 薄膜晶体管基板及其制造方法
WO2018196072A1 (zh) * 2017-04-26 2018-11-01 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
CN109148504A (zh) * 2018-09-28 2019-01-04 武汉华星光电技术有限公司 显示面板及其制造方法
US11869895B2 (en) 2018-09-28 2024-01-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
TWI477868B (zh) * 2012-04-12 2015-03-21 E Ink Holdings Inc 顯示裝置、陣列基板與其薄膜電晶體
US8941106B2 (en) * 2012-04-12 2015-01-27 E Ink Holdings Inc. Display device, array substrate, and thin film transistor thereof
CN103268891B (zh) * 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN208422918U (zh) * 2018-08-01 2019-01-22 北京京东方光电科技有限公司 光电转换阵列基板及光电转换装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
JP2002334830A (ja) * 2000-06-12 2002-11-22 Nec Kagoshima Ltd パターン形成方法及びそれを用いた表示装置の製造方法
US20050136574A1 (en) * 2003-12-17 2005-06-23 Chih-Hung Shih Thin film transistor and process for making an array panel
US20060094241A1 (en) * 2004-11-03 2006-05-04 Samsung Electronics Co., Ltd. Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5707895A (en) * 1996-10-21 1998-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor performance enhancement by water plasma treatment
JP2001320056A (ja) 2000-05-10 2001-11-16 Sony Corp 薄膜トランジスタの製造方法及び薄膜半導体装置
US7704838B2 (en) * 2006-08-25 2010-04-27 Freescale Semiconductor, Inc. Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2008047932A (ja) * 2007-09-18 2008-02-28 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5426138B2 (ja) * 2008-10-17 2014-02-26 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN101738797A (zh) * 2008-11-05 2010-06-16 京东方科技集团股份有限公司 宽视角液晶显示器阵列基板及其制造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
JP2002334830A (ja) * 2000-06-12 2002-11-22 Nec Kagoshima Ltd パターン形成方法及びそれを用いた表示装置の製造方法
US20050136574A1 (en) * 2003-12-17 2005-06-23 Chih-Hung Shih Thin film transistor and process for making an array panel
US20060094241A1 (en) * 2004-11-03 2006-05-04 Samsung Electronics Co., Ltd. Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383989A (zh) * 2013-03-25 2013-11-06 友达光电股份有限公司 像素结构的制造方法及其结构
US9224868B2 (en) 2013-03-25 2015-12-29 Au Optronics Corp. Pixel structure
CN103383989B (zh) * 2013-03-25 2016-01-27 友达光电股份有限公司 像素结构的制造方法及其结构
CN108027541A (zh) * 2015-09-11 2018-05-11 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN108027541B (zh) * 2015-09-11 2020-12-15 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN106935546A (zh) * 2017-04-12 2017-07-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
US11329075B2 (en) 2017-04-12 2022-05-10 Boe Technology Group Co., Ltd. Method for fabricating array substrate, display panel and display device
WO2018196072A1 (zh) * 2017-04-26 2018-11-01 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
CN109148504A (zh) * 2018-09-28 2019-01-04 武汉华星光电技术有限公司 显示面板及其制造方法
US11869895B2 (en) 2018-09-28 2024-01-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof

Also Published As

Publication number Publication date
JP5490138B2 (ja) 2014-05-14
EP2506307A4 (en) 2015-03-18
WO2011065059A1 (ja) 2011-06-03
JPWO2011065059A1 (ja) 2013-04-11
EP2506307A1 (en) 2012-10-03
CN102576739B (zh) 2014-10-29
US20120242624A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102576739B (zh) 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
CN100511711C (zh) 多晶硅薄膜晶体管及其制造方法
JP4141309B2 (ja) 半導体装置およびその製造方法
KR19980042862A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법 및액정표시장치
JP2008158516A (ja) 光センサを備えた液晶表示素子及びその製造方法
US8310611B2 (en) Display device and manufacturing method thereof
US8129724B2 (en) Display device including first, second, and third semiconductor films
KR101043115B1 (ko) 표시 장치 및 그 제조 방법
KR102314488B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20080296583A1 (en) Display Device And Manufacturing Method of The Same
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
KR20060086176A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치및 그 제조 방법
US10629622B2 (en) Display device and manufacturing method thereof
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
KR100237004B1 (ko) 박막트랜지스터의 제조방법
CN100428463C (zh) 静电放电保护元件及其制造方法
KR20070019071A (ko) 폴리실리콘 박막트랜지스터 및 이의 제조방법
JPH0997908A (ja) 非晶質硅素薄膜トランジスタおよび該薄膜トランジスタの製造方法
JP4855511B2 (ja) 表示装置
JP2008021803A (ja) 薄膜トランジスタ
JPH09139505A (ja) 薄膜半導体装置
KR20060028968A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050070484A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005252021A (ja) 薄膜トランジスタおよびその製造方法
KR20030055060A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20200721

CF01 Termination of patent right due to non-payment of annual fee