CN100511711C - 多晶硅薄膜晶体管及其制造方法 - Google Patents

多晶硅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN100511711C
CN100511711C CNB031098959A CN03109895A CN100511711C CN 100511711 C CN100511711 C CN 100511711C CN B031098959 A CNB031098959 A CN B031098959A CN 03109895 A CN03109895 A CN 03109895A CN 100511711 C CN100511711 C CN 100511711C
Authority
CN
China
Prior art keywords
grid
district
insulation layer
gate insulation
grids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031098959A
Other languages
English (en)
Other versions
CN1452250A (zh
Inventor
郑训周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1452250A publication Critical patent/CN1452250A/zh
Application granted granted Critical
Publication of CN100511711C publication Critical patent/CN100511711C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管器件，包括：基板；在基板上的缓冲层；在缓冲层上的有源层，有源层由多晶硅构成并包括第一未掺杂区、第二轻掺杂区和第三重掺杂区；在缓冲层上的栅绝缘层；在栅绝缘层上的包括对应于第一区的第一和第二栅极的双重栅极；在栅绝缘层上覆盖双重栅极的层间绝缘层；暴露第三区的源和漏接触孔；穿透层间绝缘层以暴露部分双重栅极的栅接触孔；在层间绝缘层上通过源和漏接触孔接触第三区的源极和漏极；和在绝缘层上通过栅接触孔接触双重栅极的暴露部分的第三栅极。

Description

多晶硅薄膜晶体管及其制造方法
技术领域
本申请涉及薄膜晶体管(TFT)及其制造方法，尤其涉及减小漏电流并改善TFT的电学特性的多晶硅薄膜晶体管(poly-Si TFT)及其制造方法。
背景技术
与非晶硅薄膜晶体管(α-Si TFT)相比，通常poly-Si TFT具有高的载流子迁移率、减小的光电流和相对低电平的漂移电压。因此，通常把poly-Si TFT作为开关元件用于液晶显示板中以获得高的分辨率，或用于投影屏中以获得高的光强度。而且，poly-Si TFT可以制造成n沟道TFT和p沟道TFT以形成CMOS电路。
此外，因为poly-Si TFT的制造方法与硅晶片的CMOS工艺相似，通过利用现存的半导体制造工艺就可以制造poly-Si TFT。尤其是通过利用等离子化学汽相淀积(PCVD)方法或低压化学汽相淀积(LPCVD)方法在绝缘基板上形成本征非晶硅层。在非晶硅层具有大约500埃(
Figure C03109895D0011162251QIETU
)的厚度之后，利用晶化方法把非晶硅层再结晶为多晶硅层。
结晶方法通常分类为准分子激光晶化(ELC)方法、固相晶化(SPC)方法、金属诱发晶化(MIC)方法和金属诱发横向晶化(MILC)之一。在ELC方法中，具有形成于其上的非晶硅层的绝缘基板被加热到大约250℃的温度。接着，向非晶硅层施加准分子激光束以形成多晶硅层。在SPC方法中，非晶硅层在高温下被热处理很长时间以晶化为多晶硅层。
在MIC方法中，在非晶硅层上淀积金属层且淀积的金属被用于晶化。这里，大尺寸玻璃基板可以用作绝缘基板。在MILC方法中，在非晶硅层上首先形成金属，接着晶化非晶硅层。还是在MILC方法中，在非晶硅层的预定有源部分上形成氧化图形，且通过横向晶粒生长使非晶硅层转化成多晶硅。
因为ELC方法可以在相对低的温度在廉价的玻璃基板上实施，所以广泛地采用ELC方法通过向淀积的非晶硅施加激光能量把非晶硅转化为多晶硅。而且，当采用ELC方法形成的TFT作为液晶显示器的阵列基板中的开关元件时，制造的TFT变成n沟道TFT且通过向液晶施加电压来操纵液晶。
为了在液晶显示器中具有高显示质量，需要TFT具有足够低的截止电流(即当TFT截止时流动的电流)。但是，poly-Si TFT相对于α-Si TFT具有高的导通和截止电流。因为多晶硅的载流子迁移率很大。由此，增加了在掺杂的源区以及漏区和未掺杂的沟道区之间的界面中的漏电流。
为了解决上述问题，poly-Si TFT的多晶硅层具有在源和漏区中的偏移区(offset area)或轻掺杂区(LDR)。偏移区是源区和漏区的未掺杂区而LDR是低浓度杂质轻掺杂区。此外，poly-Si TFT的栅极具有多重结构，例如双重结构，以减小漏电流。
图1A至图1E是按照现有技术多晶硅薄膜晶体管的剖面图。在图1A中，首先在基板10上形成缓冲层12。缓冲层12是硅绝缘材料，例如氮化硅(SiNX)或氧化硅(SiO2)，且缓冲层12用于防止当对基板10加热时碱性材料从基板10扩散。接着，在缓冲层12上淀积非晶硅例如α-Si：H以形成非晶硅层14。然后，把具有非晶硅层14的基板10加热到400至500℃的温度以消除包含在非晶硅层14中的氢气(H2)，其中加热工艺是公知的脱氢工艺。在图1B中，脱氢工艺之后，向图1A所示的非晶硅层14施加激光束，由此把非晶硅层14转化为多晶硅层16。
在图1C中，接着把多晶硅层16(图1B中)构图为岛状以形成有源层18。此外，在缓冲层12上淀积栅绝缘层20以覆盖有源层18。栅绝缘层20是无机材料，例如氮化硅(SiNX)或氧化硅(SiO2)。而且，在栅绝缘层20上淀积导电金属材料，并接着构图导电金属材料在有源层18上形成栅极22。淀积的导电金属材料可以是铝(Al)、铬(Cr)、钼(Mo)或钨化钼(MoW)。而且，栅极22可以具有钼/钕化铝(Mo/AlNd)的双层结构。当完成薄膜晶体管时，与栅极22对应的部分有源层18是沟道区。另选地，栅极22可以由多晶硅制得。在形成栅极22之后，向基板10的整个表面施加低浓度n型掺杂剂(下文称作n-离子)。但是，栅极22用作掩模，使得由n-离子掺杂除了与栅极22对应的部分以外的有源层18。
在图1D中，在栅绝缘层20上形成光刻胶图形23以覆盖栅极22。因此，认为有源层18的掺杂部分被分成第一区A1和第二区A2，其中由光刻胶图形23叠盖第一区A1，且光刻胶图形23没有叠盖第二区A2。在形成光刻胶图形23之后，向基板10的整个表面施加高浓度n型掺杂剂(下文称作n+离子)。接着，有源层18的第一区A1变成轻掺杂区(LDR)，且有源层18的第二区A2变成重掺杂区(HDR)，由此形成源和漏区。因此，基板10包括：在栅极22的两侧的，高浓度n-型离子掺杂的源区和漏区A2，和低浓度n-型离子掺杂的LDRs A1。
在图1E中，除去光刻胶图形23(图1D中)，在栅绝缘层20的整个表面上形成钝化层24以覆盖栅极22。钝化层24是无机材料，例如氮化硅(SiNX)或氧化硅(SiO2)，或者有机材料，例如苯并环丁烯(BCB)或丙烯酸树脂。接着，部分地蚀刻钝化层24和栅绝缘层20以分别形成源接触孔26和漏接触孔28暴露源区和漏区A2。其后，在钝化层24上形成源极和漏极30和32，其中源极和漏极30和32分别通过源和漏接触孔26和28接触源区和漏区A2。因此，由有源层的源区和漏区中的LDR和多重栅极(例如双重栅极)来更多地减小漏电流。当在poly-Si TFT中应用多栅极时，在TFT中扩大了LDR并减小了电场，由此降低了漏电流。
图2A至2D是按照现有技术具有双重栅极的另一多晶硅薄膜晶体管的剖面图。在图2A中，在基板50上形成缓冲层52。缓冲层52是硅绝缘材料，例如氮化硅(SiNX)或氧化硅(SiO2)。且在缓冲层52上形成多晶硅层，接着构图多晶硅层以形成多晶硅的岛状有源层54。
在图2B中，在缓冲层52上形成栅绝缘层56以覆盖有源层54，栅绝缘层56是无机材料，例如氮化硅(SiNX)或氧化硅(SiO2)。在形成栅绝缘层56之后，在有源层54之上的栅绝缘层56上形成双重栅极58。双重栅极58包括第一栅极58a和第二栅极58b，其中第一和第二栅极58a和58b接收同样的电压。其后，在基板50的整个表面进行n-离子掺杂。由此，由n-离子掺杂除了由第一和第二栅极58a和58b叠盖的部分以外的有源层54，其中双重栅极58用作掩模。而且，在第一和第二栅极58a和58b之间的部分有源层54变成第一有源区B1，且由n-离子掺杂的有源层54的外围部分变成第二有源区B2。
在图2C中，在栅绝缘层56上形成光刻胶图形60a和60b而覆盖第一和第二栅极58a和58b。第一光刻胶图形60a覆盖并环绕第一栅极58a，第二光刻胶图形60b覆盖并环绕第二栅极58b。因为第一和第二光刻胶图形60a和60b彼此不连接，所以第一有源区B1被分成第三有源区B3和第五有源区B5，其中第三有源区B3被第一和第二光刻胶图形60a和60b叠盖，第五有源区B5之上不存在光刻胶图形60。相应地，第二有源区B2被分成第三有源区B3和第四有源区B4，其中在第三有源区B3之上存在光刻胶图形60，在第四有源区B4之上不存在光刻胶图形60。
在形成光刻较图形60a和60b之后，n+离子(例如磷离子)被施加到基板50的整个表面。因此，第四和第五有源区B4和B5变成重掺杂区(HDR)，由光刻胶图形60a和60b叠盖的第三有源区B3变成轻掺杂区(LDR)，由此形成了源区和漏区。在n+离子掺杂之后，顺序地除去光刻胶图形60a和60b。因此，有源层54包括在双重栅极60周围的LDR，和在LDR周围的HDR。
在图2D中，在栅绝缘层56的整个表面上形成钝化层62以覆盖双重栅极58。接着，钝化层62和栅绝缘层56被部分蚀刻以形成源接触孔64和漏接触孔66。源接触孔64和漏接触孔66分别暴露重掺杂源区和漏区B4。此后，在钝化层62上形成源极和漏极68和70。源极和漏极68和70通过源和漏接触孔64和66分别接触源区和漏区B4。由此形成的多晶硅薄膜晶体管具有双重栅极和在有源层中的LDR。
但是，按照现有技术形成用于LDR的光刻胶图形时，由于制造误差，光刻胶图形可能是未对准的。结果，在栅极两侧设置的LDR可能有不同的尺寸。如果在有源层中不对称地设置LDR，poly-Si TFT可能有不稳定的和摆动的阈值电压。
发明内容
因此，本发明的目的在于提供一种多晶硅薄膜晶体管及其制造方法，其基本上避免了由于现有技术的限制和缺点引起的一个或多个问题。
本发明的一个目的是提供一种具有多栅极的多晶硅薄膜晶体管及其制造方法以减小漏电流。
本发明的另一目的是提供一种具有对称设置的LDR(轻掺杂区)的多晶硅薄膜晶体管及其制造方法以获得最佳的工作特性。
在以下的说明中将阐明发明的附加特征和优点，且从说明中部分特征和优点将非常明显，或可以通过发明的实践得知。通过在所述说明书和权利要求书以及附图中特别指出的结构将实现和获得发明的目的和其它优点。
为了获得这些和其它优点和根据本发明的目的，作为具体化和广泛地说明，一种薄膜晶体管器件，包括：基板；在基板上的缓冲层；在缓冲层上的岛状有源层，岛状有源层由多晶硅构成并包括第一未掺杂区、第二轻掺杂区和第三重掺杂区；在缓冲层上并覆盖岛状有源层的栅绝缘层；在栅绝缘层上并包括对应于第一未掺杂区的第一和第二栅极的双重栅极；在栅绝缘层上形成并覆盖双重栅极的层间绝缘层；穿透层间绝缘层和栅绝缘层以暴露第三重掺杂区的源和漏接触孔；穿透层间绝缘层以暴露部分双重栅极的栅接触孔；在层间绝缘层上形成并通过源和漏接触孔接触第三重掺杂区的源极和漏极，其中第二掺杂区位于第一和第二栅极之间的空间之下。
另一方面，一种薄膜晶体管器件的制造方法包括以下步骤：在基板上形成缓冲层；在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；在栅绝缘层上形成双重栅极以对应于岛状多晶硅有源层的第一区，双重栅极包括第一栅极和第二栅极；把低浓度n型和p型离子之一注入到基板的整个表面，在设置在第一和第二栅极之间的第二区中形成轻掺杂区；在第一和第二栅极之间的部分栅绝缘层上形成光刻胶图形以部分地叠盖部分第一和第二栅极；把高浓度n型和p型离子之一注入到基板的整个表面，在多晶硅有源层的第三区中形成重掺杂区；从栅绝缘层和第一和第二栅极除去光刻胶图形；在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；通过部分地蚀刻层间绝缘层形成栅接触孔以暴露部分双重栅极；形成源和漏接触孔以穿透层间绝缘层和栅绝缘层暴露岛状多晶硅有源层的第三区；和在层间绝缘层上形成源极和漏极和第三栅极，其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，第三栅极通过栅接触孔接触双重栅极的暴露部分。
另一方面，一种薄膜晶体管器件的制造方法包括以下步骤：在基板上形成缓冲层；在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；在栅绝缘层上形成双重栅极以对应于岛状多晶硅有源层的第一区，双重栅极包括第一栅极和第二栅极；形成完全覆盖第一和第二栅极之间的部分栅绝缘层的光刻胶图形；把高浓度n型和p型离子之一注入到基板的整个表面，在多晶硅有源层的第三区中形成重掺杂区；从栅绝缘层和第一和第二栅极除去光刻胶图形；把低浓度的n型和p型离子之一注入到基板的整个表面，在设置在第一和第二栅极之间的第二区中形成轻掺杂区；在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；形成源和漏接触孔以穿透层间绝缘层和栅绝缘层，暴露岛状多晶硅有源层的第三区；和在层间绝缘层上形成源极和漏极和第三栅极，其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
另一方面，一种薄膜晶体管器件的制造方法包括以下步骤：在基板上形成缓冲层；在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；在栅绝缘层上形成双重栅极以对应于第一区，双重栅极包括第一栅极和第二栅极；把低浓度n型和p型离子之一注入到基板的整个表面，在第二区和第三区中形成轻掺杂区，其中第二区设置在第一和第二栅极之间，第三区沿着未被第一和第二栅极遮盖的多晶硅有源层的外围部分；在第一和第二栅极之间的部分栅绝缘层上形成光刻胶图形以完全覆盖第一和第二栅极，填充在第一和第二栅极之间的空间并部分地叠盖第三区；把高浓度n型和p型离子之一注入到基板的整个表面，在未被光刻胶图形叠盖的部分第三区中形成重掺杂区；从栅绝缘层和第一和第二栅极除去光刻胶图形；在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；通过部分地蚀刻层间绝缘层形成栅接触孔以暴露部分双重栅极；穿透层间绝缘层和栅绝缘层形成源和漏接触孔以暴露第三区；和在层间绝缘层上形成源极和漏极和第三栅极，其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
另一方面，一种薄膜晶体管器件的制造方法，包括以下步骤：在基板上形成缓冲层；在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；在栅绝缘层上形成双重栅极以对应于第一区，双重栅极包括第一栅极和第二栅极；在第一和第二栅极之间的部分栅绝缘层上形成光刻胶图形以完全覆盖第一和第二栅极，填充在第一和第二栅极之间的空间，并部分地叠盖第三区；把高浓度n型和p型离子之一注入到基板的整个表面，在未被光刻胶图形叠盖的部分第三区中形成重掺杂区；从栅绝缘层和第一和第二栅极除去光刻胶图形；把低浓度n型和p型离子之一注入到基板的整个表面，在第二区和第三区中形成轻掺杂区，其中第二区设置在第一和第二栅极之间，第三区沿着未被第一和第二栅极遮盖的多晶硅有源层的外围部分；在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；形成源和漏接触孔来穿透层间绝缘层和栅绝缘层以暴露第三区；和在层间绝缘层上形成源极和漏极和第三栅极，其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
另一方面，一种薄膜晶体管器件，包括：包括第一和第二重掺杂区、第三轻掺杂区和第四和第五未掺杂本征区的半导体层；覆盖半导体层的栅绝缘层；在栅绝缘层上和半导体层上方的第一和第二栅极；在栅绝缘层上形成并覆盖第一和第二栅极的层间绝缘层，其中层间绝缘层和栅绝缘层具有从其穿透以暴露第一和第二重掺杂区的接触孔；和在层间绝缘层上并分别通过接触孔接触第一和第二重掺杂区的源极和漏极，其中第四和第五未掺杂本征区的位置与第一和第二栅极对应，且在第四和第五未掺杂本征区之间设置第三轻掺杂区。
另一方面，一种薄膜晶体管器件，包括：包括第一和第二重掺杂区，第三、第四和第五轻掺杂区和第六和第七未掺杂本征区的半导体层；覆盖半导体层的栅绝缘层；在栅绝缘层上和半导体层上方的第一和第二栅极；在栅绝缘层上形成并覆盖第一和第二栅极的层间绝缘层，其中层间绝缘层和栅绝缘层具有从其穿透以暴露第一和第二重掺杂区的接触孔；和在层间绝缘层上并分别通过接触孔接触第一和第二重掺杂区的源极和漏极，其中在第六和第七未掺杂本征区之间设置第三轻掺杂区，在第六未掺杂本征区和第一重掺杂区之间和在第七未掺杂本征区和第二重掺杂区之间分别设置第四和第五轻掺杂区。
可以理解前面的概要说明和随后的详细说明是典型的和解释性的，它们用于提供权利要求的进一步的解释。
附图说明
附图用于提供对发明的进一步理解，并引入这里构成该申请的一部分，附图说明了发明的实施例并与说明书一起用于说明发明的原理。在附图中：
图1A至lE是根据现有技术一种多晶硅薄膜晶体管的剖面图；
图2A至2D是根据现有技术另一种具有双重栅极的多晶硅薄膜晶体管的剖面图；
图3A至3D是根据本发明典型的多晶硅薄膜晶体管的剖面图；
图4是根据本发明具有典型的多晶硅薄膜晶体管的阵列基板的像素平面图；
图5是从图4的V-V’截取的剖面图；
图6和7是根据本发明的典型多晶硅薄膜晶体管的电路图；
图8A和8B是根据本发明的另一典型多晶硅薄膜晶体管的剖面图；
图9A至9D是根据本发明的另一典型多晶硅薄膜晶体管的剖面图；
图10是实现图9A至9D的典型多晶硅薄膜晶体管的阵列基板的剖面图；及
图11A至11B是根据本发明的另一典型多晶硅薄膜晶体管的剖面图。
具体实施方式
将具体参照附图中的例子对本发明的优选实施例进行说明。
图3A至3D是根据本发明典型的多晶硅薄膜晶体管的剖面图。在图3A中，在基板100上形成缓冲层102。缓冲层102可以是硅绝缘材料，例如氮化硅(SiNX)或氧化硅(SiO2)。而且可以在缓冲层102上形成多晶硅层，且多晶硅层随后被构图以形成岛状多晶硅有源层104。例如，可以通过在非晶硅层上应用脱氢方法，并接着通过激光晶化方法把非晶硅层转化为多晶硅层来形成多晶硅有源层104。而且，缓冲层102可以用于阻止当向基板100加热时碱性材料从基板100到多晶硅有源层104的扩散。
在图3B中，在缓冲层102的整个表面上形成栅绝缘层106以覆盖有源层104。栅绝缘层106可以是无机材料，例如氮化硅(SiNX)或氧化硅(SiO2)。此外，在部分有源层104上的栅绝缘层106上形成具有第一和第二栅极108a和108b的双重栅极。第一和第二栅极108a和108b之间的距离可以在从大约0.5到5微米的范围内。此外，可以把第一和第二栅极108a和108b设计成在TFT完成时从选通线(gate line)接收相同的电压。而且，可以在基板100上实施n-离子掺杂，使得低浓度n型掺杂剂(例如磷离子)注入到有源层104未被第一和第二栅极108a和108b叠盖的暴露部分。例如，双重栅极108可以用作掩模，使得可以用n-离子掺杂有源层104的不由第一和第二栅极108a和108b叠盖的部分。由此，设置在第一和第二栅极108a和108b之间并由n-离子掺杂的部分有源层104可以变成第一有源区C1，有源层104的也由n-离子掺杂的其余部分变成了第二有源区C2。
在图3C中，可以直接在有源层104的第一有源区C1上形成光刻胶图形110。具体地说，可以在第一和第二栅极108a和108b之间的部分栅绝缘层106上和部分第一和第二栅极108a和108b上形成光刻胶图形110。此外，光刻胶图形110可以填充第一和第二栅极108a和108b之间的空间且不必覆盖第一和第二栅极108a和108b的整个表面。
另外，可以在基板100上实施n+离子掺杂，使得高浓度n型掺杂剂(例如高浓度磷离子)可以被注入到有源层104的暴露部分。因此，第一有源区C1可以仍保留作为轻掺杂区(LDR)，第二有源区C2可以被转化为重掺杂区(HDR)，由此在基板100中形成源区和漏区。由此，有源层104可以包括在第一和第二栅极108a和108b之间的LDR和在双重栅极108的两外围侧上HDR。
而且，与第一和第二栅极108a和108b对应的部分有源层104可以是具有沟道长度L的有源沟道。此外，与每一栅极108a或108b对应的有源沟道可以具有沟道长度L/2。因此，如果光刻胶图形110叠盖每一栅极108a或108b的一半，那么光刻胶图形110具有四分之一沟道长度L/4的工艺余量。由此，即使在制造过程中产生误差，例如光刻胶图形110未对准，有源区C1也可以由光刻胶图形110遮盖以避免形成任何局部的或不均匀的重掺杂区。而且，因为有源区C1可以与源区和漏区C2隔离，因此改善了TFT的工作特性并获得了TFT的最佳工作状态。
在图3D中，可以除去光刻胶图形110(在图3C中)，并且可以在栅绝缘层106的整个表面上形成层间绝缘层112以覆盖双重栅极108。接着，可以部分地蚀刻层间绝缘层112和栅绝缘层106以形成源接触孔113a和漏接触孔113b。而且，当形成源接触孔113a和漏接触孔113b时，可以同时形成栅接触孔125(图4中)。源接触孔113a和漏接触孔113b可以分别暴露部分源区和漏区C2，栅接触孔可以暴露部分第一和第二栅极108a和108b。
此外，在层间绝缘层112上可以形成源极和漏极114和116。源极和漏极114和116可以通过源和漏接触孔113a和113b分别接触源区和漏区C2。而且，当形成源极和漏极114和116时，在层间绝缘层112上源极和漏极114和116之间也可以形成第三栅极118。采用与源极和漏极114和116相同的材料，可以在有源层104之上附加地形成第三栅极118。尤其是第三栅极118可以直接设置在第一有源区C1上方并且在第一和第二栅极108a和108b之上。由此，在TFT完成时，当第三栅极118导通时，第三栅极118使第一有源区C1的电阻最小化，由此改善了TFT的导通电流。
图4是根据本发明的具有典型的多晶硅薄膜晶体管的阵列基板的像素平面图，图5是从图4的V-V’截取的剖面图。在图4中，可以沿横向设置选通线121并沿纵向设置数据线115。数据线115可以垂直交叉选通线121，由此限定像素区P。在选通线和数据线121和115的交叉处可以设置多晶硅薄膜晶体管T。在像素区P中，可以形成像素电极124，通过接触孔122接触poly-Si TFT T。
此外，poly-Si TFT T可以包括从选通线121延伸的第一和第二栅极108a和108b，和从数据线115延伸的源极114。第一和第二栅极108a和108b可以形成U形，使得第一分支形成第一栅极108a且第二分支形成第二栅极108b。而且，poly-Si TFT T可以包括接触选通线121的第三栅极118。由此，第一、第二和第三栅极108a、108b和118可以通过栅接触孔125接收来自选通线121的相同选通信号。
在图5中，可以在基板100的整个表面上形成钝化层120。此后，部分地蚀刻钝化层120以形成暴露部分漏极116的接触孔122。接着，可以在钝化层120上形成透明的导电材料，并构图透明导电材料以在像素区P(图4中)中形成像素电极124。像素电极124可以通过接触孔122接触漏极116，使得像素电极124与poly-Si TFT T电连通。
图6和7是根据本发明的典型多晶硅薄膜晶体管的电路图。在图6中，poly-Si TFT可以具有彼此电连接的第一、第二和第三栅极108a、108b和118，可以向第一、第二和第三栅极108a、108b和118同时施加相同的信号电压。在图7中，poly-Si TFT可以另选地具有独立形成的第三栅极118以从选通线单独地接收信号电压。可以向第一和第二栅极108a和108b施加相同或不同的信号电压。
图8A和8B是根据本发明的另一典型多晶硅薄膜晶体管的剖面图。在图8A中，可以在基板100上形成缓冲层102，且可以在缓冲层102上形成岛状有源层104。在缓冲层102上还可以形成栅绝缘层106以覆盖有源层104。另外，可以在栅绝缘层106上、在部分有源层104的正上方形成第一和第二栅极108a和108b，并且可以在第一和第二栅极108a和108b之间的部分栅绝缘层106上形成光刻胶图形110。而且，光刻胶图形110可以叠盖部分第一和第二栅极108a和108b。此后，在基板100上实施n+离子掺杂，使得由n+离子掺杂未被第一和第二栅极108a和108b和光刻胶图形110遮盖的部分有源层104。由此，在第一和第二栅极108a和108b之间的第一有源区D1可以仍保留作为未掺杂区，并且沿有源层104的外围部分的第二区D2可以变成重掺杂区(HDR)。
在图8B中，可以除去光刻胶图形110(图8A中)，接着可以把n-离子注入到基板100的整个表面。由此有源层104的第一有源区D1可以变成轻掺杂区(LDR)，第二有源区D2可以仍保留作为重掺杂区(HDR)。接着，例如基板100可以经受如图3D所示的处理。因为在低浓度离子掺杂工艺之前实施高浓度离子掺杂工艺，所以可以首先形成源区和漏区(即第二有源区D2)，接着在第一和第二栅极108a和108b之间可以形成轻掺杂第一有源区D1。
图9A至9D是根据本发明另一典型的多晶硅薄膜晶体管的剖面图。在图9A中，可以在基板200上形成缓冲层202。缓冲层202可以包括硅绝缘材料，例如氮化硅(SiNX)或氧化硅(SiO2)。接着可以在缓冲层202上形成多晶硅层，且多晶硅层被构图以形成岛状多晶硅有源层204。例如，可以通过在非晶硅层上应用脱氢方法，并接着通过激光晶化方法把非晶硅层转化为多晶硅层来形成多晶硅有源层204。此外，缓冲层202可以用于阻止当向基板200加热时碱性材料从基板200到多晶硅有源层204的扩散。
在图9B中，可以在缓冲层202的整个表面上形成栅绝缘层206以覆盖有源层204。栅绝缘层206可以是无机材料，例如氮化硅(SiNX)或氧化硅(SiO2)。接着，可以在有源层204正上方的栅绝缘层206上形成第一和第二栅极208a和208b。第一和第二栅极208a和208b之间的距离可以在从大约0.5到5微米的范围内。此外，第一和第二栅极208a和208b可以接收来自选通线的相同的电压。此外，可以在基板200的整个表面上实施n-离子掺杂，使得低浓度n型离子(例如磷离子)注入到有源层204的未被第一和第二栅极208a和208b叠盖的暴露部分。尤其是，因为第一和第二栅极208a和208b可以用作掩模，可以用低浓度n型离子掺杂有源层204的不被第一和第二栅极208a和208b叠盖的部分。另外，设置在第一和第二栅极208a和208b之间并由n-离子掺杂的部分有源层204可以变成第一有源区E1，也由n-离子掺杂的有源层204的外围部分变成了第二有源区E2。
在图9C中，可以在有源层204正上方的栅绝缘层206上形成光刻胶图形210。尤其是，光刻胶图形210可以完全覆盖第一和第二栅极208a和208b，使得光刻胶图形210可以正好形成在整个第一有源区E1和部分第二有源区E2之上。此外，光刻胶图形210可以填充第一和第二栅极208a和208b之间的空间，且可以形成在邻近第一和第二栅极208a和208b的栅绝缘层的横向部分上。在形成光刻胶图形210之后，n+离子(即高浓度n型杂质)可以被注入到基板200的整个表面。因此第二有源区E2可以被分成第三和第四有源区E3和E4。可以由光刻胶图形210叠盖第三有源区E3，其中不注入n+离子。可以由光刻胶图形210叠盖第四有源区E4，其中注入n+离子。例如，由光刻胶图形210遮盖的第一和第三有源区E1和E3可以变成轻掺杂区(LDR)，未被光刻胶图形210遮盖的第四有源区E4可以变成重掺杂区(HDR)，由此形成源区和漏区。因此，有源层204可以包括在第一和第二栅极208a和208b之间且在双重栅极208周围的LDR，还可以包括在LDR外围部分周围的HDR。
在图9D中，可以除去光刻胶图形210(在图9C中)，并且可以在栅绝缘层206的整个表面上形成层间绝缘层212以覆盖双重栅极208。接着，可以部分地蚀刻层间绝缘层212和栅绝缘层206以形成源接触孔214和漏接触孔216。此外，当形成源和漏接触孔214和216时可以同时形成栅接触孔(图4中的125)，栅接触孔穿透层间绝缘层212至双重栅极208。源接触孔214和漏接触孔216可以暴露重掺杂的源区和漏区E4，栅接触孔(图4中的125)可以暴露部分第一和第二栅极208a和208b。
此外，可以在层间绝缘层212上形成源极和漏极218和220。源极和漏极218和220可以通过源和漏接触孔214和216接触源区和漏区E4。而且，当形成源极和漏极218和220时，在层间绝缘层212上源极和漏极218和220之间也可以形成第三栅极222。采用与源极和漏极218和220相同的材料，可以在有源层204之上附加地形成第三栅极222。尤其是，第三栅极222可以设置在第一和第三有源区E1和E3正上方和双重栅极208之上。由此，当第三栅极222导通时，第三栅极222使第一和第三有源区E1和E3的电阻最小化，由此改善了ploy-Si TFT的导通电流。
图10是实现图9A至9D的典型多晶硅薄膜晶体管的阵列基板的剖面图。在图10中，可以在基板200上形成钝化层224以覆盖和保护ploy-SiTFT。此外，可以部分地蚀刻钝化层224以形成暴露部分漏极220的接触孔226。接着，可以在钝化层224上淀积透明的导电材料，并接着构图透明导电材料以形成像素电极228。像素电极228可以通过穿透钝化层224的接触孔226接触漏极220。
图11A和11B是根据本发明另一典型的多晶硅薄膜晶体管的剖面图。在图11A中，可以在基板200上形成缓冲层202，并在缓冲层202上形成岛状有源层204。可以在缓冲层202上形成栅绝缘层206以覆盖有源层204，并且在有源层204上方的栅绝缘层206上形成第一和第二栅极208a和208b。此外，可以在有源层204正上方的部分栅绝缘层206上形成光刻胶图形210以完全覆盖第一和第二栅极208a和208b。尤其是，光刻胶图形210可以形成在第一有源区F1正上方(填满第一和第二栅极208a和208b之间的空间)和第二有源区F2正上方。
而且，可以在基板200的整个表面实施n+离子掺杂。因此，由n+离子掺杂没有被第一和第二栅极208a和208b和光刻胶图形210遮盖的部分有源层204，由此限定第三有源区F3。由光刻胶210遮盖的在第一和第二栅极208a和208b之间的第一有源区F1和第二有源区F2可以仍是未掺杂区。而且，没有被光刻胶图形210遮盖的且由n+离子掺杂的第三有源区F3可以变成重掺杂区(HDR)。
在图11B中，可以除去光刻胶图形210(在图11A中)，n-离子被注入到基板200的整个表面。因此有源层204的第一和第二有源区F1和F2可以变成轻掺杂区(LDR)，第三有源区F3可以仍保留作为重掺杂区(HDR)，使得第三有源区F3可以变成源区和漏区。由此可以首先形成源区和漏区(即重掺杂第三有源区F3)，接着可以在第一和第二栅极208a和208b之间和邻接第一和第二栅极208a和208b形成轻掺杂第一和第二有源区F1和F2。
虽然本发明的说明书公开了n型离子，但可利用p型离子代替n型离子。
不脱离本发明的精神和范围对本发明的多晶硅薄膜晶体管及其制造方法作出修改和变化对本领域技术人员来说是显而易见的。因此，本发明覆盖在所附权利要求和其等效的范围内的各种修改和变化。

Claims (71)

1.一种薄膜晶体管器件，包括：
基板；
在基板上的缓冲层；
在缓冲层上的岛状有源层，岛状有源层由多晶硅构成并包括第一未掺杂区、第二轻掺杂区和第三重掺杂区；
在缓冲层上并覆盖岛状有源层的栅绝缘层；
在栅绝缘层上并包括对应于第一未掺杂区的第一和第二栅极的双重栅极；
在栅绝缘层上形成并覆盖双重栅极的层间绝缘层；
穿透层间绝缘层和栅绝缘层以暴露第三重掺杂区的源和漏接触孔；
穿透层间绝缘层以暴露部分双重栅极的栅接触孔；
在层间绝缘层上形成并通过源和漏接触孔接触第三重掺杂区的源极和漏极，
其中第二掺杂区位于第一和第二栅极之间的空间之下。
2.根据权利要求1的器件，还包括在层间绝缘层上形成并通过栅接触孔接触双重栅极的暴露部分的第三栅极。
3.根据权利要求1的器件，其中第二轻掺杂区包括n型和p型杂质之一。
4.根据权利要求3的器件，其中第二轻掺杂区是单一区，其中仅掺杂低浓度n型和p型离子之一。
5.根据权利要求1的器件，其中第三重掺杂区包括n型和p型杂质之一。
6.根据权利要求5的器件，其中第三重掺杂区是单一区，其中仅掺杂高浓度n型和p型离子之一。
7.根据权利要求1的器件，其中第一未掺杂区包括沟道区。
8.根据权利要求2的器件，其中第三栅极叠盖第二轻掺杂区。
9.根据权利要求8的器件，其中第三栅极包括与源极和漏极相同的材料。
10.根据权利要求8的器件，其中第一、第二和第三栅极与公共选通线电连接并接收来自公共选通线的同一信号电压。
11.根据权利要求8的器件，其中岛状有源层还包括在第一未掺杂区和第三重掺杂区之间的附加轻掺杂区。
12.根据权利要求11的器件，其中第三栅极叠盖第二轻掺杂区和附加轻掺杂区。
13.根据权利要求1的器件，其中双重栅极具有U形，该U形具有包括第一栅极的第一分支和包括第二栅极的第二分支。
14.根据权利要求13的器件，其中第一栅极和第二栅极之间的距离在大约0.5至5微米的范围内。
15.根据权利要求1的器件，其中用磷离子同时掺杂第二轻掺杂区和第三重掺杂区。
16.根据权利要求1的器件，其中用磷离子单独地掺杂第二轻掺杂区和第三重掺杂区。
17.根据权利要求1的器件，其中缓冲层、栅绝缘层和层间绝缘层包括硅基绝缘材料。
18.根据权利要求17的器件，其中硅基绝缘材料包括氧化硅和氮化硅之一。
19.一种薄膜晶体管器件的制造方法，包括以下步骤：
在基板上形成缓冲层；
在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；
在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；
在栅绝缘层上形成双重栅极以对应于岛状多晶硅有源层的第一区，双重栅极包括第一栅极和第二栅极；
把低浓度n型和p型离子之一注入到基板的整个表面，在设置在第一和第二栅极之间的第二区中形成轻掺杂区；
形成完全覆盖第一和第二栅极之间的部分栅绝缘层的光刻胶图形；
把高浓度n型和p型离子之一注入到基板的整个表面，在多晶硅有源层的第三区中形成重掺杂区；
从栅绝缘层和第一和第二栅极除去光刻胶图形；
在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；
通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；
形成源和漏接触孔以穿透层间绝缘层和栅绝缘层，暴露岛状多晶硅有源层的第三区；和
在层间绝缘层上形成源极和漏极和第三栅极，
其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
20.根据权利要求19的方法，其中光刻胶图形部分地叠盖部分第一和第二栅极。
21.根据权利要求19的方法，其中光刻胶图形具有T形。
22.根据权利要求19的方法，其中第二区是单一区，其中仅掺杂低浓度的n型和p型离子之一。
23.根据权利要求19的方法，其中第三区是单一区，其中仅掺杂高浓度的n型和p型离子之一。
24.根据权利要求19的方法，其中低浓度和高浓度n型离子包括磷离子。
25.根据权利要求24的方法，其中第三栅极叠盖轻掺杂区。
26.根据权利要求19的方法，其中与双重栅极对应的第一区形成沟道区。
27.根据权利要求19的方法，其中第三栅极包括与源极和漏极相同的材料。
28.根据权利要求19的方法，其中第一、第二和第三栅极与公共选通线电连接并接收来自公共选通线的同一信号电压。
29.根据权利要求19的方法，其中双重栅极具有U形，该U形具有包括第一栅极的第一分支和包括第二栅极的第二分支。
30.根据权利要求19的方法，其中第一栅极和第二栅极之间的距离在大约0.5至5微米的范围内。
31.根据权利要求19的方法，其中缓冲层、栅绝缘层和层间绝缘层包括硅基绝缘材料。
32.根据权利要求31的方法，其中硅基绝缘材料包括氧化硅和氮化硅之一。
33.一种薄膜晶体管器件的制造方法，包括以下步骤：
在基板上形成缓冲层；
在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；
在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；
在栅绝缘层上形成双重栅极以对应于岛状多晶硅有源层的第一区，双重栅极包括第一栅极和第二栅极；
形成完全覆盖第一和第二栅极之间的部分栅绝缘层的光刻胶图形；
把高浓度n型和p型离子之一注入到基板的整个表面，在多晶硅有源层的第三区中形成重掺杂区；
从栅绝缘层和第一和第二栅极除去光刻胶图形；
把低浓度n型和p型离子之一注入到基板的整个表面，在设置在第一和第二栅极之间的第二区中形成轻掺杂区；
在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；
通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；
形成源和漏接触孔以穿透层间绝缘层和栅绝缘层，暴露岛状多晶硅有源层的第三区；和
在层间绝缘层上形成源极和漏极和第三栅极，
其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
34.根据权利要求33的方法，其中第三区是单一区，其中仅掺杂高浓度的n型和p型离子之一。
35.根据权利要求33的方法，其中第二区是单一区，其中仅掺杂低浓度的n型和p型离子之一。
36.根据权利要求33的方法，其中低浓度和高浓度n型离子包括磷离子。
37.根据权利要求36的方法，其中第三栅极叠盖轻掺杂区。
38.根据权利要求33的方法，其中与双重栅极对应的第一区形成沟道区。
39.根据权利要求33的方法，其中第三栅极包括与源极和漏极相同的材料。
40.根据权利要求33的方法，其中第一、第二和第三栅极与公共选通线电连接并接收来自公共选通线的同一信号电压。
41.根据权利要求33的方法，其中双重栅极具有U形，该U形具有包括第一栅极的第一分支和包括第二栅极的第二分支。
42.根据权利要求33的方法，其中第一栅极和第二栅极之间的距离在大约0.5至5微米的范围内。
43.根据权利要求33的方法，其中缓冲层、栅绝缘层和层间绝缘层包括硅基绝缘材料。
44.根据权利要求43的方法，其中硅基绝缘材料包括氧化硅和氮化硅之一。
45.根据权利要求33的方法，其中光刻胶图形部分地叠盖部分第一和第二栅极。
46.根据权利要求33的方法，其中光刻胶图形具有T形。
47.一种薄膜晶体管器件的制造方法，包括以下步骤：
在基板上形成缓冲层；
在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；
在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；
在栅绝缘层上形成双重栅极以对应于第一区，双重栅极包括第一栅极和第二栅极；
把低浓度n型和p型离子之一注入到基板的整个表面，在第二区和第三区中形成轻掺杂区，其中第二区设置在第一和第二栅极之间，第三区沿着未被第一和第二栅极遮盖的多晶硅有源层的外围部分；
在第一和第二栅极之间的部分栅绝缘层上形成光刻胶图形以完全覆盖第一和第二栅极，填充在第一和第二栅极之间的空间，并部分地叠盖第三区；
把高浓度n型和p型离子之一注入到基板的整个表面，在未被光刻胶图形叠盖的部分第三区中形成重掺杂区；
从栅绝缘层和第一和第二栅极除去光刻胶图形；
在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；
通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；
形成源和漏接触孔来穿透层间绝缘层和栅绝缘层以暴露第三区；和
在层间绝缘层上形成源极和漏极和第三栅极，
其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
48.根据权利要求47的方法，其中低浓度和高浓度n型离子包括磷离子。
49.根据权利要求48的方法，其中第三栅极叠盖轻掺杂区。
50.根据权利要求47的方法，其中与双重栅极对应的第一区形成沟道区。
51.根据权利要求47的方法，其中第三栅极包括与源极和漏极相同的材料。
52.根据权利要求47的方法，其中第一、第二和第三栅极与公共选通线电连接并接收来自公共选通线的同一信号电压。
53.根据权利要求47的方法，其中双重栅极具有U形，该U形具有包括第一栅极的第一分支和包括第二栅极的第二分支。
54.根据权利要求47的方法，其中第一栅极和第二栅极之间的距离在大约0.5至5微米的范围内。
55.根据权利要求47的方法，其中缓冲层、栅绝缘层和层间绝缘层包括硅基绝缘材料。
56.根据权利要求55的方法，其中硅基绝缘材料包括氧化硅和氮化硅之一。
57.一种薄膜晶体管器件的制造方法，包括以下步骤：
在基板上形成缓冲层；
在缓冲层上形成岛状多晶硅有源层，包括第一、第二和第三区；
在缓冲层上形成栅绝缘层以覆盖岛状多晶硅有源层；
在栅绝缘层上形成双重栅极以对应于第一区，双重栅极包括第一栅极和第二栅极；
在第一和第二栅极之间的部分栅绝缘层上形成光刻胶图形以完全覆盖第一和第二栅极，填充在第一和第二栅极之间的空间，并部分地叠盖第三区；
把高浓度n型和p型离子之一注入到基板的整个表面，在未被光刻胶图形叠盖的部分第三区中形成重掺杂区；
从栅绝缘层和第一和第二栅极除去光刻胶图形；
把低浓度n型和p型离子之一注入到基板的整个表面，在第二区和第三区中形成轻掺杂区，其中第二区设置在第一和第二栅极之间，第三区沿着未被第一和第二栅极遮盖的多晶硅有源层的外围部分；
在栅绝缘层上形成层间绝缘层以覆盖第一和第二栅极；
通过部分地蚀刻层间绝缘层来形成栅接触孔以暴露部分双重栅极；
形成源和漏接触孔来穿透层间绝缘层和栅绝缘层以暴露第三区；和
在层间绝缘层上形成源极和漏极和第三栅极，
其中源极和漏极通过源和漏接触孔接触多晶硅有源层的第三区，并且第三栅极通过栅接触孔接触双重栅极的暴露部分。
58.根据权利要求57的方法，其中低浓度和高浓度n型离子包括磷离子。
59.根据权利要求58的方法，其中第三栅极叠盖轻掺杂区。
60.根据权利要求57的方法，其中与双重栅极对应的第一区形成沟道区。
61.根据权利要求57的方法，其中第三栅极包括与源极和漏极相同的材料。
62.根据权利要求57的方法，其中第一、第二和第三栅极与公共选通线电连接并接收来自公共选通线的同一信号电压。
63.根据权利要求57的方法，其中双重栅极具有U形，该U形具有包括第一栅极的第一分支和包括第二栅极的第二分支。
64.根据权利要求57的方法，其中第一栅极和第二栅极之间的距离在大约0.5至5微米的范围内。
65.根据权利要求57的方法，其中缓冲层、栅绝缘层和层间绝缘层包括硅基绝缘材料。
66.根据权利要求65的方法，其中硅基绝缘材料包括氧化硅和氮化硅之一。
67.一种薄膜晶体管器件，包括：
包括第一和第二重掺杂区、第三轻掺杂区和第四和第五未掺杂本征区的半导体层；
覆盖半导体层的栅绝缘层；
在栅绝缘层上和半导体层上方的第一和第二栅极；
在栅绝缘层上形成并覆盖第一和第二栅极的层间绝缘层，其中层间绝缘层和栅绝缘层具有从其穿透以暴露第一和第二重掺杂区的接触孔；和
在层间绝缘层上并分别通过接触孔接触第一和第二重掺杂区的源极和漏极，
其中第四和第五未掺杂本征区的位置与第一和第二栅极对应，且在第四和第五未掺杂本征区之间设置第三轻掺杂区。
68.根据权利要求67的器件，其中第三轻掺杂区是单一区，其中仅掺杂低浓度n型和p型离子之一。
69.根据权利要求67的器件，其中第一和第二重掺杂区是单一区，其中仅掺杂高浓度的n型和p型离子之一。
70.一种薄膜晶体管器件，包括：
包括第一和第二重掺杂区，第三、第四和第五轻掺杂区和第六和第七未掺杂本征区的半导体层；
覆盖半导体层的栅绝缘层；
在栅绝缘层上和半导体层上方的第一和第二栅极；
在栅绝缘层上形成并覆盖第一和第二栅极的层间绝缘层，其中层间绝缘层和栅绝缘层具有从其穿透以暴露第一和第二重掺杂区的接触孔；和在层间绝缘层上并分别通过接触孔接触第一和第二重掺杂区的源极和漏极，
其中在第六和第七未掺杂本征区之间设置第三轻掺杂区，在第六未掺杂本征区和第一重掺杂区之间和在第七未掺杂本征区和第二重掺杂区之间分别设置第四和第五轻掺杂区。
71.根据权利要求70的器件，还包括位于第三、第四和第五轻掺杂区和第六和第七未掺杂本征区之上的第三栅极。
CNB031098959A 2002-04-15 2003-04-15 多晶硅薄膜晶体管及其制造方法 Expired - Fee Related CN100511711C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR0020467/2002 2002-04-15
KR10-2002-0020467A KR100485531B1 (ko) 2002-04-15 2002-04-15 다결정 실리콘 박막트랜지스터와 그 제조방법

Publications (2)

Publication Number Publication Date
CN1452250A CN1452250A (zh) 2003-10-29
CN100511711C true CN100511711C (zh) 2009-07-08

Family

ID=28786952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031098959A Expired - Fee Related CN100511711C (zh) 2002-04-15 2003-04-15 多晶硅薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (2) US7002178B2 (zh)
KR (1) KR100485531B1 (zh)
CN (1) CN100511711C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017054258A1 (zh) * 2015-09-30 2017-04-06 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
CN100392868C (zh) * 2003-10-17 2008-06-04 统宝光电股份有限公司 薄膜晶体管结构
CN100397656C (zh) * 2003-12-03 2008-06-25 统宝光电股份有限公司 多栅极结构的薄膜晶体管及其制作方法
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
CN100391009C (zh) * 2004-07-16 2008-05-28 友达光电股份有限公司 低温多晶硅薄膜晶体管及其沟道层的制造方法
KR101036716B1 (ko) * 2004-07-27 2011-05-24 엘지디스플레이 주식회사 Ｃｍｏｓ 박막트랜지스터 및 그 제조방법
KR101136296B1 (ko) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
CN100446274C (zh) * 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
TWI268617B (en) * 2005-08-26 2006-12-11 Chunghwa Picture Tubes Ltd Thin film transistor
CN100403498C (zh) * 2005-08-29 2008-07-16 友达光电股份有限公司 薄膜晶体管及其制造方法
US20070051956A1 (en) * 2005-08-31 2007-03-08 Chih-Jen Shih Thin film transistor
KR101198127B1 (ko) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101240648B1 (ko) 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007287945A (ja) 2006-04-18 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
US8435842B2 (en) * 2008-08-04 2013-05-07 Panasonic Corporation Method for manufacturing flexible semiconductor device
US9196624B2 (en) * 2012-07-10 2015-11-24 Cypress Semiconductor Corporation Leakage reducing writeline charge protection circuit
US9105728B2 (en) * 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor
KR101975000B1 (ko) 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9214568B2 (en) * 2012-12-12 2015-12-15 The Hong Kong University Of Science And Technology Thin film transistor with two-dimensional doping array
KR102035302B1 (ko) 2013-04-25 2019-10-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN104241395B (zh) * 2014-09-10 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
KR102411327B1 (ko) * 2015-01-02 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104681628A (zh) 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
KR102456077B1 (ko) 2015-06-22 2022-10-19 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
KR102478470B1 (ko) * 2015-06-25 2022-12-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 유기 발광 표시 장치
KR102442615B1 (ko) * 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
DE112015006963T5 (de) * 2015-09-25 2018-06-21 Intel Corporation Isolationsstrukturen für ein element einer integrierten schaltung und verfahren für dessen herstellung
KR102518726B1 (ko) * 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105185840A (zh) * 2015-10-28 2015-12-23 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及其制成方法
KR102496918B1 (ko) * 2015-11-27 2023-02-08 삼성디스플레이 주식회사 표시 장치
CN106920850B (zh) * 2015-12-25 2019-11-22 上海和辉光电有限公司 一种非对称薄膜晶体管结构及其制备方法
CN105789326B (zh) 2016-05-13 2019-07-12 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板以及显示装置及其制造方法
CN109273404B (zh) * 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN108538861B (zh) 2018-05-04 2021-03-16 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN109920856B (zh) 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN110649101B (zh) * 2019-10-18 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20220025987A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
CN111916492B (zh) * 2020-08-31 2021-12-24 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板
KR20220036132A (ko) 2020-09-15 2022-03-22 삼성전자주식회사 게이트 전극을 가지는 반도체 소자 및 이를 포함하는 전자 시스템
CN112951924B (zh) * 2021-02-02 2022-07-12 Tcl华星光电技术有限公司 Tft器件及其制备方法
KR20220117971A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치
KR20230001075A (ko) 2021-06-25 2023-01-04 삼성디스플레이 주식회사 화소 및 유기 발광 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121439A (ja) * 1991-10-25 1993-05-18 Sharp Corp 薄膜トランジスタの製造方法
KR0146202B1 (ko) * 1995-06-12 1998-11-02 김광호 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법
KR100198679B1 (ko) 1996-07-31 1999-06-15 구본준 폴리머 제거 방법
JP3274081B2 (ja) * 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3522216B2 (ja) * 2000-12-19 2004-04-26 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017054258A1 (zh) * 2015-09-30 2017-04-06 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置

Also Published As

Publication number Publication date
KR100485531B1 (ko) 2005-04-27
US7118944B2 (en) 2006-10-10
US20060030089A1 (en) 2006-02-09
CN1452250A (zh) 2003-10-29
US20030194839A1 (en) 2003-10-16
US7002178B2 (en) 2006-02-21
KR20030081992A (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
CN100511711C (zh) 多晶硅薄膜晶体管及其制造方法
US6713825B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
US20020030228A1 (en) Thin film transistor and fabrication method thereof
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
CN100481491C (zh) 薄膜晶体管及其制造方法
US6549252B1 (en) Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same
KR100328126B1 (ko) 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
US20050101067A1 (en) Method of fabricating CMOS thin film transistor
US20220406945A1 (en) Thin film transistor, display substrate and display device
KR20020031835A (ko) 다결정 박막 트랜지스터의 제조 방법
CN107357104B (zh) Ltps阵列基板及液晶显示面板
KR100870017B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100540130B1 (ko) 박막트랜지스터 제조방법
KR100310707B1 (ko) 박막 트랜지스터 액정표시장치 및 그의 제조방법
CN104992926A (zh) Ltps阵列基板及其制造方法
KR100370451B1 (ko) 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법
KR100304551B1 (ko) 박막트랜지스터제조방법
KR100973800B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법
KR100540129B1 (ko) 박막트랜지스터 제조방법
KR101041265B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR101018271B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100222898B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH08250737A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20200415