KR100973800B1

KR100973800B1 - 박막 트랜지스터 기판의 제조 방법

Info

Publication number: KR100973800B1
Application number: KR1020030013047A
Authority: KR
Inventors: 이청
Original assignee: 삼성전자주식회사
Priority date: 2003-03-03
Filing date: 2003-03-03
Publication date: 2010-08-03
Also published as: KR20040078229A

Abstract

절연 기판 위에 차단층을 형성하는 단계; 차단층 위에 다결정 규소를 증착하여 다결정 규소층을 형성하는 단계; 다결정 규소층 위에 보호 산화막을 형성하는 단계; 보호 산화막 및 다결정 규소층을 패터닝하여 다결정 규소 패턴을 형성하는 단계; 다결정 규소 패턴 위에 게이트 절연막을 형성하는 단계; 게이트 절연막 위에 게이트 전극 및 유지 전극 배선을 형성하고, 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 형성하는 단계; 게이트 전극 및 유지 전극 배선 위에 층간 절연막을 형성하는 단계; 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계; 층간 절연막 위에 제1 접촉구를 통하여 소스 영역과 연결되는 소스 전극과 제2 접촉구를 통하여 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.

다결정 규소, 고온 증착, LDD

Description

박막 트랜지스터 기판의 제조 방법{Manufacturing method of Thin film transistor array panel}

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고,

도 2는 도 1의 절단선 Ⅱ-Ⅱ' 선에 대한 단면도이고,

도 3a는 절연 기판에 차단층, 다결정 규소층 및 보호 산화막을 연속하여 증착하는 것을 도시한 단면도이고,

도 3b는 도 3a의 다음 단계로서, 다결정 규소층 및 보호 산화막을 패터닝하는 단계를 도시한 단면도이고,

도 3c는 도 3b의 다음 단계로서, 게이트 절연막을 형성하는 단계를 도시한 단면도이고,

도 3d는 도 3c의 다음 단계로서, 게이트 도전층 및 크롬층 패턴을 형성하는 단계를 도시한 단면도이고,

도 3e는 도 3d의 다음 단계로서, 크롬층 패턴의 폭보다 좁은 게이트 전극을 형성하고 채널 영역을 형성하는 단계를 도시한 단면도이고,

도 3f는 도 3e의 다음 단계로서, 저농도 도핑영역을 형성하는 단계를 도시한 단면도이고,

도 3g는 도 3f의 다음 단계로서, 제1 층간 절연막을 형성하는 단계를 도시한 단면도이고,

도 3h는 도 3g의 다음 단계로서, 데이터 배선을 형성하는 단계를 도시한 단면도이고,

도 3i는 도 3h의 다음 단계로서, 제2 층간 절연막을 형성하는 단계를 도시한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

121 ; 게이트선 123 ; 게이트 전극

140 ; 게이트 절연막 150 ; 다결정 규소층

152 ; 저농도 도핑 영역 153 ; 소스 영역

154 ; 채널 영역 155 ; 드레인 영역

601 ; 제1 층간 절연막 602 ; 제2 층간 절연막

533 ; 보호 산화막

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 특히 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.

박막 트랜지스터 기판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과, 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연막 등으로 이루어져 있다.

박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 층간 절연막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.

이러한 박막 트랜지스터는 비정질 규소층 또는 다결정 규소층을 반도체층으로 가지며, 게이트 전극과 반도체층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 기판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다. 탑 게이트 방식에서는 다결정 규소층이 절연 기판 위에 형성되고, 다결정 규소층 위에 게이트 절연막이 형성되며, 게이트 절연막 위에 게이트 배선 및 유지 전극선이 형성된다.

일반적으로 반도체층에는 비정질 규소(Amorphous Silicon, a-Si)나 다결정 규소(Polycrystalline Silicon, poly-Si)가 사용된다. 비정질 규소는 규칙성이 없 어 전기적 특성이 비교적 낮은 반면에 다결정 규소는 완전히 정렬된 원자구조를 가지고 있어 전하이동도가 비정질 규소보다 100배 이상 빠른 장점을 갖고 있다.

그러나 이러한 다결정 규소를 형성하기 위해 비정질 규소층을 형성한 후 레이저빔으로 라인을 따라 다결정 규소층으로 형성하는 엑시머 레이저(Excimer Laser Annealing ; ELA)법은 비용이 많이 들고, 계면 관리에 많은 노력이 든다는 단점이 있다.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 다결정 규소층의 표면 특성을 일정하게 유지 할 수 있는 박막 트랜지스터의 제조 방법을 제공하는 데 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 기판의 제조방법은, 절연 기판 위에 차단층을 형성하는 단계; 상기 차단층 위에 다결정 규소를 증착하여 다결정 규소층을 형성하는 단계; 상기 다결정 규소층 위에 보호 산화막을 형성하는 단계; 상기 보호 산화막 및 다결정 규소층을 패터닝하여 다결정 규소 패턴을 형성하는 단계; 상기 다결정 규소 패턴 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 게이트 전극 및 유지 전극 배선을 형성하고, 상기 다결정 규소층에 n형 또는 p형 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 형성하는 단계; 상기 게이트 전극 및 유지 전극 배선 위에 층간 절연막을 형성하는 단계; 상기 층간 절연막 및 게이트 절연막에 상기 소스 영역 을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계; 상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 상기 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 것이 바람직하다.

또한, 상기 게이트 전극 및 상기 채널 영역을 형성하는 단계에는 소스 영역 및 채널 영역 사이와 드레인 영역 및 채널 영역사이에 저농도 도핑 영역을 형성하는 단계를 더 포함하는 것이 바람직하다.

또한, 상기 저농도 도핑 영역을 형성하는 단계는 상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계; 상기 게이트 도전층 위에 크롬층 패턴을 형성하는 단계; 상기 크롬층 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 크롬층 패턴의 폭보다 작도록 식각하는 단계; 상기 크롬층 패턴을 마스크로 하여 n형 또는 p형 불순물을 도핑하는 단계; 상기 크롬층 패턴을 제거하는 단계; 상기 크롬층 패턴에 의해 차단되었던 영역에 저농도의 n형 또는 p형 불순물을 도핑하는 단계를 포함하는 것이 바람직하다.

또한, 상기 보호 산화막은 10 내지 1000Å 의 두께로 증착하는 것이 바람직하다.

또한, 상기 다결정 규소를 증착하는 방법은 저압 화학 기상 증착 또는 플라즈마 화학 기상 증착법 중에 어느 하나를 이용하는 것이 바람직하다.

또한, 절연 기판 위에 차단층을 형성하는 단계, 상기 차단층 위에 다결정 규 소를 증착하여 다결정 규소층을 형성하는 단계 및 상기 다결정 규소층 위에 보호 산화막을 형성하는 단계는 연속하여 이루어지는 것이 바람직하다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 절단선 Ⅱ-Ⅱ' 선에 대한 단면도이다.

도 1 및 도 2에 도시된 바와 같이, 투명한 절연 기판(110)의 상면에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스 영역(153), 드레인 영역(155) 및 채널영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다. 다결정 규소층(150)은 차단층(111)의 상부에 직접 다결정 규소를 고온에서 증착하여 형성한다. 이러한 증착 방법에는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition ; LPCVD)법, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)법 등을 사용한다.

다결정 규소층(150)에는 LDD(lightly doped drain) 영역(152)이 형성되어 있다. LDD 영역(152)이란 소스 영역(153)과 채널 영역(154) 사이에 형성되고, 드레인 영역(155)과 채널 영역(154) 사이에 형성된 저농도 도핑 영역을 말한다. LDD 영역(152)은 소스 영역(153)과 채널 영역(154) 또는 드레인 영역(155)과 채널 영역(154)이 명확히 분리되도록 함으로써 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다.

게이트 절연막(140)이 다결정 규소층(150)을 덮으면서 절연 기판(110)의 상면에 형성되어 있다. 이러한 게이트 절연막(140)은 산화막으로 형성되어 있다. 게이트 절연막(140)의 상면에 가로 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 세로 방향으로 연장되어 다결정 규소층(150)과 일부 중첩되어 있으며, 다결정 규소층(150)과 일부 중첩되는 게이트 선(121)이 게이트 전극(123)이 된다.

또한, 유지 전극선(131)이 게이트선(121)과 평행하도록 형성되며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(133)이 된다. 여기서 게이트선(121)의 한 쪽 끝부분(125)은 게이트 구동 회로부(미도시)와의 연결을 위하여 폭이 확장되어 있다.

이하 게이트 선(121, 125), 게이트 전극(123)을 게이트 배선이라 하고 유지 전극(133) 및 유지 전극선(131)을 유지 전극 배선이라 한다.

이러한 게이트 배선(121, 123, 125)은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 이루어져 있다.

게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)이 형성된 게이트 절연막(140) 상에 제1 층간 절연막(601)이 형성되어 있다. 게이트 절연막(140) 및 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출시키는 제1 접촉구(161) 및 제2 접촉구(162)를 포함하고 있다. 제1 층간 절연막(601)은 게이트선(121)의 폭이 확장된 끝부분(125)을 노출시키는 제3 접촉구(163)를 가진 다.

제1 층간 절연막(601)의 상면에는 데이터선(171)이 세로 방향으로 길게 형성되어 게이트선(121)과 수직으로 교차하고 있으며, 데이터선(171)의 소스 전극(173)은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 또한, 드레인 전극(175)은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있다. 게이트선(121)의 끝부분(125)을 노출하는 제3 접촉구(163)에는 접촉 보조 부재(95)가 형성되어 있다.

이하 데이터선(171, 173) 및 드레인 전극(175)을 데이터 배선이라 하고, 이러한 데이터 배선 및 접촉 보조 부재(95)는 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)으로 이루어져 있다.

소스 전극(173) 및 드레인 전극(175)을 포함하여 제1 증간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극을 노출하는 제4 접촉구(164)를 가진다. 제4 접촉구(164)를 통해 드레인 전극(175)은 ITO로 이루어진 화소 전극(190)과 연결되어 있다.

기술된 일 실시예에 따른 박막트랜지스터 기판을 제조하는 방법을 상세히 설명한다.

도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 제조 방법을 설명하기 위한 도면이다.

먼저 도 3a에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단층은 산화 규소(SiO₂) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 이러한 차단층의 형성에는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition ; LPCVD)법, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)법을 사용한다. 여기서 LPCVD법은 그 증착 온도가 550℃이상이며, PECVD법은 SiF4/SiH4/H2 혼합 가스를 사용하여 400℃ 이하에서 증착을 진행한다.

이러한 차단층(111)의 상면에 LPCVD 법이나 PECVD 법을 이용하여 직접 다결정 규소를 증착하여 다결정 규소층(150A)을 형성한다. 그리고, 연속하여 다결정 규소층(150A) 위에 보호 산화막(533A)을 증착한다. 이러한 보호 산화막(533A)은 10Å 내지 1000Å의 두께로 증착되어 다결정 규소층(150A)의 표면을 보호한다.

다음으로, 도 3b에 도시된 바와 같이, 다결정 규소층(150A) 및 보호 산화막(533A)을 사진 식각 방법으로 패터닝하여 다결정 규소층(150) 및 보호 산화막(533)을 패턴화한다.

다음으로, 도 3c에 도시된 바와 같이, 다결정 규소층(150) 및 보호 산화막(533)위에 게이트 절연막(140)을 형성한다. 이러한 게이트 절연막(140)은 PECVD 법이나 LPCVD 법으로 산화규소 등의 절연물질을 500~3000Å의 두께로 증착하여 형성한다. 따라서, 보호 산화막(533)도 게이트 절연막과 합체되어 게이트 절연막(140)으로 작용한다.

다음으로, 도 3d에 도시된 바와 같이, 게이트 절연막(140) 위에 게이트 도전 층(120A)을 형성한다. 이러한 게이트 도전층(120A)은 게이트 절연막(140)의 상면에 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속층을 증착하여 형성한다. 그리고, 게이트 도전층(120A) 위에 크롬층을 증착하고, 크롬층 위에 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 하여 크롬(Cr)층 패턴(58)을 형성한다. 이러한 크롬층 패턴(58)은 후술할 저농도 도핑 영역을 형성하기 위해 게이트선(121)의 끝부분(125) 및 게이트 전극(123)보다 소정 길이 만큼 긴 패턴으로 형성한다.

다음으로, 도 3e에 도시된 바와 같이, 크롬층 패턴(58)을 마스크로 하여 게이트 도전층(120A)을 패터닝하여 게이트 절연막(140) 위에 게이트 전극(123), 게이트선(121, 125)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다. 이 경우 게이트 도전층(120A)의 식각 시간 등을 연장함으로써 게이트 도전층이 더 많이 식각되도록 하여 게이트 전극(123)의 폭이 크롬층 패턴(58)의 폭보다 좁게 한다. 그리고, 크롬층 패턴(58)을 마스크로 하여 다결정 규소층(150)상에 p형 또는 n형 도전형 불순물을 주입하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 불순물이 도핑되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다.

그리고, 도 3f에 도시된 바와 같이, 크롬층 패턴(58)을 제거한 후, 게이트 전극(123)을 마스크로 하여 저농도의 p형 또는 n형 도전형 불순물을 주입하여 저농도 도핑 영역(152)을 형성한다. 즉, 소스 영역(153)과 채널 영역(154) 사이에 그리고, 드레인 영역(153)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성된 다.

게이트 배선(121, 123) 및 유지 전극 배선(131, 133)의 형성과 다결정 규소층(150)에 p형 및 n형 도전형 불순물 주입 과정 및 저농도 도핑 영역의 형성 과정을 좀 더 구체적으로 설명하면 다음과 같다.

감광층을 사용하는 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전층(120A)을 식각하여 p형 박막 트랜지스터의 게이트 배선(도시되지 않음)을 형성한 후 p형 불순물을 주입하여 p 형 박막 트랜지스터의 소스 영역, 드레인 영역, 채널 영역을 형성한다. 이 때, 액정 표시 패널과 같이, n 형 박막 트랜지스터가 형성될 부분은 감광층에 의해 덮여서 보호된다.

그리고 p형 박막 트랜지스터의 게이트 배선 및 n형 박막 트랜지스터가 형성될 부분의 게이트 도전층을 덮도록 마스크 금속층을 형성한다. 마스크 금속층은 하부층을 패터닝하고 이온을 도핑하기 위한 마스크를 형성하는 층으로, 게이트 도전층과 동일한 식각액으로 식각할 수 있고, 서로 다른 식각비를 가지는 금속을 사용할 수도 있다. 본 발명에서는 마스크 금속층으로 크롬층을 사용하였다.

이어서 다른 감광층을 사용하는 사진 식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전층(120A) 및 마스크 금속층을 식각하여 n형 박막 트랜지스터의 게이트 배선(121, 123) 및 게이트 배선의 폭보다 좁은 마스크 패턴을 형성하고 게이트 배선(121, 123)을 마스크로 하여 n형 불순물을 주입하여 n 형 박막 트랜지스터의 소스 영역(153), 드레인 영역(155), 채널 영역(154)을 형성한다. 이 때, p 형 박막 트랜지스터가 형성되어 있는 부분은 마스크 금속층에 의하여 덮여서 보호된 다. 여기서 채널 영역(154)은 불순물이 주입되지 않은 영역으로 게이트 전극(123) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다. 다음으로, 마스크 패턴을 제거한 후 n형 불순물을 저농도로 도핑하여 저농도 도핑 영역을 형성한다. n형 및 p형 박막 트랜지스터 영역의 형성 공정은 순서가 바뀌어도 무방하다.

다음으로, 도 3g에 도시된 바와 같이, 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 형성된 절연 기판(110)의 전면에 절연물질을 적층하여 제1 층간 절연막(601)을 형성한다. 이후 제1 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(161) 및 제2 접촉구(162)를 형성한다. 이때, 게이트선의 끝부분(125)을 노출하는 제3 접촉구(163)를 동시에 형성한다.

다음으로, 도 3h에 도시된 바와 같이, 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 제1 층간 절연막(601) 위에 형성한다. 데이터 선(171)의 소스 전극(173)은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되고, 드레인 전극(175)의 일단은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결된다. 데이터선(171)은 게이트선(121)과 수직으로 교차하도록 형성하며 데이터선(171)과 게이트선(121)에 의해 후술할 화소 전극이 형성되는 화소 영역이 정의된다. 그리고, 접촉 보조 부재(95)는 게이트선의 끝부분(125)이 노출된 제3 접촉구(163)에 형성된다.

그리고, 도 3i에 도시된 바와 같이, 제1 층간 절연막(601) 위에 제2 층간 절연막(602)을 형성한다. 그리고, 드레인 전극(175)을 노출하는 제4 접촉구(164)를 제2 층간 절연막(602)에 형성한다.

다음으로, 도 2에 도시된 바와 같이, 제2 층간 절연막(601) 위에 ITO를 증착하고 이를 패터닝하여 화소 전극(190)을 형성한다. 이 경우, 드레인 전극(175)의 타단은 화소 전극(190)과 연결된다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 직접 다결정 규소를 고온 증착하여 다결정 규소층을 형성하고 연속하여 보호 산화막을 증착함으로써 다결정 규소층의 표면 특성이 일정하게 유지된다는 장점이 있다.

또한, 고비용의 ELA 공정을 사용하지 않으므로 생산 단가를 낮출 수 있다는 장점이 있다.

Claims

절연 기판 위에 차단층을 형성하는 단계;

상기 차단층 위에 다결정 규소를 증착하여 다결정 규소층을 형성하는 단계;

상기 다결정 규소층 위에 보호 산화막을 형성하는 단계;

상기 보호 산화막 및 다결정 규소층을 패터닝하여 다결정 규소 패턴을 형성하는 단계;

상기 다결정 규소 패턴 위에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막 위에 게이트 도전층를 형성하는 단계;

상기 게이트 도전층 위에 크롬층 패턴을 형성하는 단계;

상기 크롬층 패턴을 마스크로 하여 게이트 도전층을 식각하여 게이트 전극을 형성하며, 상기 게이트 전극의 폭이 상기 크롬층 패턴의 폭보다 작도록 식각하는 단계;

상기 크롬층 패턴을 마스크로 하여 n형 또는 p형 불순물을 도핑하여, 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 형성하는 단계;

상기 크롬층 패턴을 제거하는 단계;

상기 크롬층 패턴에 의해 차단되었던 영역에 저농도의 n형 또는 p형 불순물을 도핑하는 단계;

상기 게이트 전극 및 유지 전극 배선 위에 층간 절연막을 형성하는 단계;

상기 층간 절연막 및 게이트 절연막에 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 형성하는 단계;

상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;

상기 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
삭제
삭제
제1항에서,

상기 보호 산화막은 10 내지 1000Å 의 두께로 증착하는 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 다결정 규소를 증착하는 방법은 저압 화학 기상 증착 또는 플라즈마 화학 기상 증착법 중에 어느 하나를 이용하는 박막 트랜지스터 기판의 제조 방법.
제1항에서,

절연 기판 위에 차단층을 형성하는 단계, 상기 차단층 위에 다결정 규소를 증착하여 다결정 규소층을 형성하는 단계 및 상기 다결정 규소층 위에 보호 산화막을 형성하는 단계는 연속하여 이루어지는 박막 트랜지스터 기판의 제조 방법.