KR20050050881A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20050050881A
KR20050050881A KR1020030084531A KR20030084531A KR20050050881A KR 20050050881 A KR20050050881 A KR 20050050881A KR 1020030084531 A KR1020030084531 A KR 1020030084531A KR 20030084531 A KR20030084531 A KR 20030084531A KR 20050050881 A KR20050050881 A KR 20050050881A
Authority
KR
South Korea
Prior art keywords
gate
region
electrode
interlayer insulating
layer
Prior art date
Application number
KR1020030084531A
Other languages
English (en)
Inventor
이청
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030084531A priority Critical patent/KR20050050881A/ko
Publication of KR20050050881A publication Critical patent/KR20050050881A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 오프셋 영역을 가지는 반도체층, 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트 전극의 양측면에 형성되어 있으며 오프셋 영역과 중첩하는 게이트 스페이서, 게이트선 및 게이트 스페이서 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 드레인 영역과 전기적으로 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 소스 영역과 오프셋 영역 사이, 드레인 영역과 오프셋 영역 사이에 형성되어 있으며 도전형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역을 더 포함한다.

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and Manufacturing method thereof}
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 특히 반도체층으로 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(Thin film transistor, TFT)은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터선의 일부인 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이때 반도체층은 비정질 규소 또는 다결정 규소 등으로 이루어지며, 게이트 전극과의 상대적인 위치에 따라 박막 트랜지스터는 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다.
다결정 규소는 비정질 규소에 비해 캐리어의 이동도가 훨씬 크기 때문에 다결정 규소로 이루어진 다결정 규소 박막 트랜지스터는 화소 영역의 박막 트랜지스터와 함께 이를 동작시키기 위한 구동 회로를 기판에 형성할 수 있는 장점이 있다.
그러나 다결정 규소로 이루어진 다결정 규소 박막 트랜지스터는 캐리어의 이동도가 높은 만큼 게이트 전압이 오프(off)되는 순간 누설 전류가 과도하게 흘러 화소 영역에서 충분한 전계를 유지할 수 없는 문제가 발생하여 누설 전류의 발생을 억제하는 방법으로 박막 트랜지스터의 소스 및 드레인 영역과 채널 영역의 접합부에 불순물 농도가 상대적으로 낮게 주입한 저농도 도핑 영역(LDD : low doped drain)을 형성하는 것이 바람직하다.
그러나 저농도 도핑 영역은 다결정 규소 박막 트랜지스터의 특성에 가장 큰 요인인 온 전류(Ion) 및 오프 전류(Ioff)의 특성을 확보하기 위하여 균일한 크기의 저농도 도핑 영역의 폭을 확보해야 하는 반면에, 저농도 도핑 영역의 형태 및 그의 제조 방법에 따라서 온 전류(Ion) 및 오프 전류(Ioff)의 산포가 변화되어 다결정 규소 박막 트랜지스터의 특성이 불안정하게 된다. 또한 최근에 회로가 고집적화되어 감에 따라 온 전류(Ion) 및 오프 전류(Ioff)의 특성을 확보하기 위한 저농도 도핑 영역의 일정 폭을 확보하기 어렵다.
상기한 문제점을 해결하기 위한 본 발명은 다결정 규소 박막 트랜지스터의 특성을 향상시킬 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.
이러한 과제를 달성하기 위해 본 발명에서는 다음과 같은 박막 트랜지스터 표시판 및 그의 제조 방법을 마련한다.
보다 상세하게는 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 오프셋 영역을 가지는 반도체층, 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트 전극의 양측면에 형성되어 있으며 오프셋 영역과 중첩하는 게이트 스페이서, 게이트선 및 게이트 스페이서 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 드레인 영역과 전기적으로 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 소스 영역과 오프셋 영역 사이, 드레인 영역과 오프셋 영역 사이에 형성되어 있으며 도전형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판을 마련한다.
여기서 절연 기판 전면에 형성되며 반도체층 아래에 위치하는 차단막을 더 포함하는 것이 바람직하다.
또한 오프셋 영역은 500Å~3000Å의 폭으로 이루어지는 것이 바람직하다.
또한 게이트 스페이서는 절연물질로 형성하는 것이 바람직하다.
또 다르게는 절연 기판 위에 다결정 규소층을 형성하는 단계, 다결정 규소층 위에 게이트 절연막 및 게이트 도전막을 차례로 형성하는 단계, 게이트 도전막 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 게이트 도전막을 등방성 식각하여 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 다결정 규소층에 도전형 불순물을 고농도로 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 게이트 전극의 양측면에 게이트 스페이서를 형성하는 단계, 게이트 전극 및 게이트 스페이서를 마스크로 다결정 규소층에 도전형 불순물을 저농도로 도핑하여 저농도 도핑 영역 및 불순물이 도핑되지 않은 오프셋 영역을 형성하는 단계, 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 마련한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다.
게이트 전극(124)의 양측벽에는 절연 물질로 이루어진 게이트 스페이서(41)가 형성되어 있다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)과 오프셋 영역(빗금친 부분)이 형성되어 있다. 이때 오프셋 영역(빗금친 부분)은 게이트 스페이서(41)와 중첩되어 있으며, 500Å~3000Å의 폭을 가지는 것이 바람직하다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 그리고 유지 전극(133)의 양측벽에는 절연 물질로 이루어진 유지 전극 스페이서(42)가 형성되어 있다. 또한 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(173)을 노출하는 제3 접촉구(143)를 가진다.
제2 층간 절연막(602) 위에는 제3 접촉구(143)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
앞서 설명한 바와 같이, 본 발명에 따른 박막 트랜지스터 표시판은 다결정 규소 박막 트랜지스터를 이루는 요소 중의 하나인 다결정 규소층의 소스 영역과 채널 영역 사이, 드레인 영역과 채널 영역에 각각 저농도 도핑 영역과 오프셋 영역을 더 포함하여 형성되어 있다. 따라서 불순물 이온이 도핑되지 않은 오프셋 영역에 오프셋을 주어 이 부분에서 발생하는 큰 저항으로 인해 접합부위에 걸리는 전기장을 감소시켜 오프 전류(Ioff)를 줄이는 동시에 불순물 이온이 소스 영역 및 드레인 영역보다 저농도로 도핑되어 있는 저농도 도핑 영역에 의해 오프 전류(Ioff)를 줄이고, 온 전류(Ion)의 감소를 최소화한다. 그 결과, 다결정 규소 박막 트랜지스터의 특성에 가장 큰 요인인 온 전류(Ion) 및 오프 전류(Ioff)의 산포를 줄일 수 있어 다결정 규소 박막 트랜지스터의 특성을 향상시킬 수 있다.
이상 기술한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3, 도 6, 도 12, 도 14 및 도 16은 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도이고, 도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 7 다음 단계에서의 도면이고, 도 9는 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 8 다음 단계에서의 도면이고, 도 10은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고, 도 11은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이고, 도 15는 도 12의 박막 트랜지스터 표시판을 XV-XV' 선을 따라 잘라 도시한 단면도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선을 따라 잘라 도시한 단면도이다.
먼저 도 3 및 도 4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 형성한다. 그리고 차단층(111) 위에 비정질 규소를 증착하여 비정질 규소막을 형성한다.
이후 비정질 규소막을 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 고상 결정화 공정을 통하여 비정질 규소를 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.
도 5에 도시한 바와 같이, 다결정 규소층(150) 위에 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그리고 게이트 절연막(140) 위에 몰리브덴 텅스텐 등의 금속 물질을 증착하여 게이트 금속막(120)을 형성한 다음, 게이트 금속막(120) 위에 감광막을 형성하고 광마스크 패턴을 통하여 노광 및 현상하여 감광막 패턴(53, 54)을 형성한다.
도 6 및 도 7에 도시한 바와 같이, 감광막 패턴(53, 54)을 마스크로 게이트 금속막을 등방성 식각하여 게이트 전극(124)을 가지는 게이트선(121) 및 유지 전극(133)을 가지는 유지 전극선(131)을 형성한다.
도 8에 도시한 바와 같이, 감광막 패턴(53, 54)을 이온 주입 마스크로 하여 다결정 규소층(150)에 N형 불순물 이온을 고농도로 도핑하여 소스 영역(153)과 드레인 영역(155) 및 채널 영역(154)을 형성한다. 이때, 채널 영역(154)은 게이트 전극(124) 아래에 위치한 다결정 규소층(150)으로 불순물이 도핑되지 않으며 소스 영역(153)과 드레인 영역(155)을 분리한다. 또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.
이어, 감광막 패턴(53, 54)을 제거한다.
그리고 도 9에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 산화물 또는 질화물 따위의 스페이서용 절연막(40)을 형성한다. 스페이서용 절연막(40)은 게이트선(121) 및 유지 전극선(131)의 양측벽에 대하여 500Å~3000Å의 두께를 가지게 형성한다. 이는 후술하는 오프셋 영역의 폭을 확보하기 위함이다.
도 10에 도시한 바와 같이, 스페이서용 절연막(40)을 전면 식각하여 게이트선(121)의 일부분인 게이트 전극(124) 및 유지 전극선(131)의 일부분인 유지 전극(133)의 양측벽에 게이트 스페이서(41) 및 유지 전극 스페이서(42)를 형성한다.
도 11에 도시한 바와 같이, 다결정 규소층(150)에 N형 불순물 이온을 저농도로 도핑하여 저농도 도핑 영역(152) 및 오프셋 영역(빗금친 부분)을 형성한다. 여기서 저농도 도핑 영역(152)은 오프셋 영역(빗금친 부분)으로 인하여 오프셋 영역(빗금친 부분)이 존재하지 않을 경우보다 저농도 도핑 영역(152)의 폭이 상대적으로 작게 형성되기 때문에 소스 영역(153) 및 드레인 영역(155) 보다는 낮은 농도로 불순물 이온이 도핑하더라도 종래 기술에 의해 형성되던 저농도 도핑 영역(152)보다는 상대적으로 높은 농도로 도전형 불순물 이온을 도핑한다. 즉, 종래에 저농도 도핑 영역만을 형성하였을 경우에 약 1×1012~1×1013 원자/㎠의 저농도로 도핑하였으나 오프셋 영역과 같이 형성될 경우에는 약 1×1013~1×1014 원자/㎠ 로 저농도 도핑 영역만 형성할 경우보다 조금 높게 도전형 불순물 이온을 도핑한다. 따라서 저농도 도핑 영역의 폭이 감소하였더라도 저농도 도핑 영역이 오프 전류(Ioff)를 줄이고, 온 전류(Ion)의 감소를 최소화할 수 있는 역할을 한다.
그리고 채널 영역(154)은 감광막 패턴에 의해 보호된 다결정 규소층(150)의 소정 부분 즉, 저농도 도핑 영역(152)과 오프셋 영역(빗금친 부분)에 의하여 게이트 전극(124)과 중첩하는 부분으로 축소된다.
이어 도 12 및 도 13에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 기판 전면에 절연 물질을 적층하여 제1 층간 절연막(601)을 형성한다. 이후 제1 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(141) 및 제2 접촉구(142)를 형성한다.
도 14 및 도 15에 도시한 바와 같이, 데이터선(171)은 알루미늄 또는 알루미늄 네오디뮴(AlND)과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 복수층의 도전 물질을 증착하여 데이터 도전막을 형성한 후 사진 식각하여 형성한다.
도 16 및 도 17에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1층간 절연막(601) 위에 절연 물질을 적층하여 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제3 접촉구(143)를 형성한다.
도 1 및 도 2에 도시한 바와 같이, 제3 접촉구(143) 내부를 포함하는 제2 층간 절연막(602) 위에 투명한 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 등을 증착한 후, 이를 패터닝하여 화소 전극(190)과 게이트선 또는 데이터선의 한쪽 끝부분과 연결되는 접촉 보조 부재(도시하지 않음)를 형성한다. 화소 전극(190)은 제3 접촉구(143)를 통해 드레인 전극(175)과 연결한다. 접촉 보조 부재는 제1 및 2 층간 절연층(601, 602)에 걸쳐 형성되어 있는 제4 접촉구(도시하지 않음), 제1 및 제2층간 절연층(601, 102)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제5 접촉구(도시하지 않음)를 통해 각각 데이터선(171) 및 게이트선(121)의 한쪽 끝부분과 연결한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면 다결정 규소 박막 트랜지스터의 특성에 가장 큰 요인인 온 전류(Ion) 및 오프 전류(Ioff)의 산포를 줄일 수 있어 다결정 규소 박막 트랜지스터의 특성을 향상시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3, 도 6, 도 12, 도 14 및 도 16은 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도이고,
도 8은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 7 다음 단계에서의 도면이고,
도 9는 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 8 다음 단계에서의 도면이고,
도 10은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고,
도 11은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이고,
도 15는 도 12의 박막 트랜지스터 표시판을 XV-XV' 선을 따라 잘라 도시한 단면도이고,
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선을 따라 잘라 도시한 단면도이다.

Claims (6)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 오프셋 영역을 가지는 반도체층,
    상기 반도체층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선,
    상기 게이트 전극의 양측면에 형성되어 있으며 상기 오프셋 영역과 중첩하는 게이트 스페이서,
    상기 게이트선 및 게이트 스페이서 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되며 상기 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선,
    상기 제1 층간 절연막 위에 형성되며 상기 드레인 영역과 전기적으로 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,
    상기 소스 영역과 오프셋 영역 사이, 드레인 영역과 오프셋 영역 사이에 형성되어 있으며 도전형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 절연 기판 전면에 형성되며 반도체층 아래에 위치하는 차단막을 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 오프셋 영역은 500Å~3000Å의 폭으로 이루어지는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트 스페이서는 절연물질로 형성되어 있는 박막 트랜지스터 표시판.
  5. 절연 기판 위에 다결정 규소층을 형성하는 단계,
    상기 다결정 규소층 위에 게이트 절연막 및 게이트 도전막을 차례로 형성하는 단계,
    상기 게이트 도전막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 게이트 도전막을 등방성 식각하여 상기 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 다결정 규소층에 도전형 불순물을 고농도로 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,
    상기 게이트 전극의 양측면에 게이트 스페이서를 형성하는 단계,
    상기 게이트 전극 및 게이트 스페이서를 마스크로 다결정 규소층에 도전형 불순물을 저농도로 도핑하여 저농도 도핑 영역 및 불순물이 도핑되지 않은 오프셋 영역을 형성하는 단계,
    상기 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 상기 제1 접촉구를 통해 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 상기 제2 접촉구를 통해 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 게이트 스페이서는 500Å~3000Å의 폭으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020030084531A 2003-11-26 2003-11-26 박막 트랜지스터 표시판 및 그의 제조 방법 KR20050050881A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084531A KR20050050881A (ko) 2003-11-26 2003-11-26 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084531A KR20050050881A (ko) 2003-11-26 2003-11-26 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050050881A true KR20050050881A (ko) 2005-06-01

Family

ID=38666190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084531A KR20050050881A (ko) 2003-11-26 2003-11-26 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050050881A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793415B2 (en) 2015-10-01 2017-10-17 Samsung Display Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793415B2 (en) 2015-10-01 2017-10-17 Samsung Display Co., Ltd. Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI401802B (zh) 薄膜電晶體板及其製造方法
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US6864134B1 (en) Manufacturing method of thin film transistor substrate
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
KR20070002771A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101172015B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050050881A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100980009B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100992126B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050063079A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050018521A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040068736A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050048316A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법
KR20050039952A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050054241A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20040091482A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050117055A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20040106759A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid