KR20050114402A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20050114402A
KR20050114402A KR1020040039614A KR20040039614A KR20050114402A KR 20050114402 A KR20050114402 A KR 20050114402A KR 1020040039614 A KR1020040039614 A KR 1020040039614A KR 20040039614 A KR20040039614 A KR 20040039614A KR 20050114402 A KR20050114402 A KR 20050114402A
Authority
KR
South Korea
Prior art keywords
layer
polycrystalline silicon
silicon layer
gate
electrode
Prior art date
Application number
KR1020040039614A
Other languages
English (en)
Inventor
강진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040039614A priority Critical patent/KR20050114402A/ko
Publication of KR20050114402A publication Critical patent/KR20050114402A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 제1 차단층을 형성하는 단계, 제1 차단층 위에 제1 비정질 규소층을 형성하는 단계, 제1 비정질 규소층 위에 제2 차단층을 형성하는 단계, 제2 차단층 위에 제2 비정질 규소층을 형성하는 단계, 제1 및 제2 비정질 규소층을 각각 제1 및 제2 다결정 규소층으로 형성하는 단계를 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 열원으로 작용하는 제1 다결정 규소층을 제2 다결정 규소층 아래에 형성하여 그레인의 크기를 크게 한다는 장점이 있다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터 (Thin Film Transistor, TFT)를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 박막 트랜지스터는 비정질 규소층(Amorphous Silicon, a-Si) 또는 다결정 규소층(Polycrystalline Silicon, poly-Si)을 반도체층으로 가지며, 게이트 전극과 반도체층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다. 탑 게이트 방식에서는 다결정 규소층이 절연 기판 위에 형성되고, 다결정 규소층 위에 게이트 절연막이 형성되며, 게이트 절연막 위에 게이트선 및 유지 전극선이 형성된다.
다결정 규소를 이용한 박막 트랜지스터 표시판은 종래의 비정질 규소를 이용한 박막 트랜지스터 표시판에 비해 높은 전하 이동도(mobility)를 가지고 있어서 액정 패널 내부에 구동 회로가 내장된 액정 표시 장치(Chip On Glass, COG)의 구현이 가능하며, 높은 해상도의 고화질 제품의 개발이 가능하다.
이 중 비정질 규소층을 다결정 규소층으로 변환시키는 결정화 공정은 폴리 박막 트랜지스터 표시판 제조 공정 중 핵심 공정이라 할 수 있으며, TFT 특성에 영향을 주는 문턱 전압(Vth), 전하 이동도(mobility) 값을 결정하는 절대적인 요인이다.
특히, 다결정 규소층의 전기적 특성은 그레인(grain)의 크기에 큰 영향을 받는다. 즉, 그레인의 크기가 증가함에 따라 전계 효과 이동도도 따라 증가한다.
현재 다결정 규소(poly-Si)로의 결정화를 위한 방식으로 레이저(laser)를 이용한 방식이 널리 이용되고 있으며 ELA(Eximer Laser Annealing) 결정화 방식과 SLS(Sequential Lateral Solidification) 결정화 방식이 사용되고 있다.
이와 같은 레이저 결정화 공정은 다결정 규소층을 가지는 액정 표시 장치의 박막 트랜지스터의 특성에 아주 중요한 영향을 끼친다. 즉, 다결정 규소층의 그레인의 크기가 작은 경우에는 박막 트랜지스터의 특성 불량을 야기한다.
본 발명의 기술적 과제는 그레인의 크기가 큰 다결정 규소층을 가지는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 차단층, 상기 제1 차단층 위에 형성되어 있는 제1 다결정 규소층, 상기 제1 다결정 규소층 위에 형성되어 있는 제2 차단층, 상기 제2 차단층 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제2 다결정 규소층, 상기 제2 다결정 규소층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 있으며 상기 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 층간 절연막, 상기 층간 절연막 위에 형성되며 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 상기 층간 절연막 위에 형성되며 상기 드레인 영역과 연결되는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 것이 바람직하다.
또한, 상기 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어져 있는 것이 바람직하다.
또한, 상기 보호막 상면에는 엠보싱이 형성되어 있는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 제1 차단층을 형성하는 단계, 상기 제1 차단층 위에 제1 비정질 규소층을 형성하는 단계, 상기 제1 비정질 규소층 위에 제2 차단층을 형성하는 단계, 상기 제2 차단층 위에 제2 비정질 규소층을 형성하는 단계, 상기 제1 및 제2 비정질 규소층을 각각 제1 및 제2 다결정 규소층으로 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제2 다결정 규소층 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 다결정 규소층에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 게이트선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 및 게이트 절연막을 식각하여 상기 소스 영역 및 상기 드레인 영역을 노출하는 제1 접촉구 및 제2 접촉구를 형성하는 단계, 상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 데이터선 위에 보호막을 형성하는 단계, 상기 보호막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계, 상기 보호막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제1 및 제2 비정질 규소층은 ELA 또는 SLS를 이용하여 각각 제1 및 제2 다결정 규소층으로 형성하는 것이 바람직하다.
또한, 상기 제1 및 제2 비정질 규소층의 상부 또는 하부에서 레이저를 조사하여 결정화하는 것이 바람직하다.
또한, 상기 제1 차단층은 2000 내지 7000Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 제2 차단층은 100 내지 2000Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 제1 비정질 규소층은 100 내지 500Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 제1 차단층 및 제2 차단층은 산화 규소 또는 질화 규소로 형성하는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 차단층, 상기 제1 차단층 위에 형성되어 있는 제1 다결정 규소층, 상기 제1 다결정 규소층 위에 형성되어 있는 제2 차단층, 상기 제2 차단층 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제2 다결정 규소층, 상기 제2 다결정 규소층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 채널 영역과 일부분이 중첩하는 게이트선, 이웃하는 상기 게이트선 사이에 일정거리 떨어져 위치하며 상기 게이트선과 수직한 방향으로 신장되어 있는 데이터 금속편, 상기 게이트선 및 데이터 금속편 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되며 상기 게이트선과 교차하여 상기 데이터 금속편을 접촉구를 통해 전기적으로 연결하는 데이터 연결부, 상기 보호막 위에 형성되며 접촉구를 통해 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 바람직한 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(10) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제1 차단층(111)이 2000 내지 7000Å의 두께로 형성되어 있다. 제1 차단층(111) 위에는 제1 다결정 규소층(30)이 100 내지 500Å의 두께로 형성되어 있다. 이러한 제1 다결정 규소층(30) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제2 차단층(112)이 100 내지 2000Å의 두께로 형성되어 있고, 제2 차단층(112) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 제2 다결정 규소층(150)이 형성되어 있다.
여기서, 제1 차단층(111)은 절연 기판(110)과 제1 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 제1 및 제2 다결정 규소층(30, 150)으로 확산하는 것을 방지하는 역할을 한다.
제1 다결정 규소층(30)은 제2 다결정 규소층(150)이 형성될 때 열원으로 작용하여 제2 다결정 규소층(150)의 냉각률을 낮추어서 그레인의 크기를 크게 만드는 역할을 한다.
즉, 다결정 규소를 이용한 박막 트랜지스터 표시판의 특성을 좌우하는 그레인(grain)의 크기는 결정화 에너지 및 냉각률(cooling rate)에 의해 결정되며, 이를 위해 본 발명의 제1 실시예에 따른 박막 트랜지스터 및 그 제조 방법에서는 열원으로 작용하는 제1 다결정 규소층(30)을 형성하여 그레인의 크기를 크게 한다.
제2 차단층(112)은 제1 다결정 규소층(30)에서 발생한 열을 제2 다결정 규소층(150)으로 빠르게 전달할 수 있도록 최소한의 두께인 100 내지 2000Å의 두께로 형성한다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.
제2 다결정 규소층(150)을 포함하는 제2 차단층(112) 위에는 게이트 절연막(140)이 형성되어 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 제2 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 제2 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 제2 다결정 규소층(150)은 유지 전극 영역(157)이 된다.
게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐 (MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 층간 절연막(601)이 형성되어 있다. 절연막(601)은 SiO2/SiN로 이루어진 이중층으로 형성한다. SiO2 단일층보다는 SiO2/SiN 이중층으로 형성하면 SiO2 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.
층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다. 또한, 데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막일 수도 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 층간 절연막(601) 위에 보호막(602)이 유기막 또는 무기막 등으로 형성되어 있다.
이러한 보호막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(143)를 가진다. 그리고 보호막(602) 위에 ITO로 이루어진 화소 전극인 투과 전극(192)이 형성되어 있다.
상기에 기술된 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 이하에서 도면을 참조하여 상세히 설명한다.
도 3 내지 도 11은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하기 위한 도면이다.
먼저 도 3에 도시된 바와 같이, 투명한 절연 기판(110) 위에 제1 차단층(111)을 형성한다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 2000 내지 7000Å의 두께로 증착하여 형성한다. 이러한 제1 차단층(111)의 형성에는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition ; LPCVD)법, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)법을 사용한다. 여기서 LPCVD법은 그 증착 온도가 550℃이상이며, PECVD법은 SiF4/SiH4/H2 혼합 가스를 사용하여 400℃ 이하에서 증착을 진행한다.
그리고, 제1 차단층(111)의 상면에 제1 비정질 규소층(30A)을 형성한다. 제1 비정질 규소층(30A)은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 100 내지 500Å의 두께로 증착하여 형성한다.
여기서, 제1 차단층(111)은 절연 기판(110)과 제1 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 제1 및 제2 다결정 규소층(30, 150)으로 확산하는 것을 방지하는 역할을 한다.
그리고, 제1 비정질 규소층(30) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제2 차단층(112)을 100 내지 2000Å의 두께로 형성한다.
그리고, 제2 차단층(112) 위에 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 증착하여 제2 비정질 규소층(150A)을 형성한다.
다음으로, 도 4에 도시한 바와 같이, 제1 비정질 규소층(30A) 및 제2 비정질 규소층(150A)은 ELA(Eximer Laser Annealing) 결정화 방식 또는 SLS(Sequential Lateral Solidification) 결정화 방식으로 레이저 열처리(laser annealing)하여 용융 후 냉각되며 각각 제1 다결정 규소층(30) 및 제2 다결정 규소층(150)으로 형성된다.
이 때, 제1 다결정 규소층(30)은 제2 다결정 규소층(150)이 형성될 때 열원으로 작용하여 제2 다결정 규소층(150)의 냉각률을 낮추어서 제2 다결정 규소층의 그레인의 크기를 크게 만드는 역할을 한다.
즉, 다결정 규소를 이용한 박막 트랜지스터 표시판의 특성을 좌우하는 그레인(grain)의 크기는 결정화 에너지 및 냉각률(cooling rate)에 의해 결정되며, 이를 위해 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법에서는 열원으로 작용하는 제1 다결정 규소층(30)을 별도로 형성하여 채널로 사용되는 제2 다결정 규소층(150)의 그레인의 크기를 크게 한다.
제2 차단층(112)은 제1 비정질 규소층(30A)을 제1 다결정 규소층(30)으로 레이저 열처리할 경우 발생하는 열을 제2 비정질 규소층(150A)으로 빠르게 전달할 수 있도록 최소한의 두께인 100 내지 2000Å의 두께로 형성하는 것이 바람직하다.
또한, 제1 및 제2 비정질 규소층(30A, 150A)의 상부에서만 레이저를 조사할 수도 있고, 상부 및 하부 모두에서 동시에 레이저를 조사하여 제1 및 제2 다결정 규소층(30, 150)으로 결정화할 수도 있다.
다음으로, 도 5에 도시한 바와 같이, 제2 다결정 규소층(150)을 사진 식각 방법으로 패터닝한다. 그리고, 제2 다결정 규소층(150) 위에 게이트 절연막(140)을 형성한다. 이러한 게이트 절연막(140)은 PECVD 법이나 LPCVD 법으로 산화 규소(SiO2) 등의 절연 물질을 500 내지 3000Å의 두께로 증착하여 형성한다.
다음으로, 도 6에 도시된 바와 같이, 게이트 절연막(140) 위에 게이트 도전층(120A)을 형성한다. 이러한 게이트 도전층(120A)은 게이트 절연막(140)의 상면에 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속층을 증착하여 형성한다. 그리고, 게이트 도전층(120A) 위에 크롬층을 증착하고, 크롬층 위에 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 하여 크롬(Cr)층 패턴(58)을 형성한다. 이러한 크롬층 패턴(58)은 후술할 저농도 도핑 영역을 형성하기 위해 게이트 전극(124)보다 소정 길이 만큼 긴 패턴으로 형성한다.
다음으로, 도 7에 도시된 바와 같이, 크롬층 패턴(58)을 마스크로 하여 게이트 도전층(120A)을 패터닝하여 게이트 절연막(140) 위에 게이트 전극(124), 게이트선(121)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다. 이 경우 게이트 도전층(120A)의 식각 시간 등을 연장함으로써 게이트 도전층이 더 많이 식각되도록 하여 게이트 전극(123)의 폭이 크롬층 패턴(58)의 폭보다 좁게 한다. 그리고, 크롬층 패턴(58)을 마스크로 하여 다결정 규소층(150)상에 p형 또는 n형 도전형 불순물을 주입하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 불순물이 도핑되지 않은 영역으로 게이트 전극(124) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다.
그리고, 도 8에 도시된 바와 같이, 크롬층 패턴(58)을 제거한 후, 게이트 전극(124)을 마스크로 하여 저농도의 p형 또는 n형 도전형 불순물을 주입하여 저농도 도핑 영역(152)을 형성한다. 즉, 소스 영역(153)과 채널 영역(154) 사이에 그리고, 드레인 영역(153)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성된다.
게이트선(121, 124) 및 유지 전극선(131, 133)의 형성과 다결정 규소층(150)에 p형 및 n형 도전형 불순물 주입 과정 및 저농도 도핑 영역의 형성 과정을 좀 더 구체적으로 설명하면 다음과 같다.
감광층을 사용하는 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전층(120A)을 식각하여 p형 박막 트랜지스터의 게이트선(도시되지 않음)을 형성한 후 p형 불순물을 주입하여 p 형 박막 트랜지스터의 소스 영역, 드레인 영역, 채널 영역을 형성한다. 이 때, 액정 표시 패널과 같이, n 형 박막 트랜지스터가 형성될 부분은 감광층에 의해 덮여서 보호된다. 그리고, 감광층을 제거하고, n형 박막 트랜지스터가 형성될 부분에 게이트 도전층을 형성한다.
그리고 p형 박막 트랜지스터의 게이트선 및 n형 박막 트랜지스터가 형성될 부분의 게이트 도전층을 덮도록 마스크 금속층을 형성한다. 마스크 금속층은 하부층을 패터닝하고 이온을 도핑하기 위한 마스크를 형성하는 층으로, 게이트 도전층과 동일한 식각액으로 식각할 수 있고, 서로 다른 식각비를 가지는 금속을 사용할 수도 있다. 본 발명에서는 마스크 금속층으로 크롬층을 사용하였다.
이어서 다른 감광층을 사용하는 사진 식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전층(120A) 및 마스크 금속층을 식각하여 n형 박막 트랜지스터의 게이트선(121, 124) 및 게이트선의 폭보다 넓은 마스크 패턴을 형성하고 마스크 패턴을 마스크로 하여 n형 불순물을 주입하여 n 형 박막 트랜지스터의 소스 영역(153), 드레인 영역(155), 채널 영역(154)을 형성한다. 이 때, p 형 박막 트랜지스터가 형성되어 있는 부분은 마스크 금속층에 의하여 덮여서 보호된다. 여기서 채널 영역(154)은 불순물이 주입되지 않은 영역으로 게이트 전극(124) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다. 다음으로, 마스크 패턴을 제거한 후 n형 불순물을 저농도로 도핑하여 저농도 도핑 영역을 형성한다. n형 및 p형 박막 트랜지스터 영역의 형성 공정은 순서가 바뀌어도 무방하다.
다음으로, 도 9에 도시된 바와 같이, 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 형성된 절연 기판(110)의 전면에 절연 물질을 적층하여 층간 절연막(601)을 형성한다. 이러한 층간 절연막(601)은 우선, 산화 규소(SiO2)층을 형성한 후에 질화 규소(SiNx)층을 형성하여 이중층으로 형성하는 것이 바람직하다.
다음으로, 도 10에 도시된 바와 같이, 이중층으로 된 층간 절연막(601)을 플라즈마로 식각하여 소스 전극(173) 및 드레인 전극(175)과 제2 다결정 규소층의 소스 영역 (153) 및 드레인 영역(155)이 각각 접촉하기 위한 제1 접촉구(141) 및 제2 접촉구(142)를 형성한다.
다음으로, 도 11에 도시된 바와 같이, 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 층간 절연막(601) 위에 형성한다. 데이터 선(171)의 소스 전극(173)은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되고, 드레인 전극(175)의 일단은 제2 접촉구(142)를 통해 드레인 영역(155)과 연결된다. 데이터선(171)은 게이트선(121)과 수직으로 교차하도록 형성하며 데이터선(171)과 게이트선(121)에 의해 후술할 화소 전극이 형성되는 화소 영역이 정의된다.
그리고, 층간 절연막(601) 위에 유기막 또는 무기막으로 보호막(602)을 형성한다.
다음으로, 도 2에 도시된 바와 같이, 드레인 전극(175)을 노출하는 제3 접촉구(143)를 보호막(602)에 형성한다. 그리고, 보호막(601) 위에 ITO를 증착하고 이를 패터닝하여 화소 전극(192)을 형성한다. 이 경우, 드레인 전극(175)의 타단은 제3 접촉구(143)를 통해 화소 전극(192)과 연결된다.
한편, 본 발명의 제1 실시예인 다결정 규소층을 가지는 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 적용된 제1 다결정 규소층은 다결정 규소층을 가지는 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에도 적용 가능하다.
이하에서 본 발명의 제2 실시예에 따른 다결정 규소층을 가지는 반투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대해 도면을 참고로 하여 상세히 설명한다.
도 12는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
도 12 및 도 13에 도시한 바와 같이, 투명한 절연 기판(10) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제1 차단층(111)이 2000 내지 7000Å의 두께로 형성되어 있다. 제1 차단층(111) 위에는 제1 다결정 규소층(30)이 100 내지 500Å의 두께로 형성되어 있다. 이러한 제1 다결정 규소층(30) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제2 차단층(112)이 100 내지 2000Å의 두께로 형성되어 있고, 제2 차단층(112) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 제2 다결정 규소층(150)이 형성되어 있다.
여기서, 제1 차단층(111)은 절연 기판(110)과 제1 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 제1 및 제2 다결정 규소층(30, 150)으로 확산하는 것을 방지하는 역할을 한다.
제1 다결정 규소층(30)은 제2 다결정 규소층(150)이 형성될 때 열원으로 작용하여 제2 다결정 규소층(150)의 냉각률을 낮추어서 그레인의 크기를 크게 만드는 역할을 한다.
즉, 다결정 규소를 이용한 박막 트랜지스터 표시판의 특성을 좌우하는 제2 다결정 규소층(150)의 그레인(grain)의 크기는 결정화 에너지 및 냉각률(cooling rate)에 의해 결정되며, 이를 위해 본 발명의 제2 실시예에 따른 박막 트랜지스터 및 그 제조 방법에서는 열원으로 작용하는 제1 다결정 규소층(30)을 형성하여 그레인의 크기를 크게 한다.
제2 차단층(112)은 제1 비정질 규소층(30A)을 제1 다결정 규소층(30)으로 레이저 열처리할 경우 발생하는 열을 제2 비정질 규소층(150A)으로 빠르게 전달할 수 있도록 최소한의 두께인 100 내지 2000Å의 두께로 형성하는 것이 바람직하다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다.
게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐 (MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 층간 절연막(601)이 형성되어 있다. 절연막(601)은 SiO2/SiN로 이루어진 이중층으로 형성한다. SiO2 단일층보다는 SiO2/SiN 이중층으로 형성하면 SiO2 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.
층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다. 또한, 데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막일 수도 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 층간 절연막(601) 위에 보호막(602)이 형성되어 있다.
이러한 보호막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(143)를 가진다. 보호막(602)의 표면에는 요철 형상을 가지는 엠보싱(Embossing)(50)이 형성되어 있다. 엠보싱(50)은 반사 전극을 이용할 때 반사 능력을 향상시킨다.
그리고 보호막(602) 위에 ITO로 이루어진 투과 전극(192)이 형성되어 있다.
투과 전극(192) 위에 알루미늄-네오디뮴(AlNd)과 같은 금속으로 이루어지며 제3 접촉구(143)를 통하여 드레인 전극(175)과 연결되는 반사 전극(194)이 형성되어 있다. 이러한 반사 전극(194)과 투과 전극(192)을 화소 전극이라 한다. 또한, 반사 전극(194)에는 투과창(195)이 형성되어 있고, 투과창(195) 부분에는 투과 전극(192)만이 존재한다. 투과창(195)은 투과형으로 사용될 때 백라이트로부터 나오는 빛이 통과할 수 있는 통로로서 사용되어 투과창(195)을 통해 투과 전극(192)을 투과한 빛이 액정까지 전달한다.
본 발명의 제3 실시예에서는 동일 물질로 데이터 연결부(171b)와 화소 전극(190)을 동일층에 형성하고 화소 전극(190)과 데이터 연결부(171b)를 제2 다결정 규소층(150)의 소스 및 드레인 영역(153, 155)에 각각 연결하기 위한 접촉구들 (161, 162)을 동시에 형성하기 때문에 제2 실시예에 비해 마스크 수를 줄일 수 있다.
그러면, 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 14 및 도 15를 참고로 하여 상세히 설명한다.
도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV' 선 및 XV'-XV'' 선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15에 도시된 바와 같이, 투명한 절연 기판(10) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제1 차단층(111)이 2000 내지 7000Å의 두께로 형성되어 있다. 제1 차단층(111) 위에는 제1 다결정 규소층(30)이 100 내지 500Å의 두께로 형성되어 있다. 이러한 제1 다결정 규소층(30) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제2 차단층(112)이 100 내지 2000Å의 두께로 형성되어 있고, 제2 차단층(112) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 제2 다결정 규소층(150)이 형성되어 있다.
여기서, 제1 차단층(111)은 절연 기판(110)과 제1 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 제1 및 제2 다결정 규소층(30, 150)으로 확산하는 것을 방지하는 역할을 한다.
제1 다결정 규소층(30)은 제2 다결정 규소층(150)이 형성될 때 열원으로 작용하여 제2 다결정 규소층(150)의 냉각률을 낮추어서 그레인의 크기를 크게 만드는 역할을 한다.
즉, 다결정 규소를 이용한 박막 트랜지스터 표시판의 특성을 좌우하는 제2 다결정 규소층(150)의 그레인(grain)의 크기는 결정화 에너지 및 냉각률(cooling rate)에 의해 결정되며, 이를 위해 본 발명의 제3 실시예에 따른 박막 트랜지스터 및 그 제조 방법에서는 열원으로 작용하는 제1 다결정 규소층(30)을 형성하여 그레인의 크기를 크게 한다.
제2 차단층(112)은 제1 비정질 규소층(30A)을 제1 다결정 규소층(30)으로 레이저 열처리할 경우 발생하는 열을 제2 비정질 규소층(150A)으로 빠르게 전달할 수 있도록 최소한의 두께인 100 내지 2000Å의 두께로 형성하는 것이 바람직하다.
제2 다결정 규소층(150)을 포함하여 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 가로 방향으로 긴 게이트선(121, 124)이 형성되어 있고, 게이트선(121, 124)의 일부가 세로 방향으로 연장되어 제2 다결정 규소층(150)과 일부 중첩되며, 제2 다결정 규소층(150)과 중첩된 게이트선 (121, 124)의 일부분은 게이트 전극(124)으로 사용된다.
게이트선(121)의 한쪽 끝부분(도시하지 않음)은 외부 회로(도시하지 않음)로부터 주사 신호를 인가 받기 위해 게이트선(121, 124) 폭보다 확대 형성할 수 있다.
또, 유지 전극선(131, 133)이 게이트선(121, 124)과 일정거리 떨어져 형성되며 평행하게 위치하도록, 게이트선(121, 124)과 동일한 물질로 동일한 층에 형성되어 있다. 제2 다결정 규소층(150)과 중첩되는 유지 전극선(131, 133)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133) 아래에 위치한 제2 다결정 규소층(150)은 유지 전극 영역(157)이 된다.
그리고 게이트선(121, 124)과 일정 거리 떨어져 형성되어 있으며 게이트선(121, 124)과 수직한 방향으로 신장되며, 게이트선(121, 124)과 동일한 층에 데이터 금속편(171a)이 형성되어 있다. 데이터 금속편(171a)은 인접한 두 게이트선(121, 124) 사이에 게이트선(121, 124)과 연결되지 않도록 형성되어 있다. 또, 데이터 금속편(171a)은 외부 회로(도시하지 않음)로부터 화상 신호를 인가받기 위해 가장 바깥에 위치한 한 행의 데이터 금속편(171a)의 한쪽 끝부분(179)을 확대 형성할 수 있다.
게이트선(121, 124) 및 유지 전극선(131, 133)을 포함하는 게이트 절연막 (140) 위에 보호막(160)이 형성되어 있다.
보호막(160) 위에는 데이터 연결부(171b), 화소 전극(190), 접촉 보조 부재 (82)가 형성되어 있다. 데이터 연결부(171b)는 세로 방향으로 게이트선(121, 124) 및 유지 전극선(131, 133)과 교차하도록 형성되어 있다.
데이터 금속편(171a)은 보호막(160)에 형성되어 있는 제3 접촉구(163)를 통해 데이터 연결부(171b)와 연결되어 있으며, 데이터 연결부(171b)는 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121, 124) 및 유지 전극선(131, 133)을 건너 연결된다. 그리고 화소 전극(190)은 보호막(160)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있으며, 접촉 보조 부재(82)는 보호막(160)에 형성되어 있는 제4 접촉구 (164)를 통해 각각 게이트선(121, 124) 및 데이터 금속편(171a)의 한쪽 끝부분(179)과 연결되어 있다.
그리고 보호막(160) 위에 ITO로 이루어진 화소 전극은 투과 전극(190)으로서, 백라이트로부터 나오는 빛이 통과할 수 있는 통로로서 사용된다.
접촉 보조 부재(82)는 접촉구(162)를 통하여 데이터선의 끝 부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 특히, 구동 회로를 표시 영역의 박막 트랜지스터와 함께 형성할 경우에는 형성하지 않는다.
한편, 이러한 제3 실시예에 따른 다결정 규소층을 가지는 투과형 액정 표시 장치용 박막 트랜지스터 표시판과 달리 다결정 규소층을 가지는 반투과형 액정 표시 장치용 박막 트랜지스터 표시판에도 제3 실시예에 따른 제1 다결정 규소층이 적용될 수 있다. 이러한 반투과형 액정 표시 장치용 박막 트랜지스터 표시판은 제4 실시예로서 도 16 및 도 17을 참고로 하여 아래에서 상세히 설명한다.
도 16은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선 및 XVII'-XVII'' 선을 따라 잘라 도시한 단면도이다.
도 16 및 도 17에 도시된 바와 같이, 투명한 절연 기판(10) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제1 차단층(111)이 2000 내지 7000Å의 두께로 형성되어 있다. 제1 차단층(111) 위에는 제1 다결정 규소층(30)이 100 내지 500Å의 두께로 형성되어 있다. 이러한 제1 다결정 규소층(30) 위에는 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 제2 차단층(112)이 100 내지 2000Å의 두께로 형성되어 있고, 제2 차단층(112) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(lightly doped drain)(152)이 포함된 제2 다결정 규소층(150)이 형성되어 있다.
여기서, 제1 차단층(111)은 절연 기판(110)과 제1 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 제1 및 제2 다결정 규소층(30, 150)으로 확산하는 것을 방지하는 역할을 한다.
제1 다결정 규소층(30)은 제2 다결정 규소층(150)이 형성될 때 열원으로 작용하여 제2 다결정 규소층(150)의 냉각률을 낮추어서 그레인의 크기를 크게 만드는 역할을 한다.
즉, 다결정 규소를 이용한 박막 트랜지스터 표시판의 특성을 좌우하는 제2 다결정 규소층(150)의 그레인(grain)의 크기는 결정화 에너지 및 냉각률(cooling rate)에 의해 결정되며, 이를 위해 본 발명의 제3 실시예에 따른 박막 트랜지스터 및 그 제조 방법에서는 열원으로 작용하는 제1 다결정 규소층(30)을 형성하여 그레인의 크기를 크게 한다.
제2 차단층(112)은 제1 비정질 규소층(30A)을 제1 다결정 규소층(30)으로 레이저 열처리할 경우 발생하는 열을 제2 비정질 규소층(150A)으로 빠르게 전달할 수 있도록 최소한의 두께인 100 내지 2000Å의 두께로 형성하는 것이 바람직하다.
보호막(160)의 표면에는 요철 형상을 가지는 엠보싱(Embossing)(50)이 형성되어 있다. 엠보싱(50)은 반사 전극을 이용할 때 반사 능력을 향상시킨다.
그리고 보호막(160) 위에 ITO로 이루어진 투과 전극(192)이 형성되어 있다.
투과 전극(192) 위에 알루미늄-네오디뮴(AlNd)과 같은 금속으로 이루어지며 유기막(160)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되는 반사 전극(194)이 형성되어 있다. 이러한 반사 전극(194)과 투과 전극(192)을 화소 전극이라 한다. 또한, 반사 전극(194)에는 투과창(195)이 형성되어 있고, 투과창(195) 부분에는 투과 전극(192)만이 존재한다. 투과창(195)은 투과형으로 사용될 때 백라이트로부터 나오는 빛이 통과할 수 있는 통로로서 사용되어 투과창(195)을 통해 투과 전극(192)을 투과한 빛이 액정까지 전달한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판 및 그 제조 방법은 열원으로 작용하는 제1 다결정 규소층을 제2 다결정 규소층 아래에 형성하여 그레인의 크기를 크게 한다는 장점이 있다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3 내지 도 11은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하기 위한 도면이고,
도 12는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII' 선을 따라 잘라 도시한 단면도이고,
도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV' 선 및 XV'-XV'' 선을 따라 잘라 도시한 단면도이고,
도 16은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선 및 XVII'-XVII'' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 121, 129 : 게이트선
124 : 게이트 전극 140 : 게이트 절연막
151, 154 : 반도체 161, 165 : 저항성 접촉 부재
171, 179 : 데이터선 173 : 소스 전극
175 : 드레인 전극

Claims (13)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 차단층,
    상기 제1 차단층 위에 형성되어 있는 제1 다결정 규소층,
    상기 제1 다결정 규소층 위에 형성되어 있는 제2 차단층,
    상기 제2 차단층 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제2 다결정 규소층,
    상기 제2 다결정 규소층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되며 있으며 상기 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 층간 절연막,
    상기 층간 절연막 위에 형성되며 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,
    상기 층간 절연막 위에 형성되며 상기 드레인 영역과 연결되는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어져 있는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 보호막 상면에는 엠보싱이 형성되어 있는 박막 트랜지스터 표시판.
  4. 절연 기판 위에 제1 차단층을 형성하는 단계,
    상기 제1 차단층 위에 제1 비정질 규소층을 형성하는 단계,
    상기 제1 비정질 규소층 위에 제2 차단층을 형성하는 단계,
    상기 제2 차단층 위에 제2 비정질 규소층을 형성하는 단계,
    상기 제1 및 제2 비정질 규소층을 각각 제1 및 제2 다결정 규소층으로 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 제2 다결정 규소층 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 다결정 규소층에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
    상기 게이트선 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 및 게이트 절연막을 식각하여 상기 소스 영역 및 상기 드레인 영역을 노출하는 제1 접촉구 및 제2 접촉구를 형성하는 단계,
    상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조방법.
  6. 제4항에서,
    상기 데이터선 위에 보호막을 형성하는 단계,
    상기 보호막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계,
    상기 보호막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.
  7. 제4항에서,
    상기 제1 및 제2 비정질 규소층은 ELA 또는 SLS를 이용하여 각각 제1 및 제2 다결정 규소층으로 형성하는 박막 트랜지스터 표시판의 제조방법.
  8. 제4항에서,
    상기 제1 및 제2 비정질 규소층의 상부 또는 하부에서 레이저를 조사하여 결정화하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제4항에서,
    상기 제1 차단층은 2000 내지 7000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제4항에서,
    상기 제2 차단층은 100 내지 2000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제4항에서,
    상기 제1 비정질 규소층은 100 내지 500Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제4항에서,
    상기 제1 차단층 및 제2 차단층은 산화 규소 또는 질화 규소로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 차단층,
    상기 제1 차단층 위에 형성되어 있는 제1 다결정 규소층,
    상기 제1 다결정 규소층 위에 형성되어 있는 제2 차단층,
    상기 제2 차단층 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제2 다결정 규소층,
    상기 제2 다결정 규소층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되며 상기 채널 영역과 일부분이 중첩하는 게이트선,
    이웃하는 상기 게이트선 사이에 일정거리 떨어져 위치하며 상기 게이트선과 수직한 방향으로 신장되어 있는 데이터 금속편,
    상기 게이트선 및 데이터 금속편 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되며 상기 게이트선과 교차하여 상기 데이터 금속편을 접촉구를 통해 전기적으로 연결하는 데이터 연결부,
    상기 보호막 위에 형성되며 접촉구를 통해 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
KR1020040039614A 2004-06-01 2004-06-01 박막 트랜지스터 표시판 및 그 제조 방법 KR20050114402A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040039614A KR20050114402A (ko) 2004-06-01 2004-06-01 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039614A KR20050114402A (ko) 2004-06-01 2004-06-01 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050114402A true KR20050114402A (ko) 2005-12-06

Family

ID=37288690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039614A KR20050114402A (ko) 2004-06-01 2004-06-01 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050114402A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734844B1 (ko) * 2005-07-26 2007-07-03 한국전자통신연구원 거대 그레인 형성을 위한 비정질 실리콘의 결정화 방법
KR100953023B1 (ko) * 2008-01-14 2010-04-14 주식회사 하이닉스반도체 게이트 전극 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734844B1 (ko) * 2005-07-26 2007-07-03 한국전자통신연구원 거대 그레인 형성을 위한 비정질 실리콘의 결정화 방법
KR100953023B1 (ko) * 2008-01-14 2010-04-14 주식회사 하이닉스반도체 게이트 전극 형성 방법
US7795123B2 (en) 2008-01-14 2010-09-14 Hynix Semiconductor Inc. Method of forming gate electrode

Similar Documents

Publication Publication Date Title
US20060243979A1 (en) TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel
KR101026808B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US7858450B2 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
US7763890B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
KR20050114402A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060028968A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060053587A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7754549B2 (en) Method of manufacturing thin film transistor array panel
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060018136A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100980009B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060077727A (ko) 플라즈마 식각 장치 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20050054241A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050087907A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050117055A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060070332A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060038076A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination