KR20060053587A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060053587A KR20060053587A KR1020040094000A KR20040094000A KR20060053587A KR 20060053587 A KR20060053587 A KR 20060053587A KR 1020040094000 A KR1020040094000 A KR 1020040094000A KR 20040094000 A KR20040094000 A KR 20040094000A KR 20060053587 A KR20060053587 A KR 20060053587A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- gate insulating
- region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 218
- 239000010408 film Substances 0.000 claims abstract description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 description 27
- 238000003860 storage Methods 0.000 description 24
- 239000011651 chromium Substances 0.000 description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 15
- 229910052804 chromium Inorganic materials 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 층간 절연막, 층간 절연막 위에 형성되며 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 층간 절연막 위에 형성되며 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 게이트 절연막은 유전율이 8 이상인 것이 바람직하다. 따라서, 본 발명에 따른 박막 트랜지스터 표시판은 게이트 절연막을 두꺼운 두께인 2000Å 이상으로 형성하고 유전율(ε)이 8 이상인 것으로 형성함으로써 양호한 신뢰성을 가지는 게이트 절연막을 형성할 수 있다는 장점이 있다.
고유전율, 게이트절연막
Description
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3 내지 도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하기 위한 도면이고,
도 17은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 111: 차단층
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 150: 반도체층
171: 데이터선 173: 소스 전극
175: 드레인 전극 601: 층간 절연막
602: 보호막 161, 162, 163: 접촉 구멍
190: 화소 전극 55: 돌기
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 박막 트랜지스터는 비정질 규소층(Amorphous Silicon, a-Si) 또는 다결정 규소층(Polycrystalline Silicon, poly-Si)을 반도체층으로 가지며, 게이트 전극과 반도체층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다. 탑 게이트 방식에서는 다결정 규소층이 절연 기판 위에 형성되고, 다결정 규소층 위에 게이트 절연막이 형성되며, 게이트 절연막 위에 게이트선 및 유지 전극선이 형성된다.
다결정 규소를 이용한 박막 트랜지스터 표시판은 종래의 비정질 규소를 이용한 박막 트랜지스터 표시판에 비해 높은 전하 이동도(mobility)를 가지고 있어서 액정 패널 내부에 구동 회로가 내장된 액정 표시 장치(Chip On Glass, COG)의 구현이 가능하며, 높은 해상도의 고화질 제품의 개발이 가능하다.
이러한 다결정 규소를 이용한 박막 트랜지스터 표시판은 일반적으로 3.5 내지 3.9의 저유전율의 절연막인 산화규소(SiO2)를 게이트 절연막으로 사용함으로써 기생 용량을 줄이고 커플링 효과(coupling effect)에 따른 신호 지연(Signal Delay)을 방지한다.
그러나, 최근에는 온 전류(Ion)를 증가시키기 위하여 다시 기생 용량을 높이려는 경향이 있으며, 이를 위해 게이트 절연막의 두께를 1000Å 내지 750Å까지 낮추고 있다. 그러나, SLS 결정화로 비정질 규소층을 다결정 규소층으로 결정화시킨 경우에는 표면의 거칠기(Roughness)가 커지게 된다. 즉, 다결정 규소층의 돌기가 약 450Å의 두께로 형성됨으로써 1000Å 내지 750Å 두께의 게이트 절연막이 절연 역할을 못할 수가 있다.
본 발명의 기술적 과제는 게이트 절연막의 신뢰성이 향상된 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층, 상기 다결정 규소층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 있으며 상기 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 층간 절연막, 상기 층간 절연막 위에 형성되며 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 상기 층간 절연막 위에 형성되며 상기 드레인 영역과 연결되는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 게이트 절연막은 유전율이 8 이상인 것이 바람직하다.
또한, 상기 게이트 절연막은 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 중에서 선택된 어느 하나인 것이 바람직하다.
또한, 상기 게이트 절연막의 두께는 2000Å 이상인 것이 바람직하다.
또한, 상기 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어 져 있는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층의 상부에서 레이저를 조사하여 상기 비정질 규소층을 다결정 규소층으로 형성하는 단계, 상기 다결정 규소층 위에 유전율 8 이상의 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 다결정 규소층에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 게이트선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 및 게이트 절연막을 식각하여 상기 소스 영역 및 상기 드레인 영역을 노출하는 제1 접촉구 및 제2 접촉구를 형성하는 단계, 상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 게이트 절연막은 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 중에서 선택된 어느 하나로 형성하는 것이 바람직하다.
또한, 상기 게이트 절연막은 2000Å 이상의 두께로 형성하는 것이 바람직하다.
또한, 상기 데이터선 위에 보호막을 형성하는 단계, 상기 보호막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계, 상기 보호막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포 함하는 것이 바람직하다.
또한, 상기 비정질 규소층은 SLS를 이용하여 다결정 규소층으로 형성하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 바람직한 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(10) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)로 이루어진 차단층(111)이 형성되어 있다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어 등이 바람직하다.
차단층(111) 위에는 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(Lightly Doped Drain, LDD)(152)이 포함된 다결정 규소층(150)이 형성되어 있다.
여기서, 차단층(111)은 절연 기판(110)과 다결정 규소층(150)간의 접착성을 향상시키며, 후술할 SLS 결정화 방식으로 비정질 규소층(150A)을 다결정 규소층(150)으로 결정화할 경우, 절연 기판(110) 내부에 존재하는 도전성 불순물이 다결정 규소층(150)으로 확산하는 것을 방지하는 역할을 한다.
이러한 다결정 규소층(150)은 차단층(111)의 상면에 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 비정질 규소층(150A)을 형성하고, 비정질 규소층(150A)을 SLS(Sequential Lateral Solidification) 결정화 방식으로 레이저 열처리(laser annealing)함으로써 형성된다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.
그리고, 다결정 규소층(150) 위에는 2000Å 이상의 두께로 게이트 절연막 (140)이 형성되어 있다. 이러한 게이트 절연막(140)은 유전율(ε)이 8 이상인 것이 바람직하며, 유전율(ε)이 8 이상인 절연막으로는 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 등이 바람직하다. 이 경우 기생 용량이 증가하므로 온 전류(Ion)가 증가하게 된다.
그리고, 2000Å 이상의 두께로 게이트 절연막(140)을 형성함으로써 SLS 결정화에 의해 다결정 규소층(150)에 발생하는 돌기(55)에 의해 게이트 절연막(140)이 손상 및 파괴되는 것을 방지한다. 즉, 돌기(55)는 다결정 규소층(150) 두께의 반 정도의 두께로 발생한다. 예컨대 다결정 규소층(150)이 약 1000Å의 두께로 형성될 경우에 돌기(55)는 약 450Å의 두께로 형성되기 때문에 다결정 규소층(150)의 표면의 거칠기(Roughness)가 커지게 되어 게이트 절연막(140)이 손상 및 파괴되어 신뢰성 측면에서 불량할 수 있으나 게이트 절연막(140)을 두꺼운 두께인 2000Å 이상으로 형성하고 유전율(ε)이 8 이상인 것으로 형성함으로써 양호한 신뢰성을 가지는 게이트 절연막(140)을 형성할 수 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분(도시하지 않음)은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선 (121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(159)이 생기고, 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하고 드레인 영역(155)과는 분리되어 있다.
게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬(Cr)/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 층간 절연막(601)이 산화 규소(SiO2) 또는 질화 규소(SiNx)를 이용하여 형성되어 있다. 층간 절연막(601)은 SiO2/SiN로 이루어진 이중층으로 형성할 수 있으며, 이 경우 SiO2/SiN 이중층으로 형성하면 SiO2 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.
층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.
층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다. 또한, 데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막일 수도 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 층간 절연막(601) 위에 보 호막(602)이 유기막 또는 무기막 등으로 형성되어 있다. 이러한 보호막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(163)를 가진다. 그리고 보호막(602) 위에 ITO 또는 IZO로 이루어지며 투과 전극인 화소 전극(190)이 형성되어 있다.
상기에 기술된 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 이하에서 도면을 참조하여 상세히 설명한다.
도 3 내지 도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하기 위한 도면이다.
먼저 도 3에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 형성한다. 이러한 차단층(111)의 형성에는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition, LPCVD)법, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)법을 사용한다. 여기서 LPCVD법은 그 증착 온도가 550℃이상이며, PECVD법은 SiF4/SiH4/H2 혼합 가스를 사용하여 400℃ 이하에서 증착을 진행한다.
그리고, 차단층(111)의 상면에 비정질 규소층(150A)을 형성한다. 비정질 규소층(150A)은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 증착하여 형성한다.
여기서, 차단층(111)은 절연 기판(110)과 다결정 규소층(30)간의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 다결정 규소층(150)으로 확산하는 것을 방지하는 역할을 한다.
다음으로, 도 4a 및 도 4b에 도시한 바와 같이, 비정질 규소층(150A)을 SLS(Sequential Lateral Solidification) 결정화 방식으로 레이저 열처리(laser annealing)함으로써 비정질 규소층(150A)은 용융 후 냉각되며 다결정 규소층(150)으로 형성된다.
이러한 SLS 결정화 방식의 경우 노광 마스크의 중첩(overlap) 영역에서 액체화(melting)와 고체화(solidification)가 반복하여 발생함으로써 다결정 규소층(150)에 돌기(55)가 생성된다. 도 4b에 도시한 바와 같이, 돌기(55)는 다결정 규소층(150) 두께의 반 정도의 두께로 발생한다. 예컨대 다결정 규소층(150)이 약 1000Å의 두께로 형성될 경우에 돌기(55)는 약 450Å의 두께로 형성되기 때문에 다결정 규소층(150)의 표면의 거칠기(Roughness)가 커지게 된다.
다음으로, 도 5 및 도 6에 도시한 바와 같이, 다결정 규소층(150)을 사진 식각 방법으로 패터닝한다. 그리고, 다결정 규소층(150) 위에 게이트 절연막(140)을 형성한다. 이러한 게이트 절연막(140)은 PECVD 법이나 LPCVD 법으로 2000Å 이상의 두께로 형성한다. 이러한 게이트 절연막(140)은 유전율(ε)이 8 이상인 것이 바람직하며, 유전율(ε)이 8 이상인 절연막으로는 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 등이 바람직하다. 이 경우 기생 용량이 증가하므로 온 전류(Ion)가 증가하게 된다.
그리고, 돌기(55)가 형성된 부분에 대응하는 게이트 절연막(140)의 부분도 굴곡된 형태로 형성되나, 게이트 절연막(140)을 두꺼운 두께인 2000Å 이상으로 형성하고 유전율(ε)이 8 이상인 것으로 형성함으로써 돌기(55)에 의해 게이트 절연막(140)에 발생한 굴곡이 누설 전류가 발생시키는 문제를 원천적으로 차단한다.
다음으로, 도 7에 도시된 바와 같이, 게이트 절연막(140) 위에 게이트 도전층(120)을 형성한다. 이러한 게이트 도전층(120)은 게이트 절연막(140)의 상면에 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속층을 증착하여 형성한다. 그리고, 게이트 도전층(120) 위에 크롬층을 증착하고, 크롬층 위에 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 하여 크롬(Cr)층 패턴(58)을 형성한다. 이러한 크롬층 패턴(58)은 후술할 저농도 도핑 영역을 형성하기 위해 게이트 전극(124)보다 소정 길이 만큼 긴 패턴으로 형성한다.
다음으로, 도 8에 도시된 바와 같이, 크롬층 패턴(58)을 마스크로 하여 게이트 도전층(120)을 패터닝하여 게이트 절연막(140) 위에 게이트 전극(124), 게이트선(121)을 형성하고 동시에 유지 전극(133) 및 유지 전극선(131)을 형성한다. 이 경우 게이트 도전층(120)의 식각 시간 등을 연장함으로써 게이트 도전층이 더 많이 식각되도록 하여 게이트 전극(123)의 폭이 크롬층 패턴(58)의 폭보다 좁게 한다. 그리고, 크롬층 패턴(58)을 마스크로 하여 다결정 규소층(150)상에 p형 또는 n형 도전형 불순물을 주입하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 불순물이 도핑되지 않은 영역으로 게이트 전극(124) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다.
그리고, 도 9 및 도 10에 도시된 바와 같이, 크롬층 패턴(58)을 제거한 후, 게이트 전극(124)을 마스크로 하여 저농도의 p형 또는 n형 도전형 불순물을 주입하여 저농도 도핑 영역(152)을 형성한다. 즉, 소스 영역(153)과 채널 영역(154) 사이에 그리고, 드레인 영역(153)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성된다.
게이트선(121, 124) 및 유지 전극선(131, 133)의 형성과 다결정 규소층(150)에 p형 및 n형 도전형 불순물 주입 과정 및 저농도 도핑 영역의 형성 과정을 좀 더 구체적으로 설명하면 다음과 같다.
감광층을 사용하는 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전층(120A)을 식각하여 p형 박막 트랜지스터의 게이트선(도시되지 않음)을 형성한 후 p형 불순물을 주입하여 p 형 박막 트랜지스터의 소스 영역, 드레인 영역, 채널 영역을 형성한다. 이 때, 액정 표시 패널과 같이, n 형 박막 트랜지스터가 형성될 부분은 감광층에 의해 덮여서 보호된다. 그리고, 감광층을 제거하고, n형 박막 트랜지스터가 형성될 부분에 게이트 도전층을 형성한다.
그리고 p형 박막 트랜지스터의 게이트선 및 n형 박막 트랜지스터가 형성될 부분의 게이트 도전층을 덮도록 마스크 금속층을 형성한다. 마스크 금속층은 하부층을 패터닝하고 이온을 도핑하기 위한 마스크를 형성하는 층으로, 게이트 도전층과 동일한 식각액으로 식각할 수 있고, 서로 다른 식각비를 가지는 금속을 사용할 수도 있다. 본 발명에서는 마스크 금속층으로 크롬층을 사용하였다.
이어서 다른 감광층을 사용하는 사진 식각 공정으로 n형 박막 트랜지스터 영 역의 게이트 도전층(120A) 및 마스크 금속층을 식각하여 n형 박막 트랜지스터의 게이트선(121, 124) 및 게이트선의 폭보다 넓은 마스크 패턴을 형성하고 마스크 패턴을 마스크로 하여 n형 불순물을 주입하여 n 형 박막 트랜지스터의 소스 영역(153), 드레인 영역(155), 채널 영역(154)을 형성한다. 이 때, p 형 박막 트랜지스터가 형성되어 있는 부분은 마스크 금속층에 의하여 덮여서 보호된다. 여기서 채널 영역(154)은 불순물이 주입되지 않은 영역으로 게이트 전극(124) 아래에 위치하며 소스 영역(153)과 드레인 영역(155)을 분리시킨다. 다음으로, 마스크 패턴을 제거한 후 n형 불순물을 저농도로 도핑하여 저농도 도핑 영역을 형성한다. n형 및 p형 박막 트랜지스터 영역의 형성 공정은 순서가 바뀌어도 무방하다.
다음으로, 도 11 및 도 12에 도시된 바와 같이, 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 형성된 절연 기판(110)의 전면에 절연 물질을 적층하여 층간 절연막(601)을 형성한다. 이러한 층간 절연막(601)은 우선, 산화 규소(SiO2)층을 형성한 후에 질화 규소(SiNx)층을 형성하여 이중층으로 형성할 수 도 있다. 그리고, 층간 절연막(601)을 플라즈마로 식각하여 소스 전극(173) 및 드레인 전극(175)과 다결정 규소층의 소스 영역 (153) 및 드레인 영역(155)이 각각 접촉하기 위한 제1 접촉구(161) 및 제2 접촉구(162)를 형성한다.
다음으로, 도 13 및 도 14에 도시된 바와 같이, 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 층간 절연막(601) 위에 형성한다. 데이터 선(171)의 소스 전극(173)은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되고, 드레인 전극(175)의 일단은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결된다. 데이터선(171)은 게이트선(121)과 수직으로 교차하도록 형성하며 데이터선(171)과 게이트선(121)에 의해 후술할 화소 전극(190)이 형성되는 화소 영역이 정의된다. 그리고, 층간 절연막(601) 위에 유기막 또는 무기막으로 보호막(602)을 형성한다.
다음으로, 도 15 및 도 16에 도시된 바와 같이, 드레인 전극(175)을 노출하는 제3 접촉구(163)를 보호막(602)에 형성한다.
다음으로, 도 1 및 도 2에 도시된 바와 같이, 보호막(601) 위에 ITO를 증착하고 이를 패터닝하여 화소 전극(190)을 형성한다. 이 경우, 드레인 전극(175)의 타단은 제3 접촉구(163)를 통해 화소 전극(190)과 연결된다.
한편, 본 발명의 일 실시예인 다결정 규소층을 가지는 투과형 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 적용된 다결정 규소층은 다결정 규소층을 가지는 반투과형 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에도 적용 가능하다.
이하에서 본 발명의 다른 실시예에 따른 다결정 규소층을 가지는 반투과형 액정 표시 장치용 박막 트랜지스터 표시판에 대해 도면을 참고로 하여 상세히 설명한다.
도 17은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
도 17 및 도 18에 도시한 바와 같이, 투명한 절연 기판(10) 위에 산화 규소 (SiO2) 또는 질화 규소(SiNx)로 이루어진 차단층(111)이 형성되어 있다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 석영 또는 사파이어 등이 바람직하다.
차단층(111) 위에는 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(Lightly Doped Drain, LDD)(152)이 포함된 다결정 규소층(150)이 형성되어 있다.
여기서, 차단층(111)은 절연 기판(110)과 다결정 규소층(150)간의 접착성을 향상시키며, 후술할 SLS 결정화 방식으로 비정질 규소층(150A)을 다결정 규소층(150)으로 결정화할 경우, 절연 기판(110) 내부에 존재하는 도전성 불순물이 다결정 규소층(150)으로 확산하는 것을 방지하는 역할을 한다.
이러한 다결정 규소층(150)은 차단층(111)의 상면에 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 비정질 규소층(150A)을 형성하고, 비정질 규소층(150A)을 SLS(Sequential Lateral Solidification) 결정화 방식으로 레이저 열처리(laser annealing)함으로써 형성된다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 N형 또는 P형 도전형 불순물이 고농도로 도핑되고, 채널 영역(154)에는 불순물이 도핑되지 않는다.
그리고, 다결정 규소층(150) 위에는 2000Å 이상의 두께로 게이트 절연막(140)이 형성되어 있다. 이러한 게이트 절연막(140)은 유전율(ε)이 8 이상인 것 이 바람직하며, 유전율(ε)이 8 이상인 절연막으로는 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 등이 바람직하다. 이 경우 기생 용량이 증가하므로 온 전류(Ion)가 증가하게 된다.
그리고, 2000Å 이상의 두께로 게이트 절연막(140)을 형성함으로써 SLS 결정화에 의해 다결정 규소층(150)에 발생하는 돌기(55)에 의해 게이트 절연막(140)이 손상 및 파괴되는 것을 방지한다. 즉, 돌기(55)는 다결정 규소층(150) 두께의 반 정도의 두께로 발생한다. 예컨대 다결정 규소층(150)이 약 1000Å의 두께로 형성될 경우에 돌기(55)는 약 450Å의 두께로 형성되기 때문에 다결정 규소층(150)의 표면의 거칠기(Roughness)가 커지게 되어 게이트 절연막(140)이 손상 및 파괴되어 신뢰성 측면에서 불량할 수 있으나 게이트 절연막(140)을 두꺼운 두께인 2000Å 이상으로 형성하고 유전율(ε)이 8 이상인 것으로 형성함으로써 양호한 신뢰성을 가지는 게이트 절연막(140)을 형성할 수 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분(도시하지 않음)은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층 (150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(159)이 생기고, 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하고 드레인 영역(155)과는 분리되어 있다.
게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬(Cr)/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 층간 절연막(601)이 산화 규소(SiO2) 또는 질화 규소(SiNx)를 이용하여 형성되어 있다. 층간 절연막(601)은 SiO2/SiN로 이루어진 이중층으로 형성할 수 있으며, 이 경우 SiO2/SiN 이중층으로 형성하면 SiO2 단일층으로 형성할 때보다 박막 트랜지스터의 신뢰성이 향상된다.
층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.
층간 절연막(601) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위의 몰리브덴 계열의 금속으로 이루어진다. 또한, 데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막일 수도 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 층간 절연막(601) 위에 보호막(602)이 유기막 또는 무기막 등으로 형성되어 있다. 이러한 보호막(602)은 드레 인 전극(175)을 드러내는 제3 접촉구(163)를 가진다. 이러한 보호막(602)은 드레인 전극(175)을 드러내는 제3 접촉구(163)를 가진다. 보호막(602)의 표면에는 요철 형상을 가지는 엠보싱(Embossing)(50)이 형성되어 있다. 엠보싱(50)은 반사 전극을 이용할 때 반사 능력을 향상시킨다. 그리고 보호막(602) 위에 ITO로 이루어진 투과 전극(192)이 형성되어 있다. 투과 전극(192) 위에 알루미늄-네오디뮴(AlNd)과 같은 금속으로 이루어지며 제3 접촉구(163)를 통하여 드레인 전극(175)과 연결되는 반사 전극(194)이 형성되어 있다. 이러한 반사 전극(194)과 투과 전극(192)을 화소 전극이라 한다. 또한, 반사 전극(194)에는 투과창(195)이 형성되어 있고, 투과창(195) 부분에는 투과 전극(192)만이 존재한다. 투과창(195)은 투과형으로 사용될 때 백라이트로부터 나오는 빛이 통과할 수 있는 통로로서 사용되어 투과창(195)을 통해 투과 전극(192)을 투과한 빛이 액정까지 전달한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판 및 그 제조 방법은 게이트 절연막을 두꺼운 두께인 2000Å 이상으로 형성하고 유전율(ε)이 8 이상인 것으로 형성함으 로써 양호한 신뢰성을 가지는 게이트 절연막을 형성할 수 있다는 장점이 있다.
Claims (9)
- 절연 기판,상기 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 다결정 규소층,상기 다결정 규소층 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되며 있으며 상기 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선,상기 게이트선 위에 형성되어 있는 층간 절연막,상기 층간 절연막 위에 형성되며 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,상기 층간 절연막 위에 형성되며 상기 드레인 영역과 연결되는 드레인 전극,상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 보호막,상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,상기 게이트 절연막은 유전율이 8 이상인 박막 트랜지스터 표시판.
- 제1항에서,상기 게이트 절연막은 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 중에서 선 택된 어느 하나인 박막 트랜지스터 표시판.
- 제1항에서,상기 게이트 절연막의 두께는 2000Å 이상인 박막 트랜지스터 표시판.
- 제1항에서,상기 화소 전극은 투과창을 가지는 반사 전극과 투과 전극으로 이루어져 있는 박막 트랜지스터 표시판.
- 절연 기판 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층의 상부에서 레이저를 조사하여 상기 비정질 규소층을 다결정 규소층으로 형성하는 단계,상기 다결정 규소층 위에 유전율 8 이상의 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,상기 다결정 규소층에 소스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,상기 게이트선 위에 층간 절연막을 형성하는 단계,상기 층간 절연막 및 게이트 절연막을 식각하여 상기 소스 영역 및 상기 드레인 영역을 노출하는 제1 접촉구 및 제2 접촉구를 형성하는 단계,상기 층간 절연막 위에 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극과 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극을 포함하는 데이터선을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.
- 제5항에서,상기 게이트 절연막은 산화알루미늄(Al2O3) 또는 산화티타늄(TiO2) 중에서 선택된 어느 하나로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서,상기 게이트 절연막은 2000Å 이상의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서,상기 데이터선 위에 보호막을 형성하는 단계,상기 보호막 위에 상기 드레인 전극을 노출하는 제3 접촉구를 형성하는 단계,상기 보호막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조방법.
- 제5항에서,상기 비정질 규소층은 SLS를 이용하여 다결정 규소층으로 형성하는 박막 트랜지스터 표시판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094000A KR20060053587A (ko) | 2004-11-17 | 2004-11-17 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094000A KR20060053587A (ko) | 2004-11-17 | 2004-11-17 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060053587A true KR20060053587A (ko) | 2006-05-22 |
Family
ID=37150531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040094000A KR20060053587A (ko) | 2004-11-17 | 2004-11-17 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060053587A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160030439A (ko) * | 2014-09-10 | 2016-03-18 | 이노럭스 코포레이션 | 박막 트랜지스터 기판 |
| KR20220091114A (ko) * | 2020-12-23 | 2022-06-30 | 한양대학교 산학협력단 | 박막트랜지스터의 제조방법 |
-
2004
- 2004-11-17 KR KR1020040094000A patent/KR20060053587A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160030439A (ko) * | 2014-09-10 | 2016-03-18 | 이노럭스 코포레이션 | 박막 트랜지스터 기판 |
| KR20220091114A (ko) * | 2020-12-23 | 2022-06-30 | 한양대학교 산학협력단 | 박막트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101112547B1 (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 | |
| US7638375B2 (en) | Method of manufacturing thin film transistor substrate | |
| US20040180479A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20060086176A (ko) | 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치및 그 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20060053587A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100864494B1 (ko) | 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR20060028968A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| KR20050114402A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060028520A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080047935A (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR100980009B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20050054264A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2008047919A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20050081053A (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR101026801B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100992131B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100997970B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060077727A (ko) | 플라즈마 식각 장치 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| KR20080008722A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050117055A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060036241A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050093881A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |