KR20030031398A - 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 - Google Patents

다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR20030031398A
KR20030031398A KR1020020017794A KR20020017794A KR20030031398A KR 20030031398 A KR20030031398 A KR 20030031398A KR 1020020017794 A KR1020020017794 A KR 1020020017794A KR 20020017794 A KR20020017794 A KR 20020017794A KR 20030031398 A KR20030031398 A KR 20030031398A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
semiconductor layer
layer
source
Prior art date
Application number
KR1020020017794A
Other languages
English (en)
Inventor
강명구
김현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/493,038 priority Critical patent/US20050037550A1/en
Priority to PCT/KR2002/001298 priority patent/WO2003034503A1/en
Publication of KR20030031398A publication Critical patent/KR20030031398A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성하고, 그 상부에 평탄화막을 형성한 다음, 레이저를 조사하여 고상 결정 공정으로 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성한다. 이어, 다결정 규소 박막 및 평탄화막을 패터닝하여 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.

Description

다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법{A THIN FILM TRANSISTOR USING POLY SILICON AND A METHOD FOR MANUFACTURING THE SAME}
이 발명은 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
현재 낮은 융점을 가지는 유리 기판 상부에 다결정 규소의 박막을 형성하는 방법 중 가장 많이 쓰이는 방법은 엑시머 레이저 어닐닝(eximer laser annealing)하는 기술로, 기판의 상부에 직접 비정질 규소를 적층하고 비정질 규소가 흡수하는 파장대의 엑시머 레이저를 조사하여 비정질 규소를 1400℃ 정도의 온도로 용융시켜 다결정으로 결정화시킨다. 이때, 결정립의 크기는 3,000-5,000Å 정도로 비교적 균일한 입자 크기로 형성되며, 경정화되는 시간은 30-200 ns에 불과하여 유기 기판에는 손상을 주지 않는다. 하지만, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키거나 입자의 미세 구조를 조절하지 못하는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역이 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정은 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행하며, 이때 그레인의 크기는 슬릿 패턴의 폭만큼 성장시킬 수 있다.
하지만, 결정화 후 표면 상태에는 400-1,000Å 정도의 돌기가 결정입계를 따라 형성되어 반도체층의 상부에 형성되는 게이트 절연막의 계면에 응력(stress)을 유발시키며, 이는 엑시머 레이저 어닐링에 비해 10배이상 크게 나타나며, 박막 트랜지스터의 특성을 저하시키는 원인으로 작용한다.
이러한 문제점을 해결하기 위해 산화 공정을 실시하여 다결정 규소 박막의 표면에 산화막을 형성한 다음, 산화막을 제거하여 반도체층의 표면을 평탄화하는방법에 제시되었다.
하지만, 이러한 방법은 돌기가 형성된 이후에 돌기를 제거하는 방법이므로 산화 조건이나 산화막을 제거하기 위한 식각 조건을 설정하는 것이 매우 어렵다는 문제점이 있다.
본 발명의 목적은 다결정 공정시 형성되는 돌기의 형성을 억제할 수 있는 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터의 구조를 도시한 단면도이고,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소의 반도체층 상부에 버퍼층을 형성한 다음 엑시머 레이저 결정 또는 측면 고상 결정을 통하여 비정질 규소층을 다결정 규소층으로 결정화한다.
더욱 상세하게, 본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성하고, 그 상부에 평탄화막을 형성한 다음, 레이저를 조사하는 고상 결정 공정으로 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성한다. 이어, 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.
여기서, 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막과 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극을 추가로 형성할 수 있다. 보호막은 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는 국부적으로 엑시머 레이저를 조사하여 비정질 규소를 완전히 용융시켜 액상 영역을 형성하고 냉각하면서 결정화 공정을 진행하거나, 또는 레이저빔을 슬릿 모양을 가지는 마스크의 투과 영역이 통과시켜 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한 다음 고상 영역의 경계면에 수직하게 그레인을 성장시키는 순차적 측면 고상 결정(sequential lateral solidification) 공정을 실시하여 비정질 규소를 다결정 규소로 결정화한다. 이때, 결정화 공정에서 결정립계를 따라 형성되는 돌기의 성장을 억제하기 위해 비정질 규소 박막의 상부에 버퍼층을 형성한 다음 앞에서 언결한 바와 같은 엑시머 레이저 결정 또는 측면 고상 결정 공정을 진행한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 1을 참조하여 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이다.
도 1에서 보는 바와 같이, 절연 기판(10)의 상부에는 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 또한, 반도체층(20)의 상부에는 제조 공정시 반도체층(20)의 표면에 결정립계를 따라 돌기가 형성되는 것을 방지하기 위해 평탄화막(90)이 형성되어 있다. 이때, 평탄화막(90)은 레이저를 투과시킬 수 있는 유전 재료(dielectric material)로서 산화 규소(SiO2) 또는 질화 규소(SixNy) 등이 가능하며, 100-1,500Å 범위의 두께가 적당하다.
기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화 규소 (SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극(40)이 형성되어 있다. 이때, 도면에는 나타나 있지 않지만 게이트 절연막(30)의 상부에는 게이트 전극(40)과 연결되어 있는 게이트선이 추가될 수 있다.
게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다.
층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 이때, 층간 절연막(50)의 상부에는 도면에 나타나 있지 않지만 소스 전극(62)과 연결되어 있는 데이터선이 추가로 형성될 수 있다.
층간 절연막(50)의 상부에는 질화 규소 또는 산화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 이루어진 보호막(70)이 형성되어 있으며, 그 상부에는 보호막(70)의 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 있는 화소 전극(80)이 형성되어 있다.
이때, 이러한 박막 트랜지스터에는 기판(10)과 반도체층(20) 사이에 버퍼층이 추가될 수 있다.
다음은 이러한 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법에 대하여 도 1 및 도 2a 내지 2f를 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
우선, 도 2a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 비정질 규소 박막을 적층한 다음 그 상부에 산화 규소를 1,000 정도의 두께로 적층하여 평탄화막(90)을 형성한다. 이어, 비정질 규소 박막(25)에 레이저를 조사하여 비정질 규소를 액상으로 녹여 용융시킨 다음 냉각하면서 그레인을 성장시키는 엑시머 레이저 결정 또는 측면 고상 결정 공정을 진행하여 다결정 규소 박막(25)을 형성한다. 이렇게, 본 발명에 따른 제조 방법에서와 같이 비정질 규소 박막(25)의 상부에 평탄화막(90)을 형성한 다음, 다결정 공정을 진행하는 경우에는 다결정 규소 박막(25)의 표면에서 성장하는 돌기의 성장을 억제할 수 있다. 이때, 유전 재료로서 산화 규소(SiO2) 또는 질화 규소(SiXNY) 등이 가능하다. 여기서, 유전 재료의 두께는 100Å에서 1500Å 정도까지 효과가 있으며 그 중 높은 에너지로 비정질 규소를 완전 용융(complete melting)시키는 경우에는 1000Å 정도의 두께로 평탄화막(90)을 형성하는 것이 다결정 규소 박막(25)을 평탄화하는데 가장 효과적이며, 낮은 에너지를 이용하여 비정질 규소를 부분 용융(partial melting)시키는 경우에는 100~200Å의 두께로 평탄화막(90)을 형성하는 것이 평탄화 효과를 극대화할 수 있다. 실제 실험예에서 평탄화막(90)을 형성한 다음 비정질 규소를 경정화하여 다결정 규소 박막(25)을 형성한 결과 표면의 거칠기는 ±100Å 미만으로 측정되었으며, 측면 고상 결정에서는 마스크를 이용하면서 레이저를 조사할 때 발생하는 샷(shot)의 자국이 사라진 것을 확인하였다.
이어, 도 2b에서 보는 바와 같이, 액티브용 마스크를 이용한 사진 식각 공정을 다결정 규소 박막(25) 및 그 상부의 평탄화막(90)을 패터닝하여 반도체층(20)을 형성한다.
이어, 도 2c에서 보는 바와 같이, 산화 규소(SiO2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한 다음, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 반도체층(20)의 채널 영역(21) 상부에 게이트 전극(40)을 형성한다. 이어, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온주입하고 활성화하여 채널 영역(21)을 중심으로 양쪽에 소스 및 드레인 영역(22, 23)을 형성한다.
이어, 도 2d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30) 및 평탄화막 (90)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 2e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이어, 도 2f에서 보는 바와 같이, 절연 기판(10)의 상부에 절연 물질을 적층하여 보호막(70)을 형성하고, 패터닝하여 드레인 전극(63)을 드러내는 접촉 구멍(72)을 형성한다.
이어, 도 1에서 보는 바와 같이 보호막(70)의 상부에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
본 발명의 실시예에서는 평탄화막(90)을 그대로 남긴채 박막 트랜지스터를 완성하였지만, 평탄화막(90)을 제거할 수도 있으며, 게이트 절연막으로 평탄화막을 대신 사용할 수도 있다.
또한, 화소 전극을 형성하는 공정까지 설명하여 박막 트랜지스터의 제조 공정을 설명하였지만, 본 발명의 기술은 유기 EL 등의 표시 장치에 스위칭 소자로 사용되는 다결정 규소 박막 트랜지스터의 제조 공정에도 동일하게 적용할 수 있다.
이처럼, 본 발명에서는 비정질 규소막의 상부에 평탄화막을 적층한 다음 다결정 공정을 실시함으로써 반도체층의 표면에 형성되는 돌기를 억제할 수 있어 반도체층 표면의 균일도를 향상시킬 수 있으며, 이를 통하여 박막 트랜지스터 및 이를 포함하는 표시 장치의 특성을 향상시킬 수 있다.

Claims (11)

  1. 다결정 규소로 이루어져 있으며, 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층,
    상기 반도체층 상부에 형성되어 있는 평탄화막,
    상기 반도체층 및 평탄화막을 덮는 게이트 절연막,
    상기 채널 영역의 상기 게이트 절연막 상부에 형성되어 있는 게이트 전극,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극
    을 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 드레인 전극과 상기 화소 전극 사이에 형성되어 있으며, 질화 규소 또는 SiOC 또는 SiOF 또는 유기 절연 물질로 이루어진 보호막을 더 포함하는 박막 트랜지스터.
  3. 제1항에서,
    상기 평탄화막은 산화 규소 또는 질화 규소로 이루어진 박막 트랜지스터.
  4. 제1항에서,
    상기 평탄화막은 100-1,500Å 범위의 두께를 가지는 박막 트랜지스터.
  5. 제1항에서,
    상기 박막 트랜지스터는 액정 표시 장치의 스위치 소자로 사용되는 박막 트랜지스터.
  6. 제1항에서,
    상기 박막 트랜지스터는 유기 EL의 스위칭 소자로 사용되는 박막 트랜지스터.
  7. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    상기 비정질 규소 박막의 상부에 산화 규소 또는 질화 규소를 적층하여 평탄화막을 형성하는 단계,
    레이저를 조사하여 결정 공정으로 상기 비정질 규소 박막을 결정화하여 다결정 규소 박막을 형성하는 단계,
    상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터의 제조 방법.
  8. 제7항에서,
    상기 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막을 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터의 제조 방법.
  9. 제7항에서,
    상기 평탄화막은 100-1,500Å 범위의 두께로 형성하는 표시 장치용 박막 트랜지스터의 제조 방법.
  10. 제7항에서,
    상기 다결정 규소 박막 형성 단계 이후 상기 평탄화막을 제거하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터의 제조 방법.
  11. 제7항에서,
    상기 표시 장치는 액정 표시 장치 또는 유기 EL인 표시 장치용 박막 트랜지스터의 제조 방법.
KR1020020017794A 2001-10-15 2002-04-01 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 KR20030031398A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/493,038 US20050037550A1 (en) 2001-10-15 2002-07-09 Thin film transistor using polysilicon and a method for manufacturing the same
PCT/KR2002/001298 WO2003034503A1 (en) 2001-10-15 2002-07-09 A thin film transistor using polysilicon and a method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010063366 2001-10-15
KR1020010063366 2001-10-15

Publications (1)

Publication Number Publication Date
KR20030031398A true KR20030031398A (ko) 2003-04-21

Family

ID=29564630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020017794A KR20030031398A (ko) 2001-10-15 2002-04-01 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20030031398A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973800B1 (ko) * 2003-03-03 2010-08-03 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US10541380B1 (en) 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
US11348985B2 (en) 2019-06-19 2022-05-31 Samsung Display Co., Ltd. Display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973800B1 (ko) * 2003-03-03 2010-08-03 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US10541380B1 (en) 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
US10873053B2 (en) 2018-08-30 2020-12-22 Samsung Display Co., Ltd. Display panel with substrate comprising an opening and adjacent grooves
US11456440B2 (en) 2018-08-30 2022-09-27 Samsung Display Co., Ltd. Display device with substrate comprising an opening
US11348985B2 (en) 2019-06-19 2022-05-31 Samsung Display Co., Ltd. Display panel
US11943974B2 (en) 2019-06-19 2024-03-26 Samsung Display Co., Ltd. Display panel

Similar Documents

Publication Publication Date Title
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100292922B1 (ko) 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR100947180B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
KR100703467B1 (ko) 박막트랜지스터
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR100767380B1 (ko) 박막 트랜지스터
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법
KR100595315B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
KR20030025998A (ko) 액정표시장치용 박막트랜지스터의 제조방법
JP2001053278A (ja) 薄膜トランジスタおよびこれを用いた表示装置の製造方法
KR20060018134A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060018138A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20050021096A (ko) 액정표시소자 제조방법
KR20050057924A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application