CN105070764A - Tft、阵列基板、显示装置及tft的制备方法 - Google Patents

Tft、阵列基板、显示装置及tft的制备方法 Download PDF

Info

Publication number
CN105070764A
CN105070764A CN201510547997.7A CN201510547997A CN105070764A CN 105070764 A CN105070764 A CN 105070764A CN 201510547997 A CN201510547997 A CN 201510547997A CN 105070764 A CN105070764 A CN 105070764A
Authority
CN
China
Prior art keywords
drain
grid
heavily doped
doped region
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510547997.7A
Other languages
English (en)
Inventor
赵莽
陈归
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510547997.7A priority Critical patent/CN105070764A/zh
Priority to PCT/CN2015/089221 priority patent/WO2017035851A1/zh
Priority to US14/783,802 priority patent/US9722094B2/en
Publication of CN105070764A publication Critical patent/CN105070764A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种TFT、阵列基板、显示装置及TFT的制备方法，该TFT包括衬底、缓冲层、图案化多晶硅层、隔离层、栅极层、绝缘层及源漏极图案层。缓冲层位于衬底之上。图案化多晶硅层设在缓冲层上，其包括位于两外侧源极重掺杂区和漏极重掺杂区和中部的沟道区。隔离层覆盖在图案化多晶硅层上。栅极层设在隔离层上，其包括对应沟道区的第一栅极和第二栅极，绝缘层覆盖在栅极层之上。源漏极图案层设在绝缘层上，其包括源极图案、漏极图案和桥梁图案，源极图案与源极重掺杂区连接，漏极图案与漏极重掺杂区连接，桥梁图案的两端分别与第一栅极连接和第二栅极连接。本发明能在提高TFT的驱动能力的同时不影响漏电流。

Description

TFT、阵列基板、显示装置及TFT的制备方法
技术领域
本发明涉及液晶技术领域，特别是涉及一种基于双栅极结构的低温多晶硅TFT、阵列基板、显示装置及TFT的制备方法。
背景技术
随着低温多晶硅(LowTemperaturePoly-Silicon,LTPS)半导体薄膜晶体管(Thin-filmtransistor，TFT)的发展，以及由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到SystemonPanel(SOP)的相关技术研究，并逐步成为现实。与此同时，由于LTPS半导体高迁移率的因素，其漏电特性相对于A-Si而言变得很差，漏电成为在LTPS设计中不可忽略的一部分。
如图1所示：图1是现有技术的LTPSN-TFT的结构示意图。该LTPSN-TFT包括衬底10、缓冲层11、图案化多晶硅层12、隔离层13、栅极层14、绝缘层15和源漏极图案层16，其中，图案化多晶硅层12的两侧分别是源极重掺杂区121和漏极重掺杂区122，以及位于中间的沟道区120。
传统的LTPSTFT的电性受多晶硅工艺的影响比较严重，多晶硅的界面态的特性会直接影响LTPSTFT的漏电流、亚阈值摆幅和阈值电压。这种传统的LTPSTFT相对于非晶硅(A-Si)具有很好的迁移率特性，其导通电流和导通的速度都比A-Si好。正是由于这种高迁移率的特性，使得LTPSTFT器件的漏电流也比A-Si大很多，这种大的漏电流会影响器件正常工作。
如图2所示：图2是现有技术的一种具有LDD的Signal-GateN-TFT的结构示意图。该Signal-GateN-TFT为具有单个栅极的N型TFT，LDD指LightlyDopedDrain，即轻掺杂漏，图2所述的这种TFT的设计在源重掺杂区221与漏重掺杂区222与沟道220之间增加了两个LDD区223，LDD区223可以有效地增加源漏极26与沟道220之间势垒的宽度。
LDD区223的目的是形成一个较源漏极端高的串联电阻值，形成一个浓度缓冲区，来降低此区的漏极端边缘电场的梯度，减缓电场增强漏电流产生与避免热载流子效应。综上，图2所示的TFT结构能够有效地降低器件的漏电流。但是，有时为了提高晶体管的迁移率特性，较高的迁移率也将带来较大的器件漏电流，光靠这种TFT的结构设计并不能有效地降低器件的漏电流，尤其是在器件长期工作导致器件特性变差的时候，这种器件的漏电流变的更加不可忽略。
如图3所示：图3是现有技术的一种具有LDD区的Dual-GateN-TFT的结构示意图。Dual-GateN-TFT即具有双栅结构的TFT，即栅极层34包括有第一栅极341和第二栅极342。
这种结构的设计相当于增加了整个TFT的沟道长度，但是又有不输于图2所示TFT的驱动能力。这种设计增加了源漏极导通沟道的长度，能够有效地降低器件的漏电流，这种TFT的结构受到很多面板厂家的欢迎。虽然，这种器件的结构有不输于图2所示器件的驱动能力，但是跟所有的具有LDD区的TFT一样，这种器件的驱动能力会受到LDD区的严重影响，其驱动能力要小于图1所示器件。
发明内容
本发明提供一种TFT、阵列基板、显示装置及TFT的制备方法，能够解决现有技术存在的难以在提高TFT的驱动力的同时不影响漏电流的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种TFT，该TFT包括衬底、缓冲层、图案化多晶硅层、隔离层、栅极层、绝缘层及源漏极图案层。缓冲层位于衬底之上。图案化多晶硅层设置在所述缓冲层之上，所述图案化多晶硅层包括分别位于两外侧源极重掺杂区和漏极重掺杂区，以及位于所述源极重掺杂区和漏极重掺杂区之间的沟道区。隔离层覆盖在所述图案化多晶硅层之上。栅极层设在所述隔离层之上，所述栅极层包括并列设置的第一栅极和第二栅极，所述第一栅极和所述第二栅极均对应所述沟道区。绝缘层覆盖在所述栅极层之上。源漏极图案层设置在所述绝缘层之上，所述源漏极图案层包括源极图案、漏极图案和桥梁图案，所述源极图案与所述源极重掺杂区连接，所述漏极图案与所述漏极重掺杂区连接，所述桥梁图案的一端与所述第一栅极连接，另一端和所述第二栅极连接。
其中，所述图案化多晶硅层还包括第一轻掺杂漏区、第二轻掺杂漏区和第三轻掺杂漏区，所述第一轻掺杂漏区位于所述源极重掺杂区内侧，并与所述源极重掺杂区电连接，所述第二轻掺杂漏区位于所述漏极重掺杂区内侧，并与所述漏极重掺杂区电连接。所述沟道区包括第一沟道区和第二沟道区，所述第一沟道区位于所述第一轻掺杂漏区内侧，并与所述第一轻掺杂漏区电连接，所述第二沟道区位于所述第二轻掺杂漏区内侧，并与所述第二轻掺杂漏区电连接，所述第三轻掺杂漏区位于所述第一沟道区和所述第二沟道区之间，所述第三轻掺杂漏区与所述第一沟道区和所述第二沟道区电连接。
其中，所述绝缘层上、对应于第一栅极和第二栅极的位置处均设有第一过孔，所述第一过孔内填充有导电材料，所述桥梁图案通过所述第一过孔内的导电材料与所述第一栅极和所述第二栅极电连接。
其中，所述桥梁图案完全覆盖所述第一栅极和所述第二栅极。
其中，所述隔离层和所述绝缘层上、对应于所述源极重掺杂区的位置处设有源极过孔，所述源极过孔内填充有导电材料，所述源极图案通过所述源极过孔内的导电材料与所述源极重掺杂区电连接。所述隔离层和所述绝缘层上、对应于所述漏极重掺杂区的位置处设有漏极过孔，所述漏极过孔内填充有导电材料，所述漏极图案通过所述漏极过孔内的导弹材料与所述漏极重掺杂区电连接。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，该阵列基板包括上述TFT。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示装置，该显示装置包括上述阵列基板。
为解决上述技术问题，本发明采用的再一个技术方案是：提供一种TFT的制备方法，该方法包括以下步骤：在衬底之上形成缓冲层。在所述缓冲层之上形成图案化多晶硅层，并在所述多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区，所述源极重掺杂区与所述漏极重掺杂区之间为沟道区。在所述图案化多晶硅层上形成隔离层。在所述隔离层之上形成栅极层，所述栅极层包括并列设置的第一栅极和第二栅极，所述第一栅极和所述第二栅极均对应所述沟道区。在所述栅极层之上形成绝缘层。在所述绝缘层之上形成源漏极图案层，所述源漏极图案层包括源极图案、漏极图案和桥梁图案，所述源极图案与所述源极重掺杂区连接，所述漏极图案与所述漏极重掺杂区连接，所述桥梁图案的一端与所述第一栅极连接，另一端和所述第二栅极连接。
其中，在所述缓冲层之上形成图案化多晶硅层，并在所述多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区的步骤之后还包括：在所述源极重掺杂区内侧形成第一轻掺杂漏区，所述第一轻掺杂漏区与所述源极重掺杂区电连接。在所述漏极重掺杂区内侧形成第二轻掺杂漏区，所述第二轻掺杂漏区与所述漏极重掺杂区电连接。在所述沟道区中部形成第三轻掺杂漏区，使所述沟道区分为第一沟道区和第二沟道区，并使所述第一沟道区、所述第二沟道区均与所述第三轻掺杂漏区电连接。
其中，在所述栅极层之上形成绝缘层的步骤之后包括：在所述绝缘层上、对应于第一栅极和第二栅极的位置处形成第一过孔，并在所述第一过孔内填充导电材料。在所述绝缘层和所述隔离层上、对应于所述源极重掺杂区的位置处形成源极过孔，并在所述源极过孔内填充导电材料。在所述绝缘层和所述隔离层上、对应于所述漏极重掺杂区的位置处形成漏极过孔，并在所述漏极过孔内填充导电材料。
本发明的有益效果是：区别于现有技术的情况，本发明通过在源漏极图案层上设置桥梁图案，通过桥梁图案将第一栅极和第二栅极连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小。从而实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
附图说明
图1是现有技术的LTPSN-TFT的结构示意图；
图2是现有技术的一种具有LDD的Signal-GateN-TFT的结构示意图；
图3是现有技术的一种具有LDD区的Dual-GateN-TFT的结构示意图；
图4是本发明一种TFT实施例的结构示意图；
图5是本发明一种阵列基板实施例的结构示意图；
图6是本发明一种显示装置实施例的结构示意图；
图7是本发明一种TFT的制备方法第一实施例的流程示意图；
图8是本发明一种TFT的制备方法第二实施例的流程示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
请参阅图4，图4是本发明一种TFT实施例的结构示意图。
本发明提供了一种TFT，该TFT包括衬底40、缓冲层41、图案化多晶硅层42、隔离层43、栅极层44、绝缘层45以及源漏极图案层46。
具体地，缓冲层41位于衬底40之上。其中，衬底40可以是玻璃基板，该玻璃基板材质均匀，具有高透明度和低反射率，并且有好的热稳定性，从而能在多次高温工艺之后保持性质稳定。由于TFT制造工艺中用到的化学药品很多，因而，该玻璃基板需具有很好的化学耐药性。该玻璃基板还需要具有足够的机械强度，还需要有很好的精密机械加工特性以及要有优良的电学绝缘特性。
缓冲层41可以是SiNx和SiO2，缓冲层41的作用是隔绝衬底40和图案化多晶硅层42，以防止玻璃基板内的金属离子扩散到图案化多晶硅层42中，降低缺陷中心的形成以及漏电流的产生。
图案化多晶硅层42即有源层，设置在缓冲层41之上，图案化多晶硅层42包括分别位于两外侧源极重掺杂区421和漏极重掺杂区422，以及位于源极重掺杂区421和漏极重掺杂区422之间的沟道区420。
本实施例的Dual-GateTFT为N型TFT，图案化多晶硅层42的源极重掺杂区421和漏极重掺杂区422掺杂了五价元素(如磷)，沟道区420未掺杂杂质元素。磷元素取代晶格中硅原子的位置，就形成了N型半导体。在N型半导体中，自由电子为多子，空穴为少子，主要靠自由电子导电。自由电子主要由杂质原子提供，空穴由热激发形成。掺入的杂质越多，多子(自由电子)的浓度就越高，导电性能就越强。
隔离层43也称栅氧化层，其覆盖在图案化多晶硅层42之上，作为图案化多晶硅层42和栅极层44的界面，用于将图案化多晶硅层42与栅极层44隔绝。该隔离层43可以是SiNx，或者是一层SiNx和一层SiO2。
栅极层44设在隔离层43之上，该栅极层44包括并列设置的第一栅极441和第二栅极442，第一栅极441和第二栅极442对应于沟道区420。该第一栅极441和第二栅极442位于同一水平面上。栅极层44通常采用铝以及铝合金等材料形成。
绝缘层45覆盖在栅极层44之上，绝缘层45可以为一层，也可以是两层，第一层可以是SiO，SiN或AlO，厚度在175-300nm左右。本实施例的绝缘层45包括两层，第一层是SiO2膜，为了提高膜的质量，在SiO2膜上增加了第二层SiNx。
源漏极图案层46设置在绝缘层45之上，源漏极图案层46通采用铝合金，或者金属铝，或者金属铬制作，源漏极图案层46包括源极图案461、漏极图案462和桥梁图案460，源极图案461与源极重掺杂区421连接，漏极图案462与漏极重掺杂区422连接，桥梁图案460的两端分别与第一栅极441和第二栅极442连接。源极图案461形成的源电极与像素电极相接，漏极图案462形成的漏电极与数据信号线相接。
区别于现有技术，本发明通过在源漏极图案层上设置桥梁图案，通过桥梁图案将第一栅极和第二栅极连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小。从而实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
请继续参阅图4，在另一个实施例中，图案化多晶硅层42还包括第一轻掺杂漏区4231、第二轻掺杂漏区4232和第三轻掺杂漏区4233，第一轻掺杂漏区4231位于源极重掺杂区421内侧，并与源极重掺杂区421电连接，第二轻掺杂漏区4233位于漏极重掺杂区422内侧，并与漏极重掺杂区422电连接。轻掺杂区掺杂的离子的浓度小于重掺杂区掺杂的离子的浓度。
沟道区420包括第一沟道区4201和第二沟道区4202，第一沟道区4201位于第一轻掺杂漏区4231内侧，并与第一轻掺杂漏区4231电连接，第二沟道4202区位于第二轻掺杂漏区4232内侧，并与第二轻掺杂漏区4232电连接，第三轻掺杂漏区4233位于第一沟道区4201和第二沟道区4202之间，第三轻掺杂漏区4233与第一沟道区4201和第二沟道区4202电连接。其中，第一栅极441对应于第一沟道区4201，第二栅极442对应于第二沟道区4202。
轻掺杂漏区(LightlyDopedDrain，LDD)结构，是为了减弱漏区电场、以改进热电子退化效应所采取的一种结构，即是在沟道中设置一个轻掺杂的漏区，让该轻掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应。随着栅宽度的不断减小，栅结构下的沟道长度也不断减小，晶体管中沟道长度的减小增加了源漏间电荷击穿的可能性，并引起不希望的沟道电流。
因此，本实施例在图案化多晶硅层42上设了三个轻掺杂漏区，使得这种TFT具有很小的漏电流，改善了该TFT的特性。
绝缘层45上、对应于第一栅极441和第二栅极442的位置处均设有第一过孔450，第一过孔450内填充有导电材料，桥梁图案460的一端通过第一过孔450内的导电材料与第一栅极441电连接，桥梁图案460的另一端和通过另一个第一过孔450内的导电材料与第二栅极442电连接。
桥梁图案460完全覆盖第一栅极441和第二栅极442，桥梁图案460的宽度大于或者等于第一栅极441、第三轻掺杂漏区4233和第二栅极442的总宽度。
隔离层43和绝缘层45上、对应于源极重掺杂区421的位置处设有源极过孔431，源极过孔431内填充有导电材料，源极图案461通过源极过孔431内的导电材料与源极重掺杂区421电连接。
隔离层43和绝缘层45上、对应于漏极重掺杂区422的位置处设有漏极过孔432，漏极过孔432内填充有导电材料，漏极图案462通过漏极过孔432内的导弹材料与漏极重掺杂区422电连接。
本实施例通过在源漏极图案层上设置桥梁图案，通过桥梁图案将第一栅极和第二栅极连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小，此外，本实施例还在图案化多晶硅层上间隔设了三个轻掺杂漏区，使得该TFT具有很小的漏电流。当TFT打开时，由于栅电极驱动电场的增加，使得TFT沟道中电子通道的形成比较快，因此，使该TFT具有很快的导通电流和导通速度。实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
值得一提的是，本发明的Dual-GateTFT结构还适用于P型TFT，通常，P型TFT的源极重掺杂区和漏极重掺杂区掺杂的是三价元素(如硼)，使之取代晶格中硅原子的位子，就形成P型半导体。在P型半导体中，空穴为多子，自由电子为少子，主要靠空穴导电。空穴主要由杂质原子提供，自由电子由热激发形成。掺入的杂质越多，多子(空穴)的浓度就越高，导电性能就越强。
同理，在P型TFT中，通过在源漏极图案层上设置桥梁图案，通过桥梁图案将第一栅极和第二栅极连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小，此外，本实施例还在图案化多晶硅层上间隔设了三个轻掺杂漏区，使得该TFT具有很小的漏电流。当TFT打开时，由于栅电极驱动电场的增加，使得TFT沟道中空穴通道的形成比较快，因此，使该TFT具有很快的导通电流和导通速度。实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
请参阅图5，图5是本发明一种阵列基板实施例的结构示意图。
本发明还提供了一种阵列基板，该阵列基板包括交叉分布的数据线50、栅极线51以及呈陈列分布的上述任意一实施例的TFT52。
请参阅图6，图6是本发明一种显示装置实施例的结构示意图。
本发明提供了一种显示装置，该显示装置包括外壳61和上述阵列基板62。
请参阅图7，图7是本发明一种TFT的制备方法第一实施例的流程示意图。
具体地，该方法包括以下步骤：
S100，在衬底之上形成缓冲层。
举例而言，衬底为玻璃基板，缓冲层为双层结构，底层是SiNx，上层为SiO2层。缓冲层通过CVD或者PECVD技术形成。
S101，在缓冲层之上形成图案化多晶硅层，并在多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区，源极重掺杂区与漏极重掺杂区之间为沟道区。
本步骤中，首先是在缓冲层之上形成非晶硅层(A-Si)，然后采用准分子激光退火或者固相结晶的方法将非晶硅层转化为多晶硅层，再将多晶硅层蚀刻出图案，形成图案化多晶硅层。
在图案化多晶硅层上涂光刻胶，再通过曝光、显影等工艺将图案化多晶硅层的、需要形成源极重掺杂区和漏极重掺杂区的位置显露出来，然后通过离子注入法在该位置注入离子以形成源极重掺杂区和漏极重掺杂区。
S102，在图案化多晶硅层上形成隔离层。
本步骤中，隔离层为通过CVD或者PECVD技术形成的SiO2层和SiNx层。该隔离层覆盖在图案化多晶硅层之上，作为图案化多晶硅层和栅极层的界面，用于将图案化多晶硅层与栅极层隔绝。
S104，在隔离层之上形成栅极层，栅极层包括并列设置的第一栅极和第二栅极，第一栅极和第二栅极均对应沟道区。
具体而言，栅极层可以是多层金属形成的金属化合物导电层。栅极层通常采用铝以及铝合金等材料制成，或者是铝层、钨层、铬层叠加后形成的金属化合物导电层。栅极层首先通过物理气相沉积(PhysicalVaporDeposition，PVD)技术形成栅极金属层，然后经过蚀刻等工艺形成具有所需的图案的栅极层。
S105，在栅极层之上形成绝缘层。
举例而言，绝缘层为通过CVD或者PECVD技术形成的SiO2层和SiNx层。当然，绝缘层也可以是一层SiO2层，通常为了提高膜的质量在SiO2层上增加了SiNx层。
S106，在绝缘层之上形成源漏极图案层，源漏极图案层包括源极图案、漏极图案和桥梁图案，源极图案与源极重掺杂区连接，漏极图案与漏极重掺杂区连接，桥梁图案的两端分别与第一栅极和第二栅极连接。
本实施例中，源漏极图案层是通过溅射工艺形成，例如，溅射铝或铬等金属形成源漏极金属层，再蚀刻成所需的图案，该图案包括源极图案、漏极图案和桥梁图案。
本发明的TFT的制备方法，通过在绝缘层之上形成源漏极图案层的步骤中，形成了源极图案、漏极图案和桥梁图案，桥梁图案的一端与第一栅极连接，另一端与第二栅极连接，使得源漏极图案层与栅极层连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小。实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
请参阅图8，图8是本发明一种TFT的制备方法第二实施例的流程示意图。
具体的，本实施例的一种TFT的制备方法包括以下步骤：
S200，在衬底之上形成缓冲层。
S201，在缓冲层之上形成图案化多晶硅层，并在多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区，源极重掺杂区与漏极重掺杂区之间为沟道区。
S202，在源极重掺杂区内侧形成第一轻掺杂漏区，第一轻掺杂漏区与源极重掺杂区电连接。在漏极重掺杂区内侧形成第二轻掺杂漏区，第二轻掺杂漏区与漏极重掺杂区电连接。在沟道区中部形成第三轻掺杂漏区，使沟道区分为第一沟道区和第二沟道区，并使第一沟道区、第二沟道区均与第三轻掺杂漏区电连接。
本步骤中，在图案化多晶硅层上涂光刻胶，再通过曝光、显影等工艺将图案化多晶硅层的、需要形成第一轻掺杂区、第二轻掺杂区和第三轻掺杂区的位置显露出来，然后通过离子注入法在该三个位置注入离子以形成源极重掺杂区和漏极重掺杂区。本步骤注入的离子的浓度低于上述形成重掺杂区时注入的离子的浓度。
S203，在图案化多晶硅层上形成隔离层。
S204，在隔离层之上形成栅极层，栅极层包括并列设置的第一栅极和第二栅极，第一栅极和第二栅极均对应沟道区。
S205，在栅极层之上形成绝缘层。
S206，在绝缘层上、对应于第一栅极和第二栅极的位置处形成第一过孔，并在第一过孔内填充导电材料。在绝缘层和隔离层上、对应于源极重掺杂区的位置处形成源极过孔，并在源极过孔内填充导电材料。在绝缘层和隔离层上、对应于漏极重掺杂区的位置处形成漏极过孔，并在漏极过孔内填充导电材料。
本步骤中，首先在绝缘层上涂光刻胶，然后通过曝光、显影技术使需要形成第一过孔的位置处的绝缘层去除，然后往第一过孔内填充导电材料。同理，在绝缘层上涂光刻胶，通过曝光、显影技术使需要形成源极过孔和漏极过孔的位置处的绝缘层和隔离层去除，再往源极过孔和漏极过孔内填充导电材料。
S207，在绝缘层之上形成源漏极图案层，源漏极图案层包括源极图案、漏极图案和桥梁图案，源极图案与源极重掺杂区连接，漏极图案与漏极重掺杂区连接，桥梁图案的一端通过源极过孔内的导电材料与第一栅极连接，桥梁图案的另一端通过漏极过孔内的导电材料与第二栅极连接。
本实施例的TFT的制备方法，通过在绝缘层之上形成源漏极图案层的步骤中，形成了源极图案、漏极图案和桥梁图案，桥梁图案的一端与第一栅极连接，另一端与第二栅极连接，使得源漏极图案层与栅极层连接起来，相当于加宽了栅极的宽度，使得栅极的电阻减小，从而增加了整个TFT的驱动能力。并且，由于该桥梁图案设在源漏极图案层上，其到图案化多晶硅层的距离比栅电极到图案化多晶硅层的距离远，因而该桥梁图案对图案化多晶硅层的漏电流的影响较小。此外，本实施例还在形成图案化多晶硅层之后，在图案化多晶硅层上间隔设了三个轻掺杂漏区，使得该TFT具有很小的漏电流。当TFT打开时，由于栅电极驱动电场的增加，使得TFT沟道中电子通道的形成比较快，因此，使该TFT具有很快的导通电流和导通速度。实现了提高TFT的驱动能力的同时又不影响漏电流，从而不会影响TFT正常工作的效果。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种TFT，其特征在于，包括：
衬底；
位于衬底之上的缓冲层；
设置在所述缓冲层之上的图案化多晶硅层，所述图案化多晶硅层包括分别位于两外侧源极重掺杂区和漏极重掺杂区，以及位于所述源极重掺杂区和漏极重掺杂区之间的沟道区；
覆盖在所述图案化多晶硅层之上的隔离层；
设在所述隔离层之上的栅极层，所述栅极层包括并列设置的第一栅极和第二栅极，所述第一栅极和所述第二栅极均对应所述沟道区；
覆盖在所述栅极层之上的绝缘层；以及，
设置在所述绝缘层之上的源漏极图案层，所述源漏极图案层包括源极图案、漏极图案和桥梁图案，所述源极图案与所述源极重掺杂区连接，所述漏极图案与所述漏极重掺杂区连接，所述桥梁图案的一端与所述第一栅极连接，另一端和所述第二栅极连接。
2.根据权利要求1所述的TFT，其特征在于，所述图案化多晶硅层还包括第一轻掺杂漏区、第二轻掺杂漏区和第三轻掺杂漏区，所述第一轻掺杂漏区位于所述源极重掺杂区内侧，并与所述源极重掺杂区电连接，所述第二轻掺杂漏区位于所述漏极重掺杂区内侧，并与所述漏极重掺杂区电连接；
所述沟道区包括第一沟道区和第二沟道区，所述第一沟道区位于所述第一轻掺杂漏区内侧，并与所述第一轻掺杂漏区电连接，所述第二沟道区位于所述第二轻掺杂漏区内侧，并与所述第二轻掺杂漏区电连接，所述第三轻掺杂漏区位于所述第一沟道区和所述第二沟道区之间，所述第三轻掺杂漏区与所述第一沟道区和所述第二沟道区电连接。
3.根据权利要求2所述的TFT，其特征在于，所述绝缘层上、对应于第一栅极和第二栅极的位置处均设有第一过孔，所述第一过孔内填充有导电材料，所述桥梁图案通过所述第一过孔内的导电材料与所述第一栅极和所述第二栅极电连接。
4.根据权利要求3所述的TFT，其特征在于，所述桥梁图案完全覆盖所述第一栅极和所述第二栅极。
5.根据权利要求2所述的TFT，其特征在于，所述隔离层和所述绝缘层上、对应于所述源极重掺杂区的位置处设有源极过孔，所述源极过孔内填充有导电材料，所述源极图案通过所述源极过孔内的导电材料与所述源极重掺杂区电连接；
所述隔离层和所述绝缘层上、对应于所述漏极重掺杂区的位置处设有漏极过孔，所述漏极过孔内填充有导电材料，所述漏极图案通过所述漏极过孔内的导弹材料与所述漏极重掺杂区电连接。
6.一种阵列基板，其特征在于，包括权利要求1-5任一项所述的TFT。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
8.一种TFT的制备方法，其特征在于，包括以下步骤：
在衬底之上形成缓冲层；
在所述缓冲层之上形成图案化多晶硅层，并在所述多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区，所述源极重掺杂区与所述漏极重掺杂区之间为沟道区；
在所述图案化多晶硅层上形成隔离层；
在所述隔离层之上形成栅极层，所述栅极层包括并列设置的第一栅极和第二栅极，所述第一栅极和所述第二栅极均对应所述沟道区；
在所述栅极层之上形成绝缘层；
在所述绝缘层之上形成源漏极图案层，所述源漏极图案层包括源极图案、漏极图案和桥梁图案，所述源极图案与所述源极重掺杂区连接，所述漏极图案与所述漏极重掺杂区连接，所述桥梁图案的一端与所述第一栅极连接，另一端和所述第二栅极连接。
9.根据权利要求8所述的制备方法，其特征在于，在所述缓冲层之上形成图案化多晶硅层，并在所述多晶硅层的两外侧形成源极重掺杂区和漏极重掺杂区的步骤之后还包括：
在所述源极重掺杂区内侧形成第一轻掺杂漏区，所述第一轻掺杂漏区与所述源极重掺杂区电连接；
在所述漏极重掺杂区内侧形成第二轻掺杂漏区，所述第二轻掺杂漏区与所述漏极重掺杂区电连接；
在所述沟道区中部形成第三轻掺杂漏区，使所述沟道区分为第一沟道区和第二沟道区，并使所述第一沟道区、所述第二沟道区均与所述第三轻掺杂漏区电连接。
10.根据权利要求9所述的制备方法，其特征在于，在所述栅极层之上形成绝缘层的步骤之后包括：
在所述绝缘层上、对应于第一栅极和第二栅极的位置处形成第一过孔，并在所述第一过孔内填充导电材料；
在所述绝缘层和所述隔离层上、对应于所述源极重掺杂区的位置处形成源极过孔，并在所述源极过孔内填充导电材料；
在所述绝缘层和所述隔离层上、对应于所述漏极重掺杂区的位置处形成漏极过孔，并在所述漏极过孔内填充导电材料。
CN201510547997.7A 2015-08-31 2015-08-31 Tft、阵列基板、显示装置及tft的制备方法 Pending CN105070764A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510547997.7A CN105070764A (zh) 2015-08-31 2015-08-31 Tft、阵列基板、显示装置及tft的制备方法
PCT/CN2015/089221 WO2017035851A1 (zh) 2015-08-31 2015-09-09 Tft、阵列基板及tft的制备方法
US14/783,802 US9722094B2 (en) 2015-08-31 2015-09-09 TFT, array substrate and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510547997.7A CN105070764A (zh) 2015-08-31 2015-08-31 Tft、阵列基板、显示装置及tft的制备方法

Publications (1)

Publication Number Publication Date
CN105070764A true CN105070764A (zh) 2015-11-18

Family

ID=54500089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510547997.7A Pending CN105070764A (zh) 2015-08-31 2015-08-31 Tft、阵列基板、显示装置及tft的制备方法

Country Status (3)

Country Link
US (1) US9722094B2 (zh)
CN (1) CN105070764A (zh)
WO (1) WO2017035851A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405769A (zh) * 2015-12-28 2016-03-16 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
WO2017128564A1 (zh) * 2016-01-27 2017-08-03 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110444548A (zh) * 2019-01-08 2019-11-12 友达光电股份有限公司 像素结构
CN111725250A (zh) * 2020-06-29 2020-09-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2020192574A1 (zh) * 2019-03-22 2020-10-01 京东方科技集团股份有限公司 显示装置、显示基板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117971A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452250A (zh) * 2002-04-15 2003-10-29 Lg.飞利浦Lcd有限公司 多晶硅薄膜晶体管及其制造方法
CN103035725A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极捆扎的vdmos器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
KR101438136B1 (ko) * 2007-12-20 2014-09-05 삼성전자주식회사 고전압 트랜지스터
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN104538458A (zh) * 2014-12-22 2015-04-22 京东方科技集团股份有限公司 一种显示装置、阵列基板、薄膜晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452250A (zh) * 2002-04-15 2003-10-29 Lg.飞利浦Lcd有限公司 多晶硅薄膜晶体管及其制造方法
US20060030089A1 (en) * 2002-04-15 2006-02-09 Hoon-Ju Chung Method for fabricating polycrystalline silicon thin film transistor
CN103035725A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极捆扎的vdmos器件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405769A (zh) * 2015-12-28 2016-03-16 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
WO2017128564A1 (zh) * 2016-01-27 2017-08-03 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN108598096B (zh) * 2018-06-15 2020-11-24 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110444548A (zh) * 2019-01-08 2019-11-12 友达光电股份有限公司 像素结构
WO2020192574A1 (zh) * 2019-03-22 2020-10-01 京东方科技集团股份有限公司 显示装置、显示基板及其制造方法
CN111725250A (zh) * 2020-06-29 2020-09-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN111725250B (zh) * 2020-06-29 2023-11-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2017035851A1 (zh) 2017-03-09
US20170148921A1 (en) 2017-05-25
US9722094B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
CN105070764A (zh) Tft、阵列基板、显示装置及tft的制备方法
US9882055B2 (en) TFT substrate structure and manufacturing method thereof
CN101840865B (zh) 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN103050410B (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN105097841B (zh) Tft基板的制作方法及tft基板
TW201721720A (zh) 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
CN105789117B (zh) Tft基板的制作方法及制得的tft基板
CN102881657B (zh) 一种cmos晶体管及其制造方法
CN105633101A (zh) Tft阵列基板及其制造方法、显示装置
WO2011141954A1 (ja) 表示装置用薄膜半導体装置及びその製造方法
CN109817645B (zh) 阵列基板及其制作方法、显示面板、电子设备
CN104882485A (zh) 薄膜晶体管及其制造方法
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN104576750A (zh) 薄膜晶体管结构
US10038074B2 (en) Manufacture method of TFT substrate and manufactured TFT substrate
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN103531592A (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN104701175A (zh) 一种薄膜晶体管的制造方法
CN100373633C (zh) 不对称的薄膜晶体管结构
CN114203726B (zh) 显示面板及其制备方法
Kim et al. A delta-doped amorphous silicon thin-film transistor with high mobility and stability
CN216054708U (zh) 一种新型的tft器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151118

RJ01 Rejection of invention patent application after publication