CN101840865B - 一种薄膜晶体管的制造方法及用该方法制造的晶体管 - Google Patents
一种薄膜晶体管的制造方法及用该方法制造的晶体管 Download PDFInfo
- Publication number
- CN101840865B CN101840865B CN2010101693860A CN201010169386A CN101840865B CN 101840865 B CN101840865 B CN 101840865B CN 2010101693860 A CN2010101693860 A CN 2010101693860A CN 201010169386 A CN201010169386 A CN 201010169386A CN 101840865 B CN101840865 B CN 101840865B
- Authority
- CN
- China
- Prior art keywords
- layer
- ldd
- film transistor
- grid
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 160
- 238000009413 insulation Methods 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000010408 film Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 5
- 238000000992 sputter etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 238000005457 optimization Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229940090044 injection Drugs 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管的制造方法及用该方法制造的晶体管,该方法的特征在于:在基板上依次形成表面覆盖层、多晶硅岛有源层、栅绝缘层、栅极导电层和辅助层,对辅助层进行光刻形成LDD形成层,并利用LDD形成层的作用,仅进行一次掺杂离子注入便在多晶硅岛有源层上形成轻掺杂漏极区、重掺杂源极、重掺杂漏极和沟道,本发明的方法仅需一次离子注入,简化了制造工序,减低了制造成本;采用本方法制造的具有轻掺杂漏极的薄膜晶体管,具有电极面积小,数值孔径大的优点。
Description
技术领域
本发明涉及低温多晶硅薄膜晶体管制造领域,特别是涉及一种具有轻掺杂漏极的薄膜晶体管的制造方法及用该方法制造的晶体管。
背景技术
低温多晶硅薄膜晶体管(LTPS TFT)相比传统的非晶硅(α-Si)薄膜晶体管具有更高的电子迁移率,响应速度快,图像数据写入时间短,易于实现大面积的视频显示。另外,多晶硅还具有光敏性差;工作稳定;透明性好;工艺上可实现自对准;周边驱动电路与显示区可以实现集成一体化等特点,解决了α-Si TFT技术中引线过多、难以自动检测等一系列问题,使得多晶硅TFT在平板显示中的应用中展现出了诱人的前景。因此,多晶硅TFT己成为目前国际上显示领域研究的焦点。
低温多晶硅薄膜晶体管虽然具有较高的电子迁移率(比非晶硅高约2-3个数量级),但是,位于漏极区域的强电场,通常会造成较高的漏电流。为了抑制漏极区电场的大小,现有技术提出了轻掺杂漏极(LDD)结构、偏置栅极结构以及多栅极结构。其中,轻掺杂漏极(LDD)技术为半导体界普遍采用以降低薄膜晶体管漏电流。
以现有技术制作包含轻掺杂漏极的薄膜晶体管时,通常是先利用较低的剂量进行离子注入,在栅极两侧的多晶硅岛内形成轻掺杂漏极,然后再利用图案化的光刻胶盖住靠近栅极的轻掺杂漏极,实施重掺杂形成源漏极。这种低温多晶硅薄膜晶体管工艺需要两次光刻工艺,工艺步骤复杂,增加了制造时间和成本,且容易产生对位偏差而影响薄膜晶体管的电学性质。
以现有另一技术制作包含轻掺杂漏极的薄膜晶体管时,如图1所示,该方法先以栅极5为掩膜进行轻掺杂工艺,在多晶硅层中形成有源沟道3和轻掺杂区7;然后在栅极5两侧形成侧壁500,覆盖部分轻掺杂7,再以栅极和侧壁作为掩膜进行重掺杂形成重掺杂的源漏极区6。这种方法可以解决轻掺杂漏极区的对称,但工艺复杂,需要两次离子注入。
以现有另一技术制作包含轻掺杂漏极的薄膜晶体管时,如图2所示,该方法先以栅极5为掩膜进行轻掺杂工艺,在多晶硅层中形成有源沟道3和轻掺杂区7;然后进行栅极金属氧化,在栅极5上形成栅极氧化层400,覆盖部分轻掺杂7,再以栅极氧化层掩膜进行重掺杂形成重掺杂的源漏极区6。这种方法也可以解决轻掺杂漏极区的对称,但工艺复杂,仍然需要两次离子注入。
以现有另一技术制作包含轻掺杂漏极的薄膜晶体管时,如图3所示,该方法在栅极金属层上形成光刻胶图形600,以湿法过刻蚀工艺形成栅极5,并以光刻胶图形为掩膜进行重掺杂工艺形成重掺杂的源漏极区6;然后去掉光刻胶以栅极为掩膜形成轻掺杂漏极区7。这种方法也可以解决轻掺杂漏极区的对称,但工艺复杂,仍然需要两次离子注入。
现有制作包含轻掺杂漏极的薄膜晶体管的技术,需要用高剂量注入来形成源漏极,低剂量注入来形成轻掺杂漏极,两次离子注入使薄膜晶体管的生产过程变得复杂、生产成本过高。
发明内容
本发明所要解决的技术问题是:弥补上述现有技术的不足,提供一种低温多晶硅薄膜晶体管的制造方法,采用一次离子注入形成重掺杂源漏极和轻掺杂漏极,简化了生产工艺;本发明还提供了一种具有轻掺杂漏极的薄膜晶体管。
本发明的技术问题通过以下的技术方案予以解决:
一种薄膜晶体管的制造方法,包括如下步骤:A、在基板上依次形成表面覆盖层、多晶硅岛有源层、栅绝缘层、栅极导电层和辅助层;B、利用光刻胶作保护,对辅助层进行光刻形成LDD形成层,然后采用湿法过刻蚀栅极导电层形成栅极,并使栅极的宽度小于光刻胶图形的宽度,之后去除光刻胶;C、以垂直于基板的方向作为离子入射方向,对多晶硅岛有源层进行N型掺杂剂离子注入,在多晶硅岛有源层上形成轻掺杂漏极区、重掺杂源极、重掺杂漏极和沟道;D、在栅绝缘层上形成层间绝缘层,并于层间绝缘层与栅绝缘层中对应位置形成源极接触窗口和漏极接触窗口以露出所述源极和漏极,之后,在层间绝缘层上形成导电层,所述导电层分别通过所述源极接触窗口和漏极接触窗口与源极和漏极电气连接。
实践中,上述步骤B与步骤C之间还可以包括步骤E:采用离子刻蚀的方法将LDD形成层及LDD形成层覆盖区域外的部分栅绝缘层刻除;或者步骤F:采用离子刻蚀的方法将LDD形成层及LDD形成层覆盖区域外的全部栅绝缘层刻除。
优选的,上述各方案中所述的辅助层与所述的栅绝缘层采用同样的薄膜材料和同样的制作工艺制成,且所述辅助层的厚度不大于栅绝缘层的厚度。
优选的,上述各方案中所述光刻胶图形的宽度比所述栅极的宽度大0.2-2μm
本发明还提供一种晶体管,其特征是所述晶体管的制造方法为前述的各制造方法中的一种。
本发明与现有技术对比的有益效果是:由于在制造过程中采用了LDD形成层,利用LDD形成层在制造工序中的遮挡作用,本发明的方法仅需一次离子注入便可在多晶硅岛有源层上同时形成轻掺杂漏极和重掺杂源极及重掺杂漏极,简化了制造工序,减低了制造成本。采用本方法制造的具有轻掺杂漏极的薄膜晶体管,具有电极面积小,数值孔径大的优点。
附图说明
图1是现有技术中具有轻掺杂漏极的薄膜晶体管的结构示意图;
图2是现有技术中另一具有轻掺杂漏极的薄膜晶体管离子注入示意图;
图3是现有技术中又一具有轻掺杂漏极的薄膜晶体管的结构示意图;
图4A到4D是用剖面表示的本发明实施例一的薄膜晶体管制造流程剖面示意图;
图5A到5B是用剖面表示的本发明实施例二的薄膜晶体管制造流程示意图;
图6A到6B是用剖面表示的本发明实施例三的薄膜晶体管制造流程示意图。
主要图标说明
1:基板;2:表面覆盖层;3:沟道;300:多晶硅岛有源层;4:栅绝缘层;400:栅极氧化层;410:注入离子;5:栅极;500:一种形成LDD区的侧壁;510:栅极导电层;6a,6b:重掺杂的源极和漏极区域;600:一种形成LDD区的牺牲层;7a,7b:轻掺杂漏极区域;8a,8b:源漏极导电层;9:LDD形成层;910:辅助层;10:层间绝缘层;110:源漏极接触窗口
具体实施方式
下面结合具体实施方式并对照附图对本发明做进一步详细说明。
实施例1:
参考图4A至图4D,本实施例的薄膜晶体管的制造方法包括下列步骤:
(1)参考图4A,在玻璃衬底、石英或其它基板1上通过PECVD法连续沉积表面覆盖层2和本征a-Si层(本征a-Si层是多晶硅岛有源层300的原始状态,图中只示出了多晶硅岛有源层300,而未示出本征a-Si层),其中表面覆盖层2可以防止衬底杂质如金属离子扩散并渗透到硅有源层,可由单层氮化硅(SiNx)、氧化硅(SiO2)制成或具有双层结构,优化的表面覆盖层2采用厚的二氧化硅。a-Si层的厚度为优化的为
(2)a-Si层去氢
(3)a-Si膜在低温下晶化成poly-Si薄膜,可以采用准分子激光退火(ELA)、连续横向晶化(SLS)或金属诱导晶化(MIC)等工艺技术。
(4)为了调整多晶硅的电性能,采用离子注入工艺进行沟道轻掺杂,以对薄膜晶体管的阈值电压进行调整。
(5)形成多晶硅层后,在多晶硅层上形成光刻胶图案并干法刻蚀多晶硅层形成多晶硅岛有源层300。
(6)参考图4B,形成薄膜晶体管有源层300后,在有源层300上连续形成栅绝缘层4和栅极导电层510,覆盖在多晶硅岛300上。栅极绝缘层4采用PECVD制得,可由氮化硅(SiNx)、氧化硅(SiO2)或氮氧化硅制成,一种优化的结构采用厚的氮化硅。在栅极绝缘层上采用溅射法沉积栅极导电层510,栅极导电层可以是铬或其它金属如钼、钽、钨等构成的单层结构或者以这些金属构成的多层结构。以铬为栅极材料时,栅极导电层厚度在之间,较佳厚度为
(7)参考图4B,之后在栅极导电层上510形成辅助层910,其中辅助层与栅绝缘层采用同样的薄膜材料,同样的制作工艺。辅助层910的厚度决定了轻掺杂区域的掺杂剂量,其厚度介于之间。一个较佳的实例采用氮化硅作为栅绝缘层,这时辅助层也是氮化硅,形成氮化硅的方式是采用PECVD工艺,反应气体是SiH4/NH3,优化的辅助层910厚度为
(8)参考图4C,辅助层910用光刻胶作保护进行光刻形成LDD形成层9(LDD形成层9的宽度等于光刻胶图形的宽度),之后不去光刻胶,直接以光刻胶和LDD形成层9作为保护刻蚀栅极,采用湿法过刻蚀栅极导电层510形成栅极5,由于湿法刻蚀有一定的侧向腐蚀,因此正常的刻蚀完成后,适当地延长刻蚀时间可以控制侧向腐蚀的尺寸,使栅极的宽度小于光刻胶图形的宽度,优化的光刻胶图形的宽度比与栅极的宽度大0.2-2μm,这里采用过刻蚀形成光刻胶图形的宽度与栅极的宽度差,这个差就是LDD的长度。所述多晶硅岛有源层300受LDD形成层9遮挡而不受栅极5遮挡的区域即是欲轻掺杂的区域。之后再去掉光刻胶。
(9)参考图4C,直接以LDD形成层9为掩膜,采用一次离子注入n型掺杂剂,在LDD形成层9遮挡而栅极5不遮挡的多晶硅岛有源层300区域形成轻掺杂漏极区域7a、7b,在多晶硅岛有源层300的其余不受LDD形成层9遮挡的区域形成重掺杂的源极和漏极区域(因源漏极是对称的,所以统称为源漏极而没有明确区分),轻掺杂漏极区域7a、7b间的是沟道3。因重掺杂源极和漏极的边沿与LDD形成层9的边缘对应,因此本发明无须使用另外的光刻工序来形成轻掺杂漏极区域。n型掺杂剂是磷,磷离子的掺杂剂量介于1×1014-1×1018/cm2,优化的掺杂浓度为6×1015/cm2。离子注入能量介于10-300KeV,优化的注入能量为150KeV。
(13)参考图4D,在栅绝缘层4上形成层间绝缘层10,并于层间绝缘层与栅绝缘层中形成源极接触窗口与漏极接触窗口110以露出源漏极区域6。之后,在层间绝缘层10上形成源漏极导电层8,且源漏极导电层8分别通过源漏极接触窗口110而与源漏极区6电气连接。
实施例2:
按照实施例一的方法在栅极导电层510上形成辅助层910,其中辅助层910与栅绝缘层4采用同样的薄膜材料和同样的制作工艺。辅助层910的厚度决定了轻掺杂区域的掺杂剂量,其厚度介于之间。一个较佳的实例采用氮化硅作为栅绝缘层,这时辅助层也是氮化硅,形成氮化硅的方式是采用PECVD工艺,反应气体是SiH4/NH3,优化的辅助层厚度为
按照实施例一的方法形成LDD形成层9后,不去除光刻胶,采用湿法过刻蚀栅极导电层510形成栅极5,栅极宽度小于光刻胶图形宽度,优化的光刻胶图形的宽度比与栅极的宽度大0.2-2μm,此时所述多晶硅岛有源层300受LDD形成层9遮挡而不受栅极5遮挡的区域即是欲轻掺杂的区域。之后再去掉光刻胶。不用掩膜,以各向异性反应离子刻蚀(RIE)去掉LDD形成层9,并刻蚀栅绝缘层4。如图5A所示,优选实例是LDD形成层9厚度为栅绝缘层的刻蚀量为LDD形成层9遮挡的部分与RIE刻蚀的部分形成厚度差,直接采用一次离子注入n型掺杂剂。因LDD形成层9的宽度宽于栅极5的宽度,所以LDD形成层9不仅遮挡栅极5,还部分遮挡硅岛300,从而,在掺杂时在原来LDD形成层遮挡而栅极不遮挡的区域形成轻掺杂漏极区域7a、7b,在硅岛的其余不受LDD形成层遮挡的区域形成重掺杂的源极和漏极区域,轻掺杂漏极区域7a、7b间的是沟道3。因重掺杂源极和漏极的边沿与LDD形成层9的边缘对应,因此本发明无须使用另外的光刻工序来形成轻掺杂漏极区域。n型掺杂剂是磷,磷离子的掺杂浓度介于1×1014-1×1018/cm2,优化的掺杂浓度为6×1015/cm2。离子注入能量介于10-300KeV,优化的注入能量为80KeV,与实施例一相比,离子注入能量已相应降低。
参考图5B,在栅绝缘层4上形成层间绝缘层10,并于层间绝缘层与栅绝缘层中形成源极接触窗口与漏极接触窗口110以露出源漏极区域6。之后,在层间绝缘层10上形成源漏极导电层8,且源漏极导电层8分别通过源漏极接触窗口110而与源漏极区6电气连接。与实施例一相比,用于形成漏极和源电极的绝缘膜接触孔内的锥形面积可以减小,这样各电极的面积也可以减小。相应地,数值孔径可以增加。
实施例3
又一实施例的薄膜晶体管的制造方法包括下列步骤。
按照实施例一的方法在栅极导电层510上形成辅助层910,其中辅助层910与栅绝缘4层采用同样的薄膜材料和同样的制作工艺。辅助层910的厚度决定了轻掺杂区域的掺杂剂量,其厚度介于之间。一个较佳的实例采用氮化硅作为栅绝缘层,这时辅助层也是氮化硅,形成氮化硅的方式是采用PECVD工艺,反应气体是SiH4/NH3,优化的辅助层厚度与栅绝缘层厚度一致,均为
按照实施例一的方法形成LDD形成层9后,不去除光刻胶,采用湿法过刻蚀栅极导电层510形成栅极5,栅极宽度小于光刻胶图形宽度,优化的光刻胶图形的宽度比与栅极的宽度大0.2-2μm,此时所述多晶硅岛有源层300受LDD形成层9遮挡而不受栅极5遮挡的区域即是欲轻掺杂的区域。之后再去掉光刻胶。不用掩膜,以各向异性反应离子刻蚀(RIE)去掉LDD形成层9,并刻蚀栅绝缘层4。如图6A所示,优选实例是LDD形成层9厚度为栅绝缘层的刻蚀量为LDD形成层9刻蚀完后,LDD形成层9未遮挡的栅绝缘层4也全部刻蚀完,露出部分硅岛,直接采用一次离子注入n型掺杂剂,在原来LDD形成层9遮挡而栅极不遮挡的多晶硅岛有源层区域形成轻掺杂漏极区域7a、7b,多晶硅岛有源层的其余不受LDD形成层遮挡的区域由于没有LDD形成层覆盖,因而形成重掺杂的源极和漏极区域。因重掺杂的源极和漏极的边沿与LDD形成层9的边缘对应,因此本发明无须使用另外的光刻工序来形成轻掺杂漏极区域。n型掺杂剂是磷,磷离子的掺杂浓度介于1×1014-1×1018/cm2,优化的掺杂浓度为6×1014/cm2。离子注入能量介于10-300KeV,优化的注入能量为30KeV,与实施例二相比,离子注入能量大大降低。
参考图6B,在基板1上形成层间绝缘层10,并于层间绝缘层中形成源极接触窗口与漏极接触窗口110以露出源漏极区域6。之后,在层间绝缘层10上形成源漏极导电层8,且源漏极导电层8分别通过源漏极接触窗口110而与源漏极区6电气连接。与实施例二相比,用于形成漏极和源电极的绝缘膜接触孔内的锥形面积更小,数值孔径也可以进一步增加。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下做出若干替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。
Claims (6)
1.一种薄膜晶体管的制造方法,依次包括以下步骤:
A、在基板上依次形成表面覆盖层、多晶硅岛有源层、栅绝缘层、栅极导电层和辅助层;
B、利用光刻胶作保护,对辅助层进行光刻形成LDD形成层,然后采用湿法过刻蚀栅极导电层形成栅极,并使栅极的宽度小于光刻胶图形的宽度,所述栅极的宽度比光刻胶图像的宽度小0.2-2μm,之后去除光刻胶;
C、以垂直于基板的方向作为离子入射方向,对多晶硅岛有源层进行N型掺杂剂离子注入,在多晶硅岛有源层上形成轻掺杂漏极区、重掺杂源极、重掺杂漏极和沟道;
D、在栅绝缘层上形成层间绝缘层,并于层间绝缘层与栅绝缘层中对应位置形成源极接触窗口和漏极接触窗口以露出所述源极和漏极,之后,在层间绝缘层上形成导电层,所述导电层分别通过所述源极接触窗口和漏极接触窗口与源极和漏极电气连接。
2.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:在所述步骤B与所述步骤C之间还包括步骤E:采用离子刻蚀的方法将LDD形成层及LDD形成层覆盖区域外的部分栅绝缘层刻除。
3.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:在所述步骤B与所述步骤C之间还包括步骤F:采用离子刻蚀的方法将LDD形成层及LDD形成层覆盖区域外的全部栅绝缘层刻除。
4.根据权利要求1、2或3所述的薄膜晶体管的制造方法,其特征在于:所述辅助层与所述栅绝缘层采用同样的薄膜材料和同样的制作工艺制成,且所述辅助层的厚度不大于栅绝缘层的厚度。
6.一种具有轻掺杂漏极的薄膜晶体管,其特征在于:其制造方法为权1至权5所述制造方法中的任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101693860A CN101840865B (zh) | 2010-05-12 | 2010-05-12 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101693860A CN101840865B (zh) | 2010-05-12 | 2010-05-12 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101840865A CN101840865A (zh) | 2010-09-22 |
CN101840865B true CN101840865B (zh) | 2012-02-15 |
Family
ID=42744160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101693860A Expired - Fee Related CN101840865B (zh) | 2010-05-12 | 2010-05-12 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101840865B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437201B (zh) * | 2011-11-25 | 2014-08-13 | 中国科学院微电子研究所 | SiC结势垒肖特基二极管及其制作方法 |
CN103472646B (zh) * | 2013-08-30 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
CN105225953A (zh) * | 2014-06-16 | 2016-01-06 | 上海和辉光电有限公司 | 薄膜晶体管的制造方法和阵列基板的制造方法 |
CN104269379B (zh) * | 2014-10-17 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104465405B (zh) * | 2014-12-30 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
CN104716092B (zh) | 2015-04-02 | 2017-11-10 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及制造装置 |
TWI593024B (zh) * | 2015-07-24 | 2017-07-21 | 友達光電股份有限公司 | 薄膜電晶體的製造方法 |
CN105140276A (zh) * | 2015-08-14 | 2015-12-09 | 京东方科技集团股份有限公司 | 薄膜晶体管制作方法及阵列基板制作方法 |
CN105304470A (zh) * | 2015-09-29 | 2016-02-03 | 武汉华星光电技术有限公司 | 一种ltps阵列基板及其制造方法、显示装置 |
CN105185792B (zh) * | 2015-09-30 | 2018-11-23 | 深圳市华星光电技术有限公司 | 液晶显示面板、阵列基板及其制造方法 |
CN106783626A (zh) | 2017-01-04 | 2017-05-31 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板和显示装置的制造方法 |
CN107093557B (zh) * | 2017-04-26 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
CN106935660B (zh) | 2017-05-12 | 2019-10-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN111755471A (zh) * | 2019-03-27 | 2020-10-09 | 陕西坤同半导体科技有限公司 | 可弯折柔性显示装置及其制作方法 |
CN110190031B (zh) * | 2019-05-17 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管基板的制备方法 |
CN110349972A (zh) * | 2019-06-20 | 2019-10-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管基板及其制备方法 |
CN111627927A (zh) * | 2020-05-19 | 2020-09-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
CN113224172B (zh) * | 2021-04-30 | 2022-11-08 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127328A (zh) * | 2006-08-17 | 2008-02-20 | 三星Sdi株式会社 | 互补金属氧化物半导体薄膜晶体管的制造方法 |
-
2010
- 2010-05-12 CN CN2010101693860A patent/CN101840865B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127328A (zh) * | 2006-08-17 | 2008-02-20 | 三星Sdi株式会社 | 互补金属氧化物半导体薄膜晶体管的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101840865A (zh) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101840865B (zh) | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 | |
JP3312083B2 (ja) | 表示装置 | |
US7968886B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
US20060261339A1 (en) | Thin film semiconductor device and method for manufacturing same | |
CN102569412B (zh) | 薄膜晶体管器件及其制造方法 | |
TWI412130B (zh) | 半導體裝置及其製造方法 | |
CN105097550A (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
CN104900532A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
KR20120127318A (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
KR0183484B1 (ko) | 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치 | |
CN105185788A (zh) | 阵列基板及其制造方法 | |
US7982272B2 (en) | Thin-film semiconductor device and method for manufacturing the same | |
CN109637932B (zh) | 薄膜晶体管及其制备方法 | |
CN106653695A (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
JPH11160736A (ja) | アクティブマトリクス装置 | |
CN114284299A (zh) | 显示面板及其制备方法、移动终端 | |
JP2005079319A (ja) | 半導体装置 | |
US20210013153A1 (en) | Display substrate assembly and method of manufacturing the same, and display apparatus | |
WO2024139661A1 (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
CN103311129A (zh) | 薄膜晶体管阵列基板及其沟道形成方法 | |
CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
CN101140941A (zh) | 显示装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120215 |
|
CF01 | Termination of patent right due to non-payment of annual fee |