CN101127328A - 互补金属氧化物半导体薄膜晶体管的制造方法 - Google Patents

互补金属氧化物半导体薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101127328A
CN101127328A CNA2007101418626A CN200710141862A CN101127328A CN 101127328 A CN101127328 A CN 101127328A CN A2007101418626 A CNA2007101418626 A CN A2007101418626A CN 200710141862 A CN200710141862 A CN 200710141862A CN 101127328 A CN101127328 A CN 101127328A
Authority
CN
China
Prior art keywords
film transistor
thin
photoresist pattern
thickness
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101418626A
Other languages
English (en)
Other versions
CN100521155C (zh
Inventor
黄义勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101127328A publication Critical patent/CN101127328A/zh
Application granted granted Critical
Publication of CN100521155C publication Critical patent/CN100521155C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体(CMOS)TFT的方法，该方法包括：在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二杂质，以对第二TFT执行沟道掺杂。

Description

互补金属氧化物半导体薄膜晶体管的制造方法
技术领域
本发明涉及一种互补金属氧化物半导体(CMOS)薄膜晶体管(TFT)的制造方法，更具体地讲，本发明涉及一种利用数量减少的掩模来制造CMOSTFT的方法。
背景技术
互补金属氧化物半导体(CMOS)薄膜晶体管(TFT)包括P沟道金属氧化物半导体(PMOS)薄膜晶体管(TFT)和N沟道金属氧化物半导体(NMOS)薄膜晶体管(TFT)。因此，CMOS TFT能够实现仅利用PMOS TFT或NMOS TFT难以实现的各种电路和系统。
由于CMOS TFT具有PMOS TFT和NMOS TFT，因此PMOS TFT必须具有与NMOS TFT不同的沟道特性，即PMOS TFT的阈值电压必须与NMOSTFT的阈值电压不同。
因此，在一种制造CMOS TFT的方法中，向PMOS TFT或NMOS TFT的半导体层中注入预定剂量的杂质，从而对PMOS TFT或NMOS TFT执行沟道掺杂。结果，PMOS TFT(或NMOS TFT)的阈值电压与NMOS TFT(或PMOS TFT)的阈值电压不同。
下面参照图1A至图1G来描述一种制造CMOS TFT的方法，在该方法中，仅对PMOS TFT的半导体层执行沟道掺杂。
参照图1A，在制造CMOS TFT的方法中，在基底1的整个表面上形成缓冲层10和多晶硅层，利用第一掩模工艺使多晶硅层图案化，从而形成PMOSTFT的半导体层14和NMOS TFT的半导体层24。然后，在基底1的形成有PMOS TFT的半导体层14和NMOS TFT的半导体层24的整个表面上形成栅极绝缘层12。
参照图1B，在制造CMOS TFT的方法中，利用第二掩模通过光刻工艺，在形成有栅极绝缘层12的基底1上形成光致抗蚀剂图案50，其中，光致抗蚀剂图案50覆盖NMOS TFT的半导体层24。然后，向PMOS TFT的半导体层14中注入少量杂质(诸如磷(P)、硼(B)等)，以形成沟道掺杂半导体层14b。
参照图1C，在制造CMOS TFT的方法中，利用第三掩模通过光刻工艺，在形成有PMOS TFT的沟道掺杂半导体层14b的基底1上形成光致抗蚀剂图案60，其中，光致抗蚀剂图案60覆盖PMOS TFT的沟道掺杂半导体层14b的整个区域和覆盖NMOS TFT的除了形成源极区和漏极区的区域之外的整个区域。然后，利用光致抗蚀剂图案60作为掩模，向将要形成NMOS TFT的暴露的源极区和漏极区的区域中注入N+型杂质(诸如磷(P)、砷(As)、锑(Sb)、铋(Bi)等)，从而形成NMOS TFT的源极区24a和漏极区24c。然后，通过剥离工艺(stripping process)将光致抗蚀剂图案60去除。
参照图1D，在制造CMOS TFT的方法中，利用第四掩模工艺，在形成有NMOS TFT的源极区24a和漏极区24c的基底1上形成PMOS TFT的栅电极13和NMOS TFT的栅电极23，其中，PMOS TFT的栅电极13与将形成PMOS TFT的沟道掺杂的沟道的区域叠置，NMOS TFT的栅电极23与将形成NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极23形成为具有小于光致抗蚀剂图案60的宽度的宽度，其中，光致抗蚀剂图案60用于形成NMOSTFT的源极区24a和漏极区24c。然后，利用PMOS TFT的栅电极13和NMOSTFT的栅电极23作为掩模，向PMOS TFT的暴露的半导体层14b和NMOSTFT的暴露的半导体层24中注入杂质，从而限定PMOS TFT的沟道掺杂的沟道14b和NMOS TFT的沟道24b，其中，PMOS TFT的沟道掺杂的沟道14b与PMOS TFT的栅电极13叠置，NMOS TFT的沟道24b与NMOS TFT的栅电极23叠置。然后，在NMOS TFT的沟道24b和NMOS TFT的源极区24a、漏极区24c之间形成NMOS TFT的轻掺杂漏极(LDD)区24d。
参照图1E，在制造CMOS TFT的方法中，利用第五掩模通过光刻工艺，在形成有NMOS TFT的LDD区24d的基底1上形成光致抗蚀剂图案70，其中，光致抗蚀剂图案70覆盖NMOS TFT的半导体层24a至24d的整个区域和覆盖PMOS TFT的除了将形成源极区和漏极区的区域之外的整个区域。然后，利用光致抗蚀剂图案70作为掩模，向将要形成PMOS TFT的暴露的源极区和漏极区的区域中注入P+型杂质(诸如硼(B)、铝(Al)、镓(Ga)、铟(In)等)，从而形成PMOS TFT的源极区14a和漏极区14c。然后，通过剥离工艺将光致抗蚀剂图案70去除。
参照图1F，在基底1的形成有PMOS TFT的源极区14a和漏极区14c的整个表面上形成层间绝缘层32。然后，利用第六掩模工艺，穿过栅极绝缘层12和层间绝缘层32形成源极接触孔36和漏极接触孔38，其中，源极接触孔36暴露PMOS TFT的源极区14a和NMOS TFT的源极区24a，漏极接触孔38暴露PMOS TFT的漏极区14c和NMOS TFT的漏极区24c。
接下来，如图1G所示，利用第七掩模工艺形成PMOS TFT的源电极15和漏电极16以及NMOS TFT的源电极25和漏电极26，其中，PMOS TFT的源电极15和漏电极16通过源极接触孔36和漏极接触孔38与PMOS TFT的源极区14a和漏极区14c连接，NMOS TFT的源电极25和漏电极26通过源极接触孔36和漏极接触孔38与NMOS TFT的源极区24a和漏极区24c连接。
如上所述，仅在PMOS TFT的半导体层中注入预定剂量的杂质的制造CMOS TFT的方法就需要七个掩模工艺。这也适用于仅在NMOS TFT的半导体层中注入预定剂量的杂质的制造CMOS TFT的方法。掩模工艺包括诸如光致抗蚀剂工艺、曝光和显影工艺、蚀刻工艺和光致抗蚀剂剥离工艺等多个工艺。因此，在需要七个掩模工艺的制造CMOS TFT的方法中，制造工艺复杂，CMOS TFT的制造成本增加。
发明内容
本发明提供了一种利用数量减少的掩模来制造互补金属氧化物半导体(CMOS)TFT的方法。
在本发明的一个示例性实施例中，一种制造CMOS TFT的方法包括：在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，第一光致抗蚀剂图案在将要形成第一TFT的半导体层的区域内具有第一厚度，在将要形成第二TFT的沟道和轻掺杂漏极(LDD)区的区域内具有第二厚度，在将要形成第二TFT的源极区和漏极区的区域内具有第三厚度；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从第一光致抗蚀剂图案中去除了具有第三厚度的区域；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从第二光致抗蚀剂图案中去除了具有第二厚度的区域；利用第三光致抗蚀剂图案作为掩模向第二TFT中注入第二杂质，以对第二TFT执行沟道掺杂。
在本发明的又一示例性实施例中，一种制造CMOS TFT的方法包括：在基底的整个表面上形成缓冲层；在基底的具有缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；将光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，第一光致抗蚀剂图案在将要形成第二TFT的沟道和轻掺杂漏极(LDD)区的区域内具有第一厚度，在将要形成第一TFT的半导体层的区域内具有第二厚度，在将要形成第二TFT的源极区和漏极区的区域内具有第三厚度；利用第一光致抗蚀剂图案作为掩模来蚀刻多晶硅层，以将第一TFT的半导体层和第二TFT的半导体层图案化；对第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从第一光致抗蚀剂图案中去除了具有第三厚度的区域；利用第二光致抗蚀剂图案作为掩模向第二TFT的源极区和漏极区中注入第一杂质；对第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从第二光致抗蚀剂图案中去除了具有第二厚度的区域；利用第三光致抗蚀剂图案作为掩模向第一TFT中注入第二杂质，以对第一TFT执行沟道掺杂。
附图说明
参照下面结合附图进行考虑时的详细描述，对本发明的更为完整的理解和本发明的许多所附的优点将变得容易明了，同时本发明变得更好理解，在附图中相同的标号表示相同或相似的元件，其中：
图1A至图1G是制造互补金属氧化物半导体(CMOS)TFT的方法的剖视图；
图2A至图2G是根据本发明示例性实施例的制造CMOS TFT的方法的剖视图；
图3A至图3G是根据本发明又一示例性实施例的制造CMOS TFT的方法的剖视图。
具体实施方式
下文参照示出了本发明示例性实施例的附图更充分地描述了本发明。在附图中，为了清晰起见，夸大了层和区域的厚度。相同的标号用于表示相同的元件。
图2A至图2G是根据本发明示例性实施例的制造互补金属氧化物半导体(CMOS)TFT的方法的剖视图。
参照图2A，在根据本发明示例性实施例的制造CMOS TFT的方法中，在基底101的整个表面上形成缓冲层110，在缓冲层110上形成多晶硅层和光致抗蚀剂层。
继而，具有第一黑矩阵、第二黑矩阵和第三黑矩阵的第一掩模布置在基底101的具有多晶硅层和光致抗蚀剂层的整个表面上。
在与将要形成P沟道金属氧化物半导体(PMOS)TFT的半导体层的区域相对应的区域A内，第一黑矩阵形成为第一厚度；在与将要形成N沟道金属氧化物半导体(NMOS)TFT的沟道和轻掺杂漏极(LDD)区的区域相对应的区域B内，第二黑矩阵形成为第一厚度的2/3的厚度；在与将要形成NMOS TFT的源极区和漏极区的区域相对应的区域C内，第三黑矩阵形成为第一厚度的1/3的厚度。然后，将覆盖在基底101的整个表面上的光致抗蚀剂层曝光并显影，从而形成第一光致抗蚀剂图案150。第一光致抗蚀剂图案150在将要形成PMOS TFT的半导体层的区域内形成为第一厚度，在将要形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的2/3的厚度，在将要形成NMOS TFT的源极区和漏极区的区域内形成为第一厚度的1/3的厚度。继而，利用第一光致抗蚀剂图案150作为掩模来蚀刻多晶硅层，从而形成PMOS TFT的半导体层114和NMOS TFT的半导体层124。
第一掩模可具有第三黑矩阵、第二黑矩阵和第一黑矩阵，其中，第三黑矩阵具有形成为具有第一间隔(interval)的光屏蔽缝隙(light-shielding slit)，第二黑矩阵具有形成为具有第一间隔的2/3的间隔的光屏蔽缝隙，第一黑矩阵具有形成为具有第一间隔的1/3的间隔的光屏蔽缝隙。
参照图2B，在本发明的制造CMOS TFT的方法中，对图2A的第一光致抗蚀剂图案150执行第一灰化工艺(ashing process)。结果，从第一光致抗蚀剂图案150中去除了在将要形成NMOS TFT的源极区和漏极区的区域内形成为第一厚度的1/3的厚度的区域。然后，通过第一灰化工艺形成第二光致抗蚀剂图案160，其中，第二光致抗蚀剂图案160在将要形成PMOS TFT的半导体层的区域内形成为第一厚度的2/3的厚度，在将要形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的1/3的厚度。继而，利用第二光致抗蚀剂图案160作为掩模，向NMOS TFT的暴露的半导体层124中将要形成NMOS TFT的源极区和漏极区的区域内注入N+杂质(诸如磷(P)、砷(As)、锑(Sb)和铋(Bi)等)，从而形成NMOS TFT的源极区124a和漏极区124c，其中，注入后杂质的剂量为5E20原子/cm3至2E21原子/cm3，优选地为1E21原子/cm3。
参照图2C，对图2B的第二光致抗蚀剂图案160执行第二灰化工艺。结果，从第二光致抗蚀剂图案160中去除了在将要形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的1/3的厚度的区域。然后，通过第二灰化工艺形成第三光致抗蚀剂图案170，其中，第三光致抗蚀剂图案170在将要形成PMOS TFT的半导体层的区域内形成第一为厚度的1/3的厚度。继而，利用第三光致抗蚀剂图案170作为掩模，向将要形成NMOS TFT的暴露的沟道和LDD区的区域中注入杂质(诸如磷(P)、硼(B)等)，从而对NMOS TFT的沟道和LDD区124b执行沟道掺杂，其中，注入后杂质的剂量为5E16原子/cm3至3E17原子/cm3，优选地为1E17原子/cm3。由于注入的杂质剂量很小，所以NMOS TFT的沟道掺杂的沟道和LDD区124b不具有传导类型(conducti-vity type)。另外，利用剥离工艺将第三光致抗蚀剂图案170去除。接下来，在基底101的形成有PMOS TFT的半导体层114和NMOS TFT的半导体层124a至124c的整个表面上形成栅极绝缘层112。
参照图2D，利用第二掩模工艺，在形成有栅极绝缘层112的基底101上形成PMOS TFT的栅电极113和NMOS TFT的栅电极123，其中，PMOS TFT的栅电极113与将要形成PMOS TFT的沟道的区域叠置，NMOS TFT的栅电极123与将要形成NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极123形成为具有小于NMOS TFT的沟道掺杂的沟道和LDD区124b的宽度的宽度。然后，利用PMOS TFT的栅电极113和NMOS TFT的栅电极123作为掩模，向PMOS TFT的暴露的半导体层114和NMOS TFT的暴露的沟道和LDD区124b中注入N-杂质(诸如磷(P)、砷(As)、锑(Sb)和铋(Bi)等)，从而限定PMOS TFT的沟道114b和NMOS TFT的沟道掺杂的沟道124b，其中，注入后杂质的剂量为5E18原子/cm3至2E19原子/cm3，优选地为小于N+杂质的剂量的1E19原子/cm3的剂量，PMOS TFT的沟道114b与PMOS TFT的栅电极113叠置，NMOS TFT的沟道掺杂的沟道124b与NMOS TFT的栅电极123叠置。然后，在NMOS TFT的沟道124b与NMOS TFT的源极区124a、漏极区124c之间形成NMOS TFT的LDD区124d。
参照图2E，利用第三掩模通过光刻工艺，在形成有NMOS TFT的LDD区124d的基底101上形成光致抗蚀剂图案180，其中，光致抗蚀剂图案180覆盖NMOS TFT的半导体层124a至124d的整个区域和覆盖PMOS TFT的除了将要形成源极区和漏极区的区域之外的区域。继而，利用光致抗蚀剂图案180作为掩模，向PMOS TFT的暴露的半导体层114中将要形成PMOS TFT的源极区和漏极区的区域中注入P+杂质(诸如硼(B)、铝(Al)、镓(Ga)、铟(In)等)，从而形成PMOS TFT的源极区114a和漏极区114c，其中，注入后杂质的剂量为5E20原子/cm3至2E21原子/cm3，优选地为1E21原子/cm3。然后，利用剥离工艺将光致抗蚀剂图案180去除。
参照图2F，在层间绝缘层132形成在基底101的形成有PMOS TFT的源极区114a和漏极区114c的整个表面上之后，利用第四掩模工艺，穿过栅极绝缘层112和层间绝缘层132形成源极接触孔136和漏极接触孔138，其中，源极接触孔136暴露PMOS TFT的源极区114a和NMOS TFT的源极区124a，漏极接触孔138暴露PMOS TFT的漏极区114c和NMOS TFT的漏极区124c。然后，如图2G中所示，穿过源极接触孔136和漏极接触孔138形成PMOS TFT的源电极115、漏电极116和NMOS TFT的源电极125、漏电极126，其中，PMOS TFT的源电极115和漏电极116连接到PMOS TFT的源极区114a和漏极区114c，NMOS TFT的源电极125和漏电极126连接到NMOS TFT的源极区124a和漏极区124c。
如上所述，在根据本发明实施例的制造CMOS TFT的方法中，利用第一掩模来形成PMOS TFT的半导体层114、NMOS TFT的沟道掺杂的沟道124b和NMOS TFT的源极区124a和漏极区124c，其中，第一掩模具有形成为第一厚度的第一黑矩阵、形成为第一厚度的2/3的厚度的第二黑矩阵和形成为第一厚度的1/3的厚度的第三黑矩阵。
因此，在本发明的制造CMOS TFT的方法中，利用五个掩模工艺来形成CMOS TFT，在该CMOS TFT中，对NMOS TFT的半导体层执行沟道掺杂。与制造对其中的NMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法相比，在根据本发明实施例的制造CMOS TFT的方法中，减少了两个掩模工艺。结果，在根据本发明实施例的制造对其中的NMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法中，能够简化制造工艺并降低CMOS TFT的制造成本。
图3A至图3G是根据本发明又一实施例的制造CMOS TFT的方法的剖视图。
参照图3A，在根据本发明又一实施例的制造CMOS TFT的方法中，在基底201的整个表面上形成缓冲层210，在缓冲层210的整个表面上形成多晶硅层和光致抗蚀剂层。继而，第一掩模布置在基底201的具有多晶硅层和光致抗蚀剂层的整个表面上。第一掩模包括：第一黑矩阵，在与将要形成NMOS TFT的沟道和LDD区的区域相对应的区域B内，形成为第一厚度；第二黑矩阵，在与将要形成PMOS TFT的半导体层的区域相对应的区域A内，形成为第一厚度的2/3的厚度；第三黑矩阵，在与将要形成NMOS TFT的源极区和漏极区的区域相对应的区域C内，形成为第一厚度的1/3的厚度。然后，将覆盖在基底201的整个表面上的光致抗蚀剂层曝光并显影，从而形成第一光致抗蚀剂图案250，其中，第一光致抗蚀剂图案250在将要形成NMOSTFT的沟道和LDD区的区域内形成为第一厚度，在将要形成PMOS TFT的半导体层的区域内形成为第一厚度的2/3的厚度，在将要形成NMOS TFT的源极区和漏极区的区域内形成为第一厚度的1/3的厚度。继而，利用第一光致抗蚀剂图案250作为掩模来蚀刻多晶硅层，从而形成PMOS TFT的半导体层214和NMOS TFT的半导体层224。
第一掩模可具有第三黑矩阵、第二黑矩阵和第一黑矩阵，其中，第三黑矩阵具有形成为具有第一间隔的光屏蔽缝隙，第二黑矩阵具有形成为具有第一间隔的2/3的间隔的光屏蔽缝隙，第一黑矩阵具有形成为具有第一间隔的1/3的间隔的光屏蔽缝隙。
参照图3B，对图3A中所示的第一光致抗蚀剂图案250执行第一灰化工艺。结果，从第一光致抗蚀剂图案250中去除了在将要形成NMOS TFT的源极区和漏极区的区域内形成为第一厚度的1/3的厚度的区域。然后，形成第二光致抗蚀剂图案260，其中，第二光致抗蚀剂图案260在将要形成NMOSTFT的沟道和LDD区的区域内形成为第一厚度的2/3的厚度，在将要形成PMOS TFT的半导体层的区域内形成为第一厚度的1/3的厚度。继而，利用第二光致抗蚀剂图案260作为掩模，向NMOS TFT的暴露的半导体层224中将要形成NMOS TFT的源极区和漏极区的区域中注入N+杂质(诸如P、As、Sb和Bi等)，其中，注入后杂质的剂量为5E20原子/cm3至2E21原子/cm3，优选地为1E21原子/cm3，从而形成NMOS TFT的源极区224a和漏极区224c。
参照图3C，对图3B中所示的第二光致抗蚀剂图案260执行第二灰化工艺。结果，从第二光致抗蚀剂图案260中去除了在将要形成PMOS TFT的半导体层的区域内形成为第一厚度的1/3的厚度的区域。然后，通过第二灰化工艺形成第三光致抗蚀剂图案270，其中，第三光致抗蚀剂图案270在将要形成NMOS TFT的沟道和LDD区的区域内形成为第一厚度的1/3的厚度。继而，利用第三光致抗蚀剂图案270作为掩模，向PMOS TFT的暴露的半导体层中注入杂质(诸如P、B等)，其中，注入后杂质的剂量为5E16原子/cm3至3E17原子/cm3的很小的剂量，优选地为1E17原子/cm3，从而对PMOS TFT的半导体层214b执行沟道掺杂。由于注入的杂质剂量很小，所以PMOS TFT的沟道掺杂的半导体层214b不具有传导类型。另外，利用剥离工艺将第三光致抗蚀剂图案270去除。接下来，在基底201的形成有PMOS TFT的沟道掺杂的半导体层214b和NMOS TFT的半导体层224a至224c的整个表面上形成栅极绝缘层212。
参照图3D，利用第二掩模工艺在形成有栅极绝缘层212的基底201上形成PMOS TFT的栅电极213和NMOS TFT的栅电极223，其中，PMOS TFT的栅电极213与将要形成PMOS TFT的沟道的区域叠置，NMOS TFT的栅电极223与将要形成NMOS TFT的沟道的区域叠置。NMOS TFT的栅电极223形成为具有小于NMOS TFT的半导体层224的宽度的宽度，其中，不在NMOSTFT的半导体层224中注入N+杂质。然后，利用PMOS TFT的栅电极213和NMOS TFT的栅电极223作为掩模，向PMOS TFT的暴露的沟道掺杂的半导体层214b和NMOS TFT的暴露的半导体层224中注入N-杂质(诸如P、As、Sb和Bi等)，其中，注入后杂质的剂量为5E18原子/cm3至2E19原子/cm3，优选地为1E19原子/cm3，从而限定PMOS TFT的沟道掺杂的沟道214b和NMOS TFT的沟道224b，其中，PMOS TFT的沟道掺杂的沟道214b与PMOSTFT的栅电极213叠置，NMOS TFT的沟道224b与NMOS TFT的栅电极223叠置。然后，在NMOS TFT的沟道224b与NMOS TFT的源极区224a、漏极区224c之间形成NMOS TFT的LDD区224d。
参照图3E，利用第三掩模通过光刻工艺，在形成有NMOS TFT的LDD区224d的基底201上形成光致抗蚀剂图案280，其中，光致抗蚀剂图案280覆盖NMOS TFT的半导体层224a至224d的整个区域和覆盖PMOS TFT的除了将要形成源极区和漏极区的区域之外的区域。继而，利用光致抗蚀剂图案280作为掩模，向PMOS TFT的暴露的半导体层214中将要形成PMOS TFT的源极区和漏极区的区域中注入P+杂质(诸如B、Al、Ga、In等)，其中，注入后杂质的剂量为5E20原子/cm3至2E21原子/cm3，优选地为1E21原子/cm3，从而形成PMOS TFT的源极区214a和漏极区214c。然后，利用剥离工艺将光致抗蚀剂图案280去除。
参照图3F，在层间绝缘层232形成在基底201的形成有PMOS TFT的源极区214a和漏极区214c的整个表面上之后，利用第四掩模工艺穿过栅极绝缘层212和层间绝缘层232形成源极接触孔236和漏极接触孔238，其中，源极接触孔236暴露PMOS TFT的源极区214a和NMOS TFT的源极区224a，漏极接触孔238暴露PMOS TFT的漏极区214c和NMOS TFT的漏极区224c。然后，如图3G中所示，穿过源极接触孔236和漏极接触孔238形成PMOS TFT的源电极215、漏电极216以及NMOS TFT的源电极225、漏电极226，其中，PMOS TFT的源电极215和漏电极216连接到PMOS TFT的源极区214a和漏极区214c，NMOS TFT的源电极225和漏电极226连接到NMOS TFT的源极区224a和漏极区224c。
如上所述，在根据本发明又一实施例的制造CMOS TFT的方法中，利用第一掩模来形成PMOS TFT的沟道掺杂的沟道214b、NMOS TFT的源极区224a和漏极区224c，其中，第一掩模具有形成为第一厚度的第一黑矩阵、形成为第一厚度的2/3的厚度的第二黑矩阵和形成为第一厚度的1/3的厚度的第三黑矩阵。
因此，在根据本发明又一实施例的制造CMOS TFT的方法中，利用五个掩模工艺来形成CMOS TFT，在该CMOS TFT中，对PMOS TFT的半导体层执行沟道掺杂。与制造对其中的PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法相比，在根据本发明又一实施例的制造CMOS TFT的方法中，减少了两个掩模工艺。结果，在根据本发明又一实施例的制造对其中的PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法中，能够简化制造工艺并降低CMOS TFT的制造成本。
如上所述，在根据本发明示例性示例性实施例的制造CMOS TFT的方法中，可利用五掩模工艺来形成CMOS TFT，其中，在该CMOS TFT中对PMOSTFT或NMOS TFT的半导体层执行沟道掺杂。因此，与制造对其中的NMOSTFT或PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法相比，在根据本发明示例性实施例的制造对其中的NMOS TFT或PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法中，减少了两个掩模工艺。结果，在本发明的制造对其中的NMOS TFT或PMOS TFT的半导体层执行沟道掺杂的CMOS TFT的方法中，能够简化制造工艺并降低CMOS TFT的制造成本。
虽然已参照本发明的特定实施例描述了本发明，但是本领域技术人员将要理解的是，在不脱离如权利要求所限定的本发明的精神或范围的情况下，可对本发明做出各种修改和改变。

Claims (22)

1.一种制造互补金属氧化物半导体薄膜晶体管的方法，所述方法包括：
在基底的整个表面上形成缓冲层；
在基底的具有所述缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；
将所述光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，所述第一光致抗蚀剂图案在将要形成第一薄膜晶体管的半导体层的区域内具有第一厚度，在将要形成第二薄膜晶体管的沟道和轻掺杂漏极区的区域内具有第二厚度，在将要形成所述第二薄膜晶体管的源极区和漏极区的区域内具有第三厚度；
利用所述第一光致抗蚀剂图案作为掩模来蚀刻所述多晶硅层，以将所述第一薄膜晶体管的所述半导体层和所述第二薄膜晶体管的半导体层图案化；
对所述第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从所述第一光致抗蚀剂图案中去除了具有所述第三厚度的区域；
利用所述第二光致抗蚀剂图案作为掩模向所述第二薄膜晶体管的源极区和漏极区中注入第一杂质；
对所述第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从所述第二光致抗蚀剂图案中去除了具有所述第二厚度的区域；
利用所述第三光致抗蚀剂图案作为掩模向所述第二薄膜晶体管中注入第二杂质，以对所述第二薄膜晶体管执行沟道掺杂。
2.如权利要求1所述的方法，还包括：
在基底的已形成所述第一薄膜晶体管的所述半导体层、所述第二薄膜晶体管的沟道掺杂的半导体层和所述第二薄膜晶体管的所述源极区和漏极区的整个表面上形成栅极绝缘层；
在所述栅极绝缘层之上在与将要形成所述第一薄膜晶体管的沟道的区域叠置的区域内形成所述第一薄膜晶体管的栅电极，在所述栅极绝缘层之上在与将要形成所述第二薄膜晶体管的沟道的区域叠置的区域内形成所述第二薄膜晶体管的栅电极；
利用所述第二薄膜晶体管的所述栅电极作为掩模向所述第二薄膜晶体管的所述半导体层中注入第三杂质，以形成所述第二薄膜晶体管的所述轻掺杂漏极区，并限定所述第二薄膜晶体管的所述沟道；
形成光致抗蚀剂图案，所述光致抗蚀剂图案覆盖所述第二薄膜晶体管的所述半导体层的整个区域和所述第一薄膜晶体管的所述栅电极；
利用所述光致抗蚀剂图案作为掩模向所述第一薄膜晶体管中注入第四杂质，以形成所述第一薄膜晶体管的源极区和漏极区；
在基底的已形成所述第一薄膜晶体管的所述源极区和漏极区的整个表面上形成层间绝缘层；
穿过所述栅极绝缘层和所述层间绝缘层形成源极接触孔和漏极接触孔，所述源极接触孔和漏极接触孔暴露所述第一薄膜晶体管和所述第二薄膜晶体管的源极区和漏极区；
形成所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极，其中，所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极穿过所述源极接触孔和漏极接触孔连接到所述第一薄膜晶体管和所述第二薄膜晶体管的所述源极区和漏极区。
3.如权利要求1所述的方法，其中，所述第二厚度为所述第一厚度的2/3，所述第三厚度为所述第一厚度的1/3。
4.如权利要求1所述的方法，其中，掩模设置在基底的具有所述多晶硅层和所述光致抗蚀剂层的整个表面上，所述掩模在与将要形成所述第一薄膜晶体管的所述半导体层的区域对应的区域内具有第一黑矩阵，在与将要形成所述第二薄膜晶体管的所述沟道和轻掺杂漏极区的区域对应的区域内具有第二黑矩阵，在与将要形成所述第二薄膜晶体管的所述源极区和漏极区的区域对应的区域内具有第三黑矩阵。
5.如权利要求4所述的方法，其中，所述掩模包括所述第一黑矩阵、所述第二黑矩阵和所述第三黑矩阵，其中，所述第一黑矩阵具有形成为第一厚度的光屏蔽层，所述第二黑矩阵具有形成为所述第一厚度的2/3的厚度的光屏蔽层，所述第三黑矩阵具有形成为所述第一厚度的1/3的厚度的光屏蔽层。
6.如权利要求4所述的方法，其中，所述掩模包括所述第三黑矩阵、所述第二黑矩阵和所述第一黑矩阵，其中，所述第三黑矩阵具有形成为具有第一间隔的光屏蔽缝隙，所述第二黑矩阵具有形成为具有所述第一间隔的2/3的间隔的光屏蔽缝隙，所述第一黑矩阵具有形成为具有所述第一间隔的1/3的间隔的光屏蔽缝隙。
7.如权利要求2所述的方法，其中，所述第一杂质包括磷、砷、锑和铋中的至少一种。
8.如权利要求2所述的方法，其中，所述第二杂质包括磷或硼。
9.如权利要求2所述的方法，其中，所述第三杂质包括磷、砷、锑和铋中的至少一种，且具有低于所述第一杂质的剂量的剂量。
10.如权利要求2所述的方法，其中，所述第四杂质包括硼、铝、镓和铟中的至少一种。
11.如权利要求1所述的方法，其中，所述第一薄膜晶体管形成为P沟道金属氧化物半导体薄膜晶体管，所述第二薄膜晶体管形成为N沟道金属氧化物半导体薄膜晶体管。
12.一种制造互补金属氧化物半导体薄膜晶体管的方法，所述方法包括：
在基底的整个表面上形成缓冲层；
在基底的具有所述缓冲层的整个表面上形成多晶硅层和光致抗蚀剂层；
将所述光致抗蚀剂层曝光并显影，以形成第一光致抗蚀剂图案，其中，所述第一光致抗蚀剂图案在将要形成第二薄膜晶体管的沟道和轻掺杂漏极区的区域内具有第一厚度，在将要形成第一薄膜晶体管的半导体层的区域内具有第二厚度，在将要形成所述第二薄膜晶体管的源极区和漏极区的区域内具有第三厚度；
利用所述第一光致抗蚀剂图案作为掩模来蚀刻所述多晶硅层，以将所述第一薄膜晶体管的所述半导体层和所述第二薄膜晶体管的半导体层图案化；
对所述第一光致抗蚀剂图案执行第一灰化工艺，以形成第二光致抗蚀剂图案，其中，已从所述第一光致抗蚀剂图案中去除了具有所述第三厚度的区域；
利用所述第二光致抗蚀剂图案作为掩模向所述第二薄膜晶体管的源极区和漏极区中注入第一杂质；
对所述第二光致抗蚀剂图案执行第二灰化工艺，以形成第三光致抗蚀剂图案，其中，已从所述第二光致抗蚀剂图案中去除了具有所述第二厚度的区域；
利用所述第三光致抗蚀剂图案作为掩模向所述第一薄膜晶体管中注入第二杂质，以对所述第一薄膜晶体管执行沟道掺杂。
13.如权利要求12所述的方法，还包括：
在基底的已形成所述第一薄膜晶体管的沟道掺杂的半导体层和所述第二薄膜晶体管的所述源极区和漏极区的整个表面上形成栅极绝缘层；
在所述栅极绝缘层之上在与将要形成所述第一薄膜晶体管的沟道的区域叠置的区域内形成所述第一薄膜晶体管的栅电极，在所述栅极绝缘层之上在与将要形成所述第二薄膜晶体管的沟道的区域叠置的区域内形成所述第二薄膜晶体管的栅电极；
利用所述第二薄膜晶体管的所述栅电极作为掩模向所述第二薄膜晶体管的所述半导体层中注入第三杂质，以形成所述第二薄膜晶体管的所述轻掺杂漏极区，并限定所述第二薄膜晶体管的所述沟道；
形成光致抗蚀剂图案，所述光致抗蚀剂图案覆盖所述第二薄膜晶体管的所述半导体层的整个区域和覆盖所述第一薄膜晶体管的所述栅电极；
利用所述光致抗蚀剂图案作为掩模向所述第一薄膜晶体管中注入第四杂质，以形成所述第一薄膜晶体管的源极区和漏极区；
在基底的已形成所述第一薄膜晶体管的所述源极区和漏极区的整个表面上形成层间绝缘层；
穿过所述栅极绝缘层和所述层间绝缘层形成源极接触孔和漏极接触孔，所述源极接触孔和漏极接触孔暴露所述第一薄膜晶体管和所述第二薄膜晶体管的源极区和漏极区；
形成所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极，其中，所述第一薄膜晶体管和所述第二薄膜晶体管的所述源电极和漏电极穿过所述源极接触孔和漏极接触孔连接到所述第一薄膜晶体管和所述第二薄膜晶体管的源极区和漏极区。
14.如权利要求12所述的方法，其中，所述第二厚度为所述第一厚度的2/3，所述第三厚度为所述第一厚度的1/3。
15.如权利要求12所述的方法，其中，掩模设置在基底的具有所述多晶硅层和所述光致抗蚀剂层的整个表面上，所述掩模在与将要形成所述第二薄膜晶体管的所述沟道和轻掺杂漏极区的区域对应的区域内具有第一黑矩阵，在与将要形成所述第一薄膜晶体管的所述半导体层的区域对应的区域内具有第二黑矩阵，在与将要形成所述第二薄膜晶体管的所述源极区和漏极区的区域对应的区域内具有第三黑矩阵。
16.如权利要求15所述的方法，其中，所述掩模包括所述第一黑矩阵、所述第二黑矩阵和所述第三黑矩阵，其中，所述第一黑矩阵具有形成为第一厚度的光屏蔽层，所述第二黑矩阵具有形成为所述第一厚度的2/3的厚度的光屏蔽层，所述第三黑矩阵具有形成为所述第一厚度的1/3的厚度的光屏蔽层。
17.如权利要求15所述的方法，其中，所述掩模包括所述第三黑矩阵、所述第二黑矩阵和所述第一黑矩阵，其中，所述第三黑矩阵具有形成为具有第一间隔的光屏蔽缝隙，所述第二黑矩阵具有形成为具有所述第一间隔的2/3的间隔的光屏蔽缝隙，所述第一黑矩阵具有形成为具有所述第一间隔的1/3的间隔的光屏蔽缝隙。
18.如权利要求12所述的方法，其中，所述第一杂质包括磷、砷、锑和铋中的至少一种。
19.如权利要求13所述的方法，其中，所述第二杂质包括磷或硼。
20.如权利要求13所述的方法，其中，所述第三杂质包括磷、砷、锑和铋中的至少一种，且具有低于所述第一杂质的剂量的剂量。
21.如权利要求13所述的方法，其中，所述第四杂质包括硼、铝、镓和铟中的至少一种。
22.如权利要求12所述的方法，其中，所述第一薄膜晶体管形成为P沟道金属氧化物半导体薄膜晶体管，所述第二薄膜晶体管形成为N沟道金属氧化物半导体薄膜晶体管。
CNB2007101418626A 2006-08-17 2007-08-14 互补金属氧化物半导体薄膜晶体管的制造方法 Active CN100521155C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060077511 2006-08-17
KR1020060077511A KR100796609B1 (ko) 2006-08-17 2006-08-17 Ｃｍｏｓ 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
CN101127328A true CN101127328A (zh) 2008-02-20
CN100521155C CN100521155C (zh) 2009-07-29

Family

ID=39095308

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101418626A Active CN100521155C (zh) 2006-08-17 2007-08-14 互补金属氧化物半导体薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US7696033B2 (zh)
JP (1) JP5043542B2 (zh)
KR (1) KR100796609B1 (zh)
CN (1) CN100521155C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840865B (zh) * 2010-05-12 2012-02-15 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN103021820A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN103985716A (zh) * 2014-05-06 2014-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN106910712A (zh) * 2017-03-03 2017-06-30 厦门天马微电子有限公司 阵列基板的制作方法
CN107424909A (zh) * 2016-05-17 2017-12-01 三星显示有限公司 沉积用掩模的制造方法
WO2022188011A1 (zh) * 2021-03-08 2022-09-15 京东方科技集团股份有限公司 一种显示基板的制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943953B1 (ko) * 2008-04-03 2010-02-26 삼성모바일디스플레이주식회사 표시 장치의 제조방법
KR101408875B1 (ko) * 2008-04-18 2014-06-17 삼성전자주식회사 게르마늄 응축을 이용한 ｃｍｏｓ 트랜지스터 및 그제조방법
US7968401B2 (en) * 2009-01-26 2011-06-28 Applied Materials, Inc. Reducing photoresist layer degradation in plasma immersion ion implantation
WO2011155127A1 (ja) * 2010-06-09 2011-12-15 シャープ株式会社 半導体装置の製造方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5811556B2 (ja) * 2011-03-18 2015-11-11 セイコーエプソン株式会社 半導体装置の製造方法
US20140051238A1 (en) * 2011-05-09 2014-02-20 Sharp Kabushiki Kaisha Method for producing semiconductor device
WO2012160800A1 (ja) * 2011-05-24 2012-11-29 シャープ株式会社 半導体装置の製造方法
TW201413825A (zh) * 2012-09-17 2014-04-01 Ying-Jia Xue 薄膜電晶體的製作方法
KR102285384B1 (ko) 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
CN105470197B (zh) * 2016-01-28 2018-03-06 武汉华星光电技术有限公司 低温多晶硅阵列基板的制作方法
CN109860108B (zh) * 2019-02-27 2021-03-05 京东方科技集团股份有限公司 Cmos薄膜晶体管及其制作方法和阵列基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
JP3424405B2 (ja) 1995-09-20 2003-07-07 富士通株式会社 半導体装置の製造方法
KR100372579B1 (ko) 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices
KR100832262B1 (ko) 2001-12-18 2008-05-28 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100441435B1 (ko) 2002-05-31 2004-07-21 삼성에스디아이 주식회사 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법
JP3612525B2 (ja) 2002-06-04 2005-01-19 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR100864494B1 (ko) * 2002-06-17 2008-10-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
JP2004053957A (ja) 2002-07-19 2004-02-19 Sharp Corp 液晶表示用配線基板の製造方法、液晶表示装置、および配線基板
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device
KR20040058699A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR100685926B1 (ko) * 2003-06-11 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20050003249A (ko) 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP2005091855A (ja) 2003-09-18 2005-04-07 Dainippon Printing Co Ltd 階調マスクの製造方法
KR100611759B1 (ko) * 2004-06-22 2006-08-10 삼성에스디아이 주식회사 Ｃｍｏｓ 박막트랜지스터 및 그의 제조 방법
KR100721553B1 (ko) * 2004-06-30 2007-05-23 삼성에스디아이 주식회사 씨모스 박막트랜지스터의 제조방법 및 그를 사용하여제조된 씨모스 박막트랜지스터
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
CN100557512C (zh) 2004-12-14 2009-11-04 中华映管股份有限公司 薄膜晶体管及其制造方法
KR100712295B1 (ko) 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR100731750B1 (ko) 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840865B (zh) * 2010-05-12 2012-02-15 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN103021820A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN103021820B (zh) * 2011-09-20 2015-10-28 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN103985716A (zh) * 2014-05-06 2014-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
WO2015168961A1 (zh) * 2014-05-06 2015-11-12 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
US9419029B1 (en) 2014-05-06 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same
CN103985716B (zh) * 2014-05-06 2018-03-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN107424909A (zh) * 2016-05-17 2017-12-01 三星显示有限公司 沉积用掩模的制造方法
CN107424909B (zh) * 2016-05-17 2023-12-19 三星显示有限公司 沉积用掩模的制造方法
CN106910712A (zh) * 2017-03-03 2017-06-30 厦门天马微电子有限公司 阵列基板的制作方法
WO2022188011A1 (zh) * 2021-03-08 2022-09-15 京东方科技集团股份有限公司 一种显示基板的制作方法
US12094954B2 (en) 2021-03-08 2024-09-17 Ordos Yuansheng G roni Co., Ltd. Method for manufacturing display substrate

Also Published As

Publication number Publication date
US20080044958A1 (en) 2008-02-21
US7696033B2 (en) 2010-04-13
KR100796609B1 (ko) 2008-01-22
CN100521155C (zh) 2009-07-29
JP5043542B2 (ja) 2012-10-10
JP2008047891A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
CN100521155C (zh) 互补金属氧化物半导体薄膜晶体管的制造方法
KR100392901B1 (ko) 비대칭약간도프된드레인(lcd)mos소자의제조방법
US7575977B2 (en) Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US20080211028A1 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
US20160260840A1 (en) Array substrate, manufacturing method thereof and display device
KR100213201B1 (ko) 씨모스 트랜지스터 및 그 제조방법
US7196375B2 (en) High-voltage MOS transistor
US9048252B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20180315851A1 (en) High voltage depletion mode mos device with adjustable threshold voltage and manufacturing method thereof
US5696006A (en) Method of manufacturing Bi-MOS device
KR20090058236A (ko) 반도체 소자의 제조 방법
US20040014264A1 (en) Method for fabricating semiconductor device with triple well structure
US6238975B1 (en) Method for improving electrostatic discharge (ESD) robustness
US5550064A (en) Method for fabricating high-voltage complementary metal-oxide-semiconductor transistors
KR100807556B1 (ko) Ｃｍｏｓ 박막 트랜지스터 및 ｃｍｏｓ 박막 트랜지스터의제조방법
KR100290900B1 (ko) 정전기 보호용 트랜지스터의 제조 방법
US6790715B1 (en) Manufacturing method of CMOS thin film transistor
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法
CN111243956B (zh) 半导体制作工艺
JPH11345886A (ja) 半導体装置の静電破壊防止回路
JP2002208694A (ja) 半導体装置およびその製造方法
US7064017B2 (en) Method of forming a CMOS transistor
JP2002222869A (ja) 半導体集積回路装置およびその製造方法
KR100268928B1 (ko) 반도체소자제조방법
CN116137252A (zh) 集成mos器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121126

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121126

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.