KR100685926B1 - 액정표시장치 및 이의 제조방법 - Google Patents
액정표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100685926B1 KR100685926B1 KR1020030037639A KR20030037639A KR100685926B1 KR 100685926 B1 KR100685926 B1 KR 100685926B1 KR 1020030037639 A KR1020030037639 A KR 1020030037639A KR 20030037639 A KR20030037639 A KR 20030037639A KR 100685926 B1 KR100685926 B1 KR 100685926B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source
- storage capacitor
- semiconductor layers
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
이 후, 상기 패터닝된 제 2 포토 레지스트 패턴(62)을 마스크로 이용하여 상기 기판(100)의 전면에 고 농도의 n 형 불순물 이온을 주입하여, 상기 노출된 제 1 반도체층(10a)에 제 1 소스/드레인 영역(31a, 31b)을 형성하고, 제 2 반도체층(10b)에 제 2 소스/드레인 영역(32a, 32b)을 형성한다(제 4 마스크).
여기서, 상기 제 1 소스/드레인 영역과 제 2 소스/드레인 영역은 동일한 불순물 이온이 주입된 것을 특징으로 한다.
상기 제 1 소스/드레인 영역과 제 2 소스/드레인 영역은 서로 다른 불순물 이온이 주입된 것을 특징으로 한다.
상기 드레인 전극은 상기 제 1 드레인 영역과 상기 화소 전극을 연결함을 특징으로 한다.
상기 제 1 및 제 2 반도체층은 다결정 실리콘으로 형성되는 것을 특징으로 한다.
상기 드레인 전극은 상기 제 1 드레인 영역과 상기 화소 전극을 연결하도록, 상기 화소부에 형성되는 것을 특징으로 한다.
상기 제 2 드레인 전극과 제 3 소스 전극은 일체로 형성되어, 상기 제 1 도전형의 제 2 드레인 영역과 제 2 도전형의 제 3 소스 영역을 전기적으로 연결하는 것을 특징으로 한다.
상기 제 2 도전형 제 3 소스/드레인 영역을 형성하는 단계는, 상기 제 1 도전형 불순물 이온이 주입된 제 3 게이트 전극 양측의 제 3 반도체층을 제 2 도전형 불순물을 카운트 도핑하여 형성함을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치 및 이의 제조방법을 상세히 설명하면 다음과 같다.
이어서, 상기 패터닝된 제 1 포토 레지스트 패턴(505)을 마스크로 이용하여 상기 금속층(504)을 선택적으로 제거하여, 상기 화소부의 게이트 절연막(503)상에는 스토리지 커패시터 전극(508)을 형성하고, 제 1, 제 2, 제 3 반도체층(502a, 502b, 502c)의 상측의 게이트 절연막(503)상에는 제 1, 제 2, 제 3 게이트 전극(507a, 507b, 507c)을 각각 형성한다.(제 2 마스크).
즉, 상기 제 3 반도체층(502c)의 LDD 영역(511d)도 고 농도의 p 형 불순물 이온에 의해 카운터 도핑 되므로 상기 제 3 소스/드레인 영역(511a, 511c)에 포함되어 형성된다.
Claims (16)
- 화소부와 구동 회로부로 정의된 기판과;상기 기판의 화소부와 구동 회로부에 각각 형성되는 제 1, 제 2 반도체층과;상기 제 1, 제 2 반도체층을 포함한 기판의 전면에 형성되는 게이트 절연막과;상기 제 1, 제 2 반도체층과 대응된 게이트 절연막상에 각각 형성되는 제 1, 제 2 게이트 전극 및 상기 화소부의 게이트 절연막상에 형성되는 스토리지 커패시터 전극과;상기 제 1 게이트 전극 양측의 제 1 반도체층에 형성되는 제 1 도전형의 LDD 구조를 갖는 제 1 소스/드레인 영역과;상기 제 2 게이트 전극의 양측의 제 2 반도체층에 형성되는 제 2 도전형의 LDD 구조를 갖는 제 2 소스/드레인 영역과;상기 제 1, 제 2 게이트 전극 및 스토리지 커패시터 전극을 포함한 기판의 전면에 형성되는 제 1 층간 절연막과;상기 스토리지 커패시터 전극과 대응되면서 오버랩되어 상기 제 1 층간 절연막상에 형성되는 화소 전극과;상기 화소 전극을 포함한 기판의 전면에 형성되는 제 2 층간 절연막과;상기 화소 전극, 제 1 소스/드레인 영역, 및 제 2 소스/드레인 영역을 노출시키는 다수개의 콘택홀들과;상기 제 1, 제 2 층간 절연막을 관통하여 상기 화소 전극 및 소스/드레인 영역과 연결되는 상기 콘택홀을 통해 상기 제 1 소스/드레인 영역에 연결되는 제 1 및 제 2 소스/드레인 전극과; 그리고,상기 스토리지 커패시터 전극, 상기 화소 전극, 및 상기 스토리지 커패시터 전극과 상기 화소 전극간에 형성된 제 1 층간 절연막으로 이루어진 스토리지 커패시터를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 화소부와 구동 회로부로 정의된 기판에 각각 제 1, 제 2 반도체층을 형성하는 단계와;상기 제 1, 제 2 반도체층을 포함한 기판의 전면에 게이트 절연막 및 금속막을 차례로 형성하는 단계와;상기 금속막상에 포토 레지스트 패턴을 형성하는 단계와;상기 포토 레지스트 패턴을 마스크로 이용하여 상기 금속막을 선택적으로 제거하여 상기 제 1, 제 2 반도체층의 상측의 게이트 절연막상에 각각 제 1, 제 2 게이트 전극을 형성하고 상기 화소부에 스토리지 커패시터 전극을 형성하는 단계와;상기 포토 레지스트 패턴을 애싱하여 폭과 두께를 줄이는 단계와;상기 제 1, 제 2 게이트 전극을 마스크로 하여 기판의 전면에 제 1 도전형 불순물을 고농도로 이온 주입하여 상기 제 1, 제 2 게이트 전극 양측의 제 1, 제 2 반도체층에 제 1 소스/드레인 영역을 형성하는 단계와;상기 애싱된 포토 레지스트 패턴을 마스크로 하여 상기 제 1, 제 2 게이트 전극 및 스토리지 커패시터 전극을 선택적으로 제거하는 단계와;상기 제 1, 제 2 게이트 전극을 마스크로 하여 기판의 전면에 저 농도의 불순물 이온을 주입하여 상기 제 1, 제 2 반도체층에 LDD 영역을 형성하는 단계와;상기 제 2 게이트 전극의 양측의 상기 제 2 반도체층에 제 2 도전형의 불순물을 고농도로 이온주입하여 제 2 소스/드레인 영역을 형성하는 단계와;상기 기판의 전면에 제 1 층간 절연막을 형성하는 단계와;상기 스토리지 커패시터 전극을 오버랩하도록 상기 제 1 층간 절연막상에 화소 전극을 형성함과 아울러, 상기 스토리지 커패시터 전극, 상기 화소 전극, 및 상기 스토리지 커패시터 전극과 상기 화소 전극간에 형성된 제 1 층간 절연막으로 이루어진 스토리지 커패시터를 형성하는 단계와;상기 화소 전극을 포함한 기판의 전면에 제 2 층간 절연막을 형성하는 단계와;상기 화소 전극 및 소스 및 드레인 영역의 표면의 일부가 노출되도록 상기 제 1, 제 2 층간 절연막을 선택적으로 제거하여 콘택 홀을 형성하는 단계와; 그리고,상기 콘택 홀을 통해 상기 소스 및 드레인 영역과 화소 전극에 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항에 있어서,상기 제 1, 제 2 반도체층은 다결정 실리콘으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항에 있어서,상기 화소 전극은 투명 도전막을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항에 있어서,상기 제 1 층간 절연막은 100 내지 1000[Å]의 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 화소부와 구동 회로부로 정의된 기판과;상기 화소부에 형성되는 제 1 반도체층과 상기 구동 회로부에 일정한 간격을 갖고 형성되는 제 2, 제 3 반도체층과;상기 제 1, 제 2 및 제 3 반도체층을 포함한 기판의 전면에 형성되는 게이트 절연막과;상기 제 1, 제 2 및 제 3 반도체층에 대응된 상기 게이트 절연막상에 형성되는 제 1, 제 2, 제 3 게이트 전극 및 상기 제 1 게이트 전극과 일정한 간격을 갖고 상기 화소부의 게이트 절연막상에 형성되는 스토리지 커패시터 전극과;상기 제 1, 제 2 게이트 전극 양측의 제 1, 제 2 반도체층에 각각 형성되는 제 1 도전형의 LDD 구조를 갖는 제 1, 제 2 소스/드레인 영역과상기 제 3 게이트 전극 양측의 제 3 반도체층에 형성되는 제 2 도전형의 제 3 소스/드레인 영역과;상기 제 1, 제 2, 제 3 게이트 전극 및 스토리지 커패시터 전극을 포함한 기판의 전면에 형성되는 제 1 층간 절연막과;상기 스토리지 커패시터 전극을 오버랩하도록, 화소부의 상기 제 1 층간 절연막상에 형성되는 화소 전극과;상기 화소 전극을 포함한 기판의 전면에 형성되는 제 2 층간 절연막과;상기 화소 전극, 제 1 소스/드레인 영역, 및 제 2 소스/드레인 영역을 노출시키는 다수개의 콘택홀과;상기 콘택홀을 통해 상기 제 1, 제 2, 제 3 소스/드레인 영역에 연결되는 제 1, 제 2, 제 3 소스/드레인 전극과; 그리고,상기 스토리지 커패시터 전극, 상기 화소 전극, 및 상기 스토리지 커패시터 전극과 상기 화소 전극간에 형성된 제 1 층간 절연막으로 이루어진 스토리지 커패시터를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 화소부와 구동 회로부로 정의된 기판의 화소부에 제 1 반도체층 및 구동 회로부에 일정한 간격을 갖는 제 2, 제 3 반도체층을 형성하는 단계와;상기 제 1, 제 2 및 제 3 반도체층을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막상에 금속막을 형성하고, 상기 금속막상에 제 1 포토 레지스트 패턴을 형성하는 단계와;상기 포토 레지스트 패턴을 마스크로 하여 상기 금속막을 선택적으로 제거하여 상기 각 반도체층의 상부에 제 1, 제 2, 제 3 게이트 전극 및 상기 제 1 게이트 전극과 일정한 간격을 갖도록 상기 화소부에 스토리지 커패시터 전극을 형성하는 단계와;상기 포토 레지스트 패턴을 애싱하여 폭과 두께를 줄이는 단계와;상기 제 1, 제 2, 제 3 게이트 전극을 마스크로 하여 상기 기판의 전면에 제 1 도전형 불순물을 고농도로 이온주입함으로써, 상기 제 1, 제 2, 제 3 게이트 전극의 양측의 제 1, 제 2, 제 3 반도체층에 제 1 도전형의 제 1, 제 2, 제 3 소스/드레인 영역을 형성하는 단게와;상기 애싱된 포토 레지스트 패턴을 마스크로 하여 상기 제 1, 제 2, 제 3 게이트 전극 및 스토리지 커패시터 전극을 선택적으로 제거하는 단계와;상기 제 1, 제 2, 제 3 게이트 전극을 마스크로 하여 상기 제 1, 제 2, 제 3 반도체층에 LDD 영역을 형성하는 단계와;상기 제 3 반도체층에 제 2 도전형 불순물을 고농도로 이온주입하여 제 2 도전형의 제 3 소스/드레인 영역을 형성하는 단계와;상기 기판의 전면에 제 1 층간 절연막을 형성하는 단계와;상기 스토리지 커패시터 전극을 오버랩하도록 상기 제 1 층간 절연막상에 화소 전극을 형성함과 아울러, 상기 스토리지 커패시터 전극, 상기 화소 전극, 및 상기 스토리지 커패시터 전극과 상기 화소 전극간에 형성된 제 1 층간 절연막으로 이루어진 스토리지 커패시터를 형성하는 단계와;상기 화소 전극을 포함한 기판의 전면에 제 2 층간 절연막 및 보호막을 형성하는 단계와;상기 화소 전극 및 상기 제 1, 제 2, 제 3 소스/드레인 영역을 노출시키는 다수개의 콘택 홀을 형성하는 단계; 그리고,상기 콘택홀을 통해 상기 제 1, 제 2, 제 3 소스/드레인 영역 및 상기 화소 전극과 전기적으로 연결되는 제 1, 제 2, 제 3 소스 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 소스/드레인 영역과 제 2 소스/드레인 영역은 동일한 불순물 이온이 주입된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 1 소스/드레인 영역과 제 2 소스/드레인 영역은 서로 다른 불순물 이온이 주입된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 드레인 전극은 상기 제 1 드레인 영역과 상기 화소 전극을 연결함을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 1 및 제 2 반도체층은 다결정 실리콘으로 형성되는 것을 특징으로 하는 액정표시장치.
- 제 2 항에 있어서,상기 드레인 전극은 상기 제 1 드레인 영역과 상기 화소 전극을 연결하도록, 상기 화소부에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 제 2 드레인 전극과 제 3 소스 전극은 일체로 형성되어, 상기 제 1 도전형의 제 2 드레인 영역과 제 2 도전형의 제 3 소스 영역을 전기적으로 연결하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서,상기 제 2 도전형 제 3 소스/드레인 영역을 형성하는 단계는, 상기 제 1 도전형 불순물 이온이 주입된 제 3 게이트 전극 양측의 제 3 반도체층을 제 2 도전형 불순물을 카운트 도핑하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030037639A KR100685926B1 (ko) | 2003-06-11 | 2003-06-11 | 액정표시장치 및 이의 제조방법 |
US10/844,346 US7173675B2 (en) | 2003-06-11 | 2004-05-13 | LCD display with contact hole and insulation layer above pixel electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030037639A KR100685926B1 (ko) | 2003-06-11 | 2003-06-11 | 액정표시장치 및 이의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040106794A KR20040106794A (ko) | 2004-12-18 |
KR100685926B1 true KR100685926B1 (ko) | 2007-02-23 |
Family
ID=33509671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030037639A KR100685926B1 (ko) | 2003-06-11 | 2003-06-11 | 액정표시장치 및 이의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7173675B2 (ko) |
KR (1) | KR100685926B1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101013625B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
US7410842B2 (en) * | 2005-04-19 | 2008-08-12 | Lg. Display Co., Ltd | Method for fabricating thin film transistor of liquid crystal display device |
JP2007256914A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子機器 |
KR100796608B1 (ko) * | 2006-08-11 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
KR100796609B1 (ko) | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Cmos 박막 트랜지스터의 제조방법 |
KR100807554B1 (ko) * | 2006-08-28 | 2008-02-28 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조방법 |
TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
KR101093268B1 (ko) | 2009-12-18 | 2011-12-14 | 삼성모바일디스플레이주식회사 | 표시 장치의 제조 방법 |
US8766361B2 (en) * | 2010-12-16 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
CN107195689B (zh) * | 2017-07-21 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、oled显示面板 |
CN108663863B (zh) * | 2018-06-25 | 2021-01-26 | Tcl华星光电技术有限公司 | 阵列基板 |
CN113299716B (zh) * | 2021-05-21 | 2023-03-17 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
JP2001332733A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | 薄膜トランジスタ、アレイ基板および液晶表示装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4411058A (en) * | 1981-08-31 | 1983-10-25 | Hughes Aircraft Company | Process for fabricating CMOS devices with self-aligned channel stops |
JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW494580B (en) * | 2001-04-30 | 2002-07-11 | Hannstar Display Corp | Manufacturing method of thin film transistor and its driving devices |
JP4216092B2 (ja) * | 2002-03-08 | 2009-01-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2004151546A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | アクティブマトリクス基板および表示装置 |
-
2003
- 2003-06-11 KR KR1020030037639A patent/KR100685926B1/ko active IP Right Grant
-
2004
- 2004-05-13 US US10/844,346 patent/US7173675B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
JP2001332733A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | 薄膜トランジスタ、アレイ基板および液晶表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040252250A1 (en) | 2004-12-16 |
KR20040106794A (ko) | 2004-12-18 |
US7173675B2 (en) | 2007-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488979B2 (en) | Liquid crystal display device including driving circuit and method of fabricating the same | |
US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
US7361535B2 (en) | Liquid crystal display device having polycrystalline TFT and fabricating method thereof | |
KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH11112002A (ja) | 半導体装置およびその製造方法 | |
KR100685926B1 (ko) | 액정표시장치 및 이의 제조방법 | |
US7098971B2 (en) | Polycrystalline liquid crystal display device and method of fabricating the same having simultaneously formed gate, source and drain electrodes | |
KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
US7643101B2 (en) | Polycrystalline liquid crystal display device and fabrication method thereof | |
KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP5221082B2 (ja) | Tft基板 | |
JP4991277B2 (ja) | 液晶表示装置の製造方法 | |
KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
KR100482162B1 (ko) | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 | |
KR101226975B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법 | |
JP2008166597A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
KR100891989B1 (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
KR100891988B1 (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 및 그제조방법 | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
KR20060104220A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP2004064056A (ja) | 半導体集積回路の作製方法 | |
KR20040106795A (ko) | 액정표시장치의 제조방법 | |
KR100556348B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 14 |