CN103021820A - 制造薄膜晶体管的方法和制造有机发光显示设备的方法 - Google Patents

制造薄膜晶体管的方法和制造有机发光显示设备的方法 Download PDF

Info

Publication number
CN103021820A
CN103021820A CN2012103168734A CN201210316873A CN103021820A CN 103021820 A CN103021820 A CN 103021820A CN 2012103168734 A CN2012103168734 A CN 2012103168734A CN 201210316873 A CN201210316873 A CN 201210316873A CN 103021820 A CN103021820 A CN 103021820A
Authority
CN
China
Prior art keywords
pattern
photoetching agent
electrode
metal
agent pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103168734A
Other languages
English (en)
Other versions
CN103021820B (zh
Inventor
崔熙东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103021820A publication Critical patent/CN103021820A/zh
Application granted granted Critical
Publication of CN103021820B publication Critical patent/CN103021820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

制造薄膜晶体管的方法和制造有机发光显示设备的方法。薄膜晶体管制造方法允许在与半导体图案相对的绝缘、传导层、金属膜的三层上形成第一光刻胶图案。在通过第一离子注入工序形成源区域和漏区域之前，通过蚀刻工序形成第一金属图案和传导图案。从第一光刻胶图案得到具有比第一光刻胶图案的宽度更窄的宽度的第二光刻胶图案。第一金属图案被重形成为具有比第二光刻胶图案的宽度更窄的第二金属图案。进行包括去除第二光刻胶图案、在所述半导体图案中形成轻掺杂漏LDD区域以及在所述半导体图案中形成栅交叠轻掺杂漏GOLDD区域的处理；在第二绝缘膜上形成源极和漏极之前形成第二绝缘膜。

Description

制造薄膜晶体管的方法和制造有机发光显示设备的方法
技术领域
实施方式涉及制造薄膜晶体管的方法。另外，实施方式涉及制造有机发光显示设备的方法。
背景技术
本申请要求2011年9月20日提交的韩国专利申请No.10-2011-0094829的优先权，其全部内容通过引用合并于此。
广泛开发了用于显示信息的设备。显示设备包括液晶显示（LCD）设备、有机发光显示（OLED）设备、电泳显示设备、场发射显示（FED）设备和等离子体显示设备。
在这些显示设备中，与LCD设备相比，OLED设备具有更低的功率消耗、更宽的视角、更轻的重量和更高的亮度。因此，OLED设备被认为是下一代显示设备。
一般地，制造OLED设备的处理工序是复杂的。换句话说，制造OLED设备需要使用大量的掩模。
由于复杂的制造处理工序，制造时间延长，制造成本增加并且生产率劣化。
发明内容
因此，实施方式关注于薄膜晶体管制造方法和OLED设备制造方法，基本上消除了由于现有技术的限制和缺点引起的一个或者更多个问题。
实施方式涉及适用于通过最小化掩模的数量来简化薄膜晶体管的结构的制造方法和具有该薄膜晶体管的OLED设备。
另外，实施方式涉及适用于通过最小化掩模的数量来减少制造时间和成本并且增强生产率的薄膜晶体管制造方法和OLED设备制造方法。
将在以下的说明书中进行阐述本实施方式的其它特征及优点，并且一部分根据本说明书将是清楚的，或者可以从本实施方式的实践获知。本实施方式的这些优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。
根据本发明的实施方式的第一个总体方面，一种薄膜晶体管制造方法，所述方法包括：在基板上形成半导体图案；在包括所述半导体图案的所述基板上形成第一绝缘膜、传导膜和金属膜；在所述金属膜上形成第一光刻胶图案，所述第一光刻胶图案具有比所述半导体图案的宽度更窄的宽度；通过使用所述第一光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜来形成第一金属图案和传导图案；通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述半导体图案中形成源区域和漏区域；通过灰化工序形成第二光刻胶图案，所述第二光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；通过使用所述第二光刻胶图案作为掩模蚀刻所述第一金属图案形成第二金属图案，其中所述第二金属图案具有比所述第二光刻胶图案的宽度更窄的宽度，并且所述第二金属图案和所述传导图案形成栅极；通过使用第二光刻胶图案作为掩模的第二离子注入工序在所述半导体图案中形成LDD（轻掺杂漏）区域；去除所述第二光刻胶图案；通过使用第二金属图案作为掩模的第三离子注入工序在半导体图案中形成GOLDD（栅交叠LDD）区域；在包括所述栅极的所述基板上形成第二绝缘膜；以及在所述第二绝缘膜上形成分别电连接到所述源区域和漏区域的源极和漏极。
根据本发明的实施方式的第二总体方面，一种OLED设备制造方法，所述方法包括：在基板上形成半导体图案；在包括所述半导体图案的所述基板上形成第一绝缘膜、传导膜和金属膜；在所述金属膜上形成第一光刻胶图案，所述第一光刻胶图案具有比所述半导体图案的宽度更窄的宽度；通过使用所述第一光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜来形成第一金属图案和传导图案；通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述半导体图案中形成源区域和漏区域；通过灰化工序从所述第一光刻胶图案形成第二光刻胶图案，所述第二光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；通过使用所述第二光刻胶图案作为掩模蚀刻所述第一金属图案形成第二金属图案，其中所述第二金属图案具有比所述第二光刻胶图案的宽度更窄的宽度，并且所述第二金属图案和所述传导图案形成栅极；进行包括去除第二光刻胶图案、在所述半导体图案中形成LDD（轻掺杂漏）区域以及在所述半导体图案中形成GOLDD（栅交叠LDD）区域的处理；在所述基板的整个表面上形成第二绝缘膜；在所述第二绝缘膜上形成分别电连接到所述源区域和漏区域的源极和漏极；形成电连接到漏极的第一电极；形成具有露出第一电极的开口的堤层；以及在所述第一电极上形成有机发光层和第二电极。
根据本发明的实施方式的第三个总体方面，一种OLED设备制造方法，所述方法包括：在具有第一区域到第三区域的基板上形成第一半导体图案和第二半导体图案；在包括所述第一半导体图案和所述第二半导体图案的基板上形成第一绝缘膜、传导膜和金属膜；在所述金属膜上对应于所述第一区域到所述第三区域形成第一光刻胶图案到第三光刻胶图案，并且所述第一光刻胶图案具有比所述第一半导体图案更窄的宽度，所述第二光刻胶图案对应于所述第二半导体图案；通过使用所述第一光刻胶图案到所述第三光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜形成第一金属图案到第三金属图案和第一传导图案到第三传导图案；通过进行使用所述第一光刻胶图案作为掩模的第一离子注入工序在所述半导体图案中形成源区域和漏区域；从所述第一光刻胶图案形成具有比所述第一光刻胶图案的宽度更窄的宽度的第四光刻胶图案并且通过进行灰化工序去除所述第二光刻胶图案和所述第三光刻胶图案；形成第四金属图案、第二电容器电极和第一电极，其中所述第四金属图案通过使用所述第四光刻胶图案作为掩模蚀刻第一金属图案从所述第一金属图案形成并且具有比所述第四光刻胶图案的宽度更窄的宽度，所述第二电容器电极和所述第一电极通过去除第二金属图案和第三金属图案从所述第二传导图案和第三传导图案形成，其中所述第四金属图案和所述第一传导图案形成栅极；去除所述第四光刻胶图案；进行包括去除第二光刻胶图案、在所述半导体图案中形成LDD（轻掺杂漏）区域以及在所述半导体图案中形成GOLDD（栅交叠LDD）区域的处理；在所述基板的整个表面上形成第二绝缘膜；在所述第二绝缘膜中形成露出第一电极的第一开口；在所述第二绝缘膜上形成电连接到所述源区域的源极和电连接到所述漏区域和所述第一电极的漏极；在所述第二绝缘膜上形成具有露出所述第一电极的第二开口的堤层；以及在所述第一电极上形成与所述第一电极一起形成有机发光元件的有机发光层和第二电极。
根据本发明的实施方式的第四个总体方面，一种OLED设备制造方法，所述方法包括：在具有第一区域到第三区域的基板上形成第一半导体图案和第二半导体图案；在包括所述第一半导体图案和所述第二半导体图案的基板上形成第一绝缘膜、传导膜和第一金属膜；在所述金属膜上对应于所述第一区域到所述第三区域形成第一光刻胶图案到第三光刻胶图案，并且所述第一光刻胶图案具有比所述第一半导体图案更窄的宽度，所述第二光刻胶图案对应于所述第二半导体图案；通过使用所述第一光刻胶图案到所述第三光刻胶图案作为掩模蚀刻所述第一金属膜和所述传导膜形成第一金属图案到第三金属图案和第一传导图案到第三传导图案；通过进行使用所述第一光刻胶图案作为掩模的第一离子注入工序在所述半导体图案中形成源区域和漏区域；通过进行灰化工序形成第四光刻胶图案和第五光刻胶图案并且第四光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；形成第四金属图案和第二电容器电极，其中所述第四金属图案通过使用所述第四光刻胶图案作为掩模蚀刻第一金属图案从所述第一金属图案形成并且具有比所述第四光刻胶图案的宽度更窄的宽度，以及所述第二电容器电极从所述第二传导图案形成；去除所述第四光刻胶图案和所述第五光刻胶图案；进行包括去除第二光刻胶图案、在所述半导体图案中形成LDD（轻掺杂漏）区域以及在所述半导体图案中形成GOLDD（栅交叠LDD）区域的处理；在所述基板的整个表面上形成第二绝缘膜；在所述第二绝缘膜中形成露出所述第三金属图案的第一开口；通过在所述第二绝缘膜上沉积第二金属膜并且对第二金属膜和第三金属图案构图形成源极、漏极、连接电极以及第一电极；在所述第二绝缘膜上形成具有露出所述第一电极的第二开口的堤层；以及在所述第一电极上形成与所述第一电极一起形成有机发光元件的有机发光层和第二电极。
在研读以下附图和具体描述之后其它系统、方法、特征和优点将对于本领域技术人员变得明显。本说明书中包括的全部这些附加系统、方法、特征和优点在本发明的范围内，并且被以下的权利要求保护。此部分的内容均不作为对权利要求的限制。其它方面和优点在下面接合实施方式一起讨论。应该理解，对本发明的以上概述和以下详述都是示例性和解释性的，并旨在对所要求保护的本公开提供进一步的解释。
附图说明
附图被包括在本申请中以提供对实施方式的进一步理解，并结合到本申请中且构成本申请的一部分，附图示出了本发明的多个实施方式，且与说明书一起用于解释本公开的原理。在附图中：
图1A到图1N是示出根据本发明的第一实施方式的制造顶部发射型OLED设备的方法的截面图；
图2A到图2M是示出根据本发明的第二实施方式的制造顶部发射型OLED设备的方法的截面图；
图3A到图3M是示出根据本发明的第三实施方式的制造底部发射型OLED设备的方法的截面图；
图4A到图4I是示出根据本发明的第四实施方式的制造底部发射型OLED设备的方法的截面图；
图5A到图5I是示出根据本发明的第五实施方式的制造底部发射型OLED设备的方法的截面图；以及
图6A和图6B是比较根据本发明的实施方式和现有技术的薄膜晶体管的电流-电压特性的数据表。
具体实施方式
在本发明的实施方式中，将理解的是，当将诸如基板、层、区域、膜或者电极这样的元件称为“位于”另一元件“上”或者“下”时，它可以直接位于所述另一元件上或者下，或者也可以（间接地）存在中间元件。措辞元件的“上”或者“下”将基于附图确定。
下面将详细描述本发明的实施方式，在附图中例示出了其示例。在附图中，为了清楚和方便说明，可以夸大、省略或者简化元件的大小和厚度，但是这些图示不是指元件的实际大小。
第一实施方式和第二实施方式公开顶部发射型OLED设备，其在基板的向上方向上发射光。
顶部发射型OLED设备一般可以应用于大小相对小的屏幕。这种小尺寸的OLED设备可以使在基板上排布的薄膜晶体管和有机发光元件彼此交叠。在这个例子中，从有机发光元件发射的光不能够向基板的向下方向前进。因此，顶部发射型OLED设备必须具有向基板的向上方向发射光的结构。然而，根据第一实施方式和第二实施方式的顶部发射型OLED设备可以应用于例如大小相对大的屏幕。
第三实施方式到第五实施方式公开底部发射型OLED设备，其在基板的向下方向上发射光。
底部发射型OLED设备一般可以应用于大小相对大的屏幕。这种大尺寸的OLED设备可以迫使在基板上排布的薄膜晶体管和有机发光元件不彼此交叠。然而，根据第三实施方式到第五实施方式的底部发射型OLED设备可以应用于例如大小相对小的屏幕。
顶部发射型OLED设备和底部发射型OLED设备之间的最大的结构差异是是否存在用于补偿由晶体管造成的台阶覆盖的经表面平坦化的绝缘膜。更具体地，顶部发射型OLED设备包括经表面平坦化的绝缘膜，但是底部发射型OLED设备不包括经表面平坦化的绝缘膜。
另外，在顶部发射型OLED设备和底部发射型OLED设备两者中，可以按照需要选择性地增加或者减少其它部件。
图1A到图1N是示出根据本发明的第一实施方式的制造顶部发射型OLED设备的方法的截面图。
如图1A所示，可以在基板1上形成缓冲层3。另外，可以在缓冲层3上形成具有非晶体结构的半导体膜5。可以通过热处理将半导体膜5晶体化。
基板1可以包括从包括玻璃、塑料材料、金属材料、半导体材料和陶瓷材料的材料组选择的一种材料。然而，基板1不限于上述材料组。
缓冲层3可以允许容易地在基板1上形成半导体膜5。另外，可以形成缓冲层3以保护半导体膜5。这种缓冲层3可以包括由氧化硅膜、氮化硅膜和氮氧化硅膜中的一种构建的单层或者由这些材料构造的多层。
半导体膜5可以包括例如非晶硅材料。可以通过溅射处理、低压化学气相沉积（LPCVD）处理或者等离子体化学气相沉积（CVD）处理形成硅膜5，但是不限于这些处理。可以例如，通过热处理（即，通过在上面照射激光束）将硅膜5晶体化。晶体化的半导体膜可以具有例如多晶硅的特性。与非晶硅相比，多晶硅可以具有增强的电子迁移率。据此，包括这种带有多晶硅的特性的半导体膜5的薄膜晶体管可以在高速度切换。
可以通过在晶体化的半导体膜5上涂覆光刻胶膜并且使光刻胶膜暴露于光来形成光刻胶图案7。光刻胶膜可以包括允许暴露于光的区域被去除的正光刻胶材料或者允许不暴漏于光的区域被去除的负光刻胶材料。
如图1B所示，可以使用光刻胶图案作为掩模，针对半导体膜5进行蚀刻处理，因而形成第一半导体图案5a和第二半导体图案5b。第一半导体图案5a可以被用作针对薄膜晶体管的半导体图案。第二半导体图案5b可以被用作第一电容器电极。
如图1C所示，可以在上述基板1的整个表面上形成第一绝缘膜11。第一绝缘膜11可以包括氧化硅、氮化硅或者氮氧化硅的单层，或者这些材料的多层，但是不限于此。
可以在第一绝缘膜11上顺序地形成传导膜13和金属膜15。另外，在第二光刻胶膜17上方布置半色调掩模100之前，可以在金属膜15上形成第二光刻胶膜17。
传导膜17可以由透明传导材料形成。作为透明的传导膜13的示例，由从包括ITO（氧化铟锡）、IZO（氧化铟锌）、IZTO（氧化铟锌锡），IAZO（氧化铟铝锌），IGZO（氧化铟镓锌），IGTO（氧化铟镓锡）、AZO（氧化铝锌）、ATO（氧化锑锡）、GZO（氧化镓锌）、IrOx、RuOx和RuOx/ITO的材料组选择的至少一种材料形成的单层或者由这些材料中的一些材料构成的多层可以被采用。然而，传导膜不限于该透明材料组。光和掺杂剂可以穿透传导膜13。
金属膜15可以由不透明传导材料或者金属材料制成。作为金属膜15的示例，从包括Au、Al、Ag、Ti、Cu、Ni、Pt、Mo、W、Ta和Cr的不透明传导材料组选择的至少一种材料形成的单层或者多层可以被使用。然而，金属膜15不限于该不透明传导材料组。例如，金属膜15可以具有Mo/Al/Mo的三层结构，但是不限于此。
另外，光和掺杂剂不会穿透金属膜15。因此，金属膜15可以用作当进行注入离子的掺杂处理时防止掺杂剂穿透的掩模。
如以上说明的，第二光刻胶膜17可以包括正和负光刻胶材料中的任意一种。
半色调掩模100可以包括透射区域110、半透射区域120和阻挡区域130。透射区域110使光透射通过它们。半透射区域120使光部分地透射过它。因此，与透过透射区域110的光的量相比，透过半透射区域120的光的量较少。阻挡区域130阻挡光。
可以针对半色调掩模100进行照射光的曝光处理。在这个例子中，透过半色调掩模100的透射区域110和半透射区域120的光可以照射到第二光刻胶膜17。另外，向半色调掩模100的阻挡区域130前进的光不能够照射到第二光刻胶膜17，因为这些光被阻挡区域130屏蔽。
另外，透过透射区域110的光量不同于透过半透射区域120的光量。换句话说，透过透射区域110的光量大于透过半透射区域120的光量。因此，第二光刻胶膜17的暴露于透过透射区域110的光的第一部分和第二光刻胶膜17的暴露于透过半透射区域120的光的第二部分在硬化程度上彼此不同。更具体地，第二光刻胶膜17的暴露于透过透射区域110的光的第一部分在整个厚度上硬化。另外，第二光刻胶膜17的暴露于透过半透射区域120的光的第二部分不在整个厚度上硬化。换句话说，第二光刻胶膜17的第二部分可以被硬化到从第二光刻胶膜17的表面起的固定深度。例如，第二光刻胶膜17的第二部分可以被硬化整个厚度的一半。
如果第二光刻胶膜17是正光刻胶膜，则尽管针对第二光刻胶膜17进行显影处理，第二光刻胶膜17的面对阻挡区域130的第三部分仍保留而不被去除。据此，可以形成如图1D所示的第一光刻胶图案17a。
当进行显影处理时，第二光刻胶膜17的面对透射区域110的第一部分被整个去除，但是第二光刻胶膜17的面对半透射区域120的第二部分在厚度上被部分地去除。例如，第二光刻胶膜17的第二部分可以被去除了整个厚度的一半，而另一半可以保留。因此，通过显影处理，可以通过部分地去除第二光刻胶膜17的第二部分形成第二光刻胶图案17b。
如图1E所示，可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模进行蚀刻处理。通过蚀刻处理，金属膜15可以被选择性地去除，接着位于金属膜15下方的传导膜13可以被选择性地去除。另外，金属膜15和传导膜13可以被过度蚀刻以获得比第一光刻胶图案17a和第二光刻胶图案17b的宽度更窄的宽度。
据此，可以在第一绝缘膜11上形成与第一半导体图案5a相对的第一传导图案13a和第一金属图案15a。另外，可以在第一绝缘膜11上形成与第二半导体图案5b相对的第二传导图案13b和第二金属图案15b。第一传导图案13a和第一金属图案15a可以具有比第一光刻胶图案17a的宽度更窄的宽度。
由于大致使用相同的光刻胶图案即第一光刻胶图案17a作为掩模来蚀刻传导膜13和金属膜15两者，第一传导图案13a和第一金属图案15a可以大致具有相同大小或者宽度。类似地，第二传导图案13b和第二金属图案15b可以大致具有相同大小或者宽度，因为大致使用相同的光刻胶图案即第二光刻胶图案17b作为掩模来蚀刻传导膜13和金属膜15两者。然而，第一传导图案13a和第二传导图案13b以及第一金属图案15a和第二金属图案15b不限于上述情形。
与第一半导体图案5a相比，第一光刻胶图案17a可以具有更小的大小或者窄的宽度。因此，仅仅在第一半导体图案5a的中央部分上形成第一光刻胶图案17a而不在第一半导体图案5a的边缘上存在。另外，第二光刻胶图案17b可以具有与第二半导体图案5b的大小或者宽度大致相同的大小或者宽度，或者比第二半导体图案5b的大小或者宽度更大的大小或者更宽的宽度。
因此，尽管针对上述基板1进行掺杂处理，但是因为离子掺杂剂被第二光刻胶图案17b屏蔽，离子掺杂剂不能被注入进面对第二光刻胶图案17b的第二半导体图案5b中。另外，由于第一光刻胶图案17a具有比第一半导体图案5a的大小或者宽度更小的大小或者更窄的宽度，所以离子掺杂剂仅仅被注入进第一半导体图案5a的不被第一光刻胶图案17a覆盖的边缘，将第一半导体图案5a的被第一光刻胶图案17a覆盖的中央部分排除在外。
如图1F所示，可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模首先进行离子注入处理。
此时，因为与第一半导体图案5a相比，第一光刻胶图案17a具有更小的大小或者更窄的宽度，离子掺杂剂被注入进第一半导体图案5a的不被第一光刻胶图案17a覆盖的边缘，即，第一半导体图案5a的被第一光刻胶图案17a露出的周边部分或者多个侧边部分。据此，可以形成均包括该离子掺杂剂的源区域21a和漏区域21b。
另一方面，离子掺杂剂被第二光刻胶图案17b屏蔽并且不被注入进面对第二光刻胶图案17b的第二半导体图案5b。这是因为第二光刻胶图案17b有效地覆盖第二半导体图案5b这个事实。
如图1G所示，可以针对第一光刻胶图案17a和第二光刻胶图案17b进行灰化处理。这种灰化处理可以减小第一光刻胶图案17a和第二光刻胶图案17b的厚度或者宽度。灰化处理可以继续直至第二光刻胶图案17b被完全去除为止。当第二光刻胶图案17b被完全去除时，第一光刻胶图案17a可以被重形成（或者改变）为具有更薄的厚度和更窄的宽度的第三光刻胶图案17c。这是因为第一光刻胶图案17a的厚度大于第二光刻胶图案17b的厚度这个事实。
必须获得与第一光刻胶图案17a相比具有更窄的宽度的第三光刻胶图案17c。鉴于这一点，能够将离子掺杂剂注入进与可以第一光刻胶图案17a的被第三光刻胶图案17c露出的周边部分或者多个侧边部分相对应的第一半导体图案5a中。
另外，第三光刻胶图案17c可以具有与第一传导图案13a的大小或者宽度大致相同的大小或者宽度。因此，能够将离子注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的两个侧边部分相对应的第一半导体图案5a中。
可以使用第三光刻胶图案17c作为掩模进行另一个蚀刻处理。此时，可以进行用于去除第一金属图案15a的边缘部分的过度蚀刻。据此，第一金属图案15a可以具有比第一传导图案13a的大小或者宽度更小的大小或者更窄的宽度。换句话说，在传导图案13a的边缘部分上不存在第一金属图案15a。
经过度蚀刻的第一金属图案15a和传导图案13a可以被用作栅极33。
通过另一个蚀刻处理，第二传导图案13b上的第二金属图案15b被完全去除，从而仅仅保留第二传导图案13b。第二传导图案13b可以变为第二电容器电极23。
可以使用第三光刻胶图案17c作为掩模进行第二离子注入处理。在第二离子注入处理期间，离子掺杂剂可以被注入进分别在第三光刻胶图案17c与源区域21a之间以及第三光刻胶图案17c与漏区域21b之间的第一半导体图案5a中。据此，与第一光刻胶图案17a的可以被第一传导图案13a露出的周边部分或者多个侧边部分相对的第一半导体图案5a可以变为LDD（轻掺杂漏）区域27a和27b。
LDD区域27a和27b可以增强薄膜晶体管的电特性。例如，LDD区域27a和27b可以增强薄膜晶体管的关电流特性，但是不限于此。
离子掺杂剂还可以被注入进源区域21a和漏区域21b。
此外，离子掺杂剂可以通过透过第二电容器电极23而被注入进第二电容器电极23下方的第二半导体图案5b。因此，包括离子掺杂剂的第二半导体图案5b可以变为第一电容器电极25。因此，第一电容器电极25和第二电容器电极23以及之间的第一绝缘膜11可以一起形成电容器。
第一实施方式可以同时形成LDD区域27a和27b以及第一电容器电极25。因此，与独立地形成LDD区域27a和27b以及第一电容器电极25的方法相比，第一实施方式可以减少掩模的数量。
可以通过如图1I所示的剥离处理去除第三光刻胶图案17c。
随后，可以使用第一金属图案15a作为掩模进行第三离子注入处理。此时，离子掺杂剂可以被注入进源区域21a、漏区域21b、LDD区域27a和27b以及第一电容器电极25。
另外，离子掺杂剂可以被注入在与第一传导图案13a的可以被第一金属图案15a露出的周边部分或者多个侧边部分相对应的第一半导体图案5a中，因而形成GOLDD（栅交叠LDD）区域29a和29b。为此，在透过第一传导图案13a之后，离子掺杂剂可以被注入进第一半导体图案5a中。
GOLDD区域29a和29b可以进一步增强薄膜晶体管的电特性。例如，GOLDD区域29a和29b可以增强薄膜晶体管的关电流特性，但是不限于此。
按此方式，形成LDD区域27a和27b以及GOLDD区域29a和29b。因此，第一实施方式可以增强薄膜晶体管的电特性。
另外，离子掺杂剂被第一金属图案15a屏蔽。因此，离子掺杂剂不能够被注入进第一半导体图案5a的与第一金属图案15a相对的中央部分。第一半导体图案5a的不包括离子掺杂剂的中央部分能够变为有源区域31。
据此，可以形成包括有源区域31、GOLDD区域29a和29b、LDD区域27a和27b以及源区域21a和21b的半导体图案。
可以在有源区域31和源区域21a之间形成GOLDD区域29a和LDD区域27a。另外，可以在有源区域31和漏区域21b之间形成GOLDD区域29b和LDD区域27b。换句话说，可以在有源区域31的两个侧边顺序地形成GOLDD区域29a和29b、LDD区域27a和27b、以及源区域21a或者漏区域21b。
可以沿着GOLDD区域29a或者29b、LDD区域27a或者27b和源区域21a或者漏区域21b的顺序逐渐增加掺杂密度。
有源区域31可以被定位在第一半导体图案5a的中央部分。源区域21a和漏区域21b定位在第一半导体图案5a的两个边缘部分。GOLDD区域29a和29b以及LDD区域27a和27b可以被定位在第一半导体图案5a的中央部分与多个边缘部分之间。
根据第一实施方式，通过进行第一离子注入处理到第三离子注入处理，可以形成包括有源区域31、GOLDD区域29a和29b、LDD区域27a和27b以及源区域21a和漏区域21b的半导体图案。
如图1J所示，可以在栅极33、第二电容器电极23和第一绝缘膜11上形成第二绝缘膜35。接着，可以在第二绝缘膜35形成第一接触孔37和第二接触孔39（或者第一通孔和第二通孔）。
第一接触孔37露出源区域21a的一部分。第二接触孔39露出漏区域21b的一部分。
第二绝缘膜35可以包括无机绝缘材料和有机绝缘材料中的一种。作为包括无机绝缘材料的第二绝缘膜35的示例，可以采用诸如氧化硅膜、氮化硅膜或者氮氧化硅膜这样的单层或者用其组合构建的多个层。另一方面，作为有机绝缘材料的示例，可以使用基于聚合物的材料或者基于感光亚克力的材料，但是不限于此。
如图1K所示，可以在第一接触孔37中和在包围第一接触孔37的第二绝缘膜35的一部分上形成源极41。另外，可以在第二接触孔39中和在包围第二接触孔39的第二绝缘膜35的另一部分上形成漏极43。源极41可以通过第一接触孔37电连接到第一半导体图案5a的源区域21a。漏极43可以通过第二接触孔39电连接到第一半导体图案5a的漏区域21b。
源极41和漏极43可以由金属材料制成。金属材料可以包括从包括Au、Al、Ag、Ti、Cu、Ni、Pt、Mo、W、Ta和Cr的金属组中选择的至少一种。源极41和漏极43可以由从该金属组中选择的至少一种材料制成的单层或者多层形成，但是不限于此。
可以通过上述半导体图案、栅极33、源极41和漏极43形成薄膜晶体管。这种薄膜晶体管可以用在OLED设备中作为开关、驱动和感测晶体管。感测晶体管可以用于补偿驱动晶体管的阈值电压。
OLED设备可以被限定为多个像素区域。可以在每一个像素区域中形成多个薄膜晶体管、有机发光元件和电容器。
如图1L所示，可以在源极41和漏极43以及第二绝缘膜35上形成第三绝缘膜45。另外，可以在第三绝缘膜45中形成第三接触孔47（或者第三通孔）。
第三接触孔47可以露出漏极43的一部分。
与第二绝缘膜35大致相同或者类似，第三绝缘膜45可以包括无机绝缘材料和有机绝缘材料中的一种。作为包括无机绝缘材料的第三绝缘膜45的示例，可以采用诸如氧化硅膜、氮化硅膜或者氮氧化硅膜这样的单层并且用其组合构建的多个层。另一方面，作为有机绝缘材料的示例，可以使用基于聚合物的材料或者基于感光亚克力的材料，但是不限于此。
另外，为了提供平坦化的上表面，必须以相对大的厚度形成第三绝缘膜45。与无机绝缘材料相比，有机绝缘材料更容易形成大厚度的膜。因此，第三绝缘膜45可以由有机绝缘材料形成，但是不限于此。
薄膜晶体管与以后形成的有机发光元件交叠。因此，薄膜晶体管的台阶覆盖影响有机发光元件。为了解决这个问题，第一实施方式能够使在薄膜晶体管上形成具有平坦化的表面的第三绝缘膜45。据此，形成在第三绝缘膜45上的有机发光元件对薄膜晶体管的台阶覆盖不具有影响。结果，可以防止像素缺陷。
如图1M所示，可以在第三接触孔47中和在包围第三接触孔47的第三绝缘膜45上形成第一电极49。
第一实施方式涉及顶部发射型OLED设备。因此，可以由反射和传导材料或者反射金属材料形成第一电极49，以在向上方向上反射从随后在第一电极上形成的有机发光层发射的光。作为包括反射和传导材料的第一电极的示例，可以采用由从包括Al、Ni、Ag、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf的材料组中选择的至少一种形成的单层或者多层，但是不限于此。
另选地，第一电极49可以由透明传导材料形成，并且可以在第一电极49上或者下形成包括反射和传导材料的反射层。然而，第一实施方式不限于此。
如图1N所示，可以在第三绝缘膜45上形成第四绝缘膜50。另外，可以同时形成开口58、堤层51和间隔体53。为此，可以针对第四绝缘膜50使用半色调掩模进行曝光处理。
可以在第一电极49上制备开口58。换句话说，可以通过去除第四绝缘膜50的一部分以露出第一电极49来形成开口58。可以由开口58限定像素区域。
这种开口58在图1N中示出为具有相对小的大小。然而，开口58可以具有大致等于或者类似于像素区域的大小。
间隔体53可以具有比堤层51的厚度更大的厚度。可以按照需要来形成或者去除这种间隔体53。如果使用密封件将基板1与密封基板组合，则必须维持基板1和密封基板之间的间隔。为此，可以使用间隔体53。因此，可以用间隔体53维持基板1和密封基板之间的间隔。按照不同的方式，可以在基板1上形成密封膜。在这个例子中，不必须使用间隔体53。
可以在开口58内的第一电极49上形成有机发光层55。另外，可以在有机发光层55上形成第二电极57。
第一电极49、有机发光层55和第二电极57可以构建有机发光元件59。
可以由高聚合的有机材料或者低聚合的有机材料形成有机发光层55。另外，可以用多个层构建有机发光层55。例如，有机发光层可以包括顺序地形成在第一电极49上的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层。具有这种构造的有机发光元件59可以被施加到第一电极49上的正电压和施加到第二电极57上的负或者地电压驱动。
另选地，负电压可以被施加到第一电极49，正电压可以被施加到第二电极57。在这个例子中，可以按照与上述顺序相反结构形成有机发光层55。
第二电极57可以由透明传导材料形成，以使从有机发光层55发射的光在向上方向上行进。作为透明传导材料的第二电极的示例，由从包括ITO（氧化铟锡）、IZO（氧化铟锌）、IZTO（氧化铟锌锡），IAZO（氧化铟铝锌），IGZO（氧化铟镓锌），IGTO（氧化铟镓锡）、AZO（氧化铝锌）、ATO（氧化锑锡）、GZO（氧化镓锌）、IrOx、RuOx和RuOx/ITO的材料组选择的至少一种形成的单层或者多层可以被采用。然而，第二电极57不限于此。
图2A到图2M是示出根据本发明的第二实施方式的制造顶部发射型OLED设备的方法的截面图。
根据第二实施方式的制造方法类似于第一实施方式的制造方法。更具体地，例示根据第二实施方式的制造方法的图2A到图2G以及图2I到图2M分别与例示第一实施方式的的制造方法的图1A到图1G以及图1J到图1N相同。换句话说，仅仅第二实施方式的制造方法中包括的图2H在第一实施方式中未公开。鉴于这一点，将主要参照图2H描述第二实施方式的制造方法。另外，本领域技术人员容易理解的是关于图2A到图2G以及图2I到图2M的说明可以依赖于上述针对例示第一实施方式的制造方法的图1A到图1G以及图1J到图1N的描述。
如图2G所示，可以通过灰化处理形成第三光刻胶图案17c。第三光刻胶图案17c的宽度可以比第一光刻胶图案17a的宽度更窄并且与第一传导图案13a的宽度相同。
可以使用第三光刻胶图案17c作为掩模进行过度蚀刻处理，从而第一金属图案15a具有比第三光刻胶图案17c的宽度更窄的宽度。因此，可以通过经过过度蚀刻的第一金属图案15a和传导图案13a形成栅极33。
可以通过如图2H所示的剥离处理去除第三光刻胶图案17c。随后，可以使用第一金属图案15a作为掩模进行第二离子注入处理。
此时，离子掺杂剂可以被注入进与第一传导图案13a的被第一金属图案15a露出的周边部分或者多个侧边部分相对的第一半导体图案5a中，因而形成GOLDD区域29a和29b。同时，离子掺杂剂可以被注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的多个侧边部分相对应的第一半导体图案5a中，因而形成LDD区域27a和27b。
按此方式，可以通过相同离子注入处理同时形成LDD区域27a和27b以及GOLDD区域29a和29b。可以用传导图案13a调整LDD区域27a和27b与GOLDD区域29a和29b之间的密度差。这是因为离子掺杂剂在被注入进入第一半导体图案5a之前透过传导图案13a这个事实。因此，相对容易地将离子掺杂剂注入进不被传导图案13a干扰的LDD区域27a和27b。然而，相对难以将离子掺杂剂注入进被传导图案13a干扰的GOLDD区域29a和29b。换句话说，尽管进行了相同的离子注入处理，仍可以根据传导图案13a是否存在来产生LDD区域27a和27b以及GODD区域29a和29b之间的掺杂剂密度差。另外，可以通过控制传导图案13a的厚度来调整掺杂剂密度差。
此外，离子掺杂剂可以在透过第二电容器电极23之后被注入进第二半导体图案5b，因而形成第一电容器电极25。因此，第一电容器电极25和第二电容器电极23以及二者之间的第一绝缘膜11可以一起形成电容器。
第二实施方式可以同时形成LDD区域27a和27b、GOLDD区域29a和29b以及第一电容器电极25。因此，与独立地形成LDD区域27a和27b、GOLDD区域29a和29b以及第一电容器电极25的方法相比，第二实施方式可以减少掩模的数量。
依赖于以上对例示第一实施方式的制造方法的图1J到图1N的描述，本领域技术人员将容易理解涉及图2I到图2M的以下处理的说明。
图3A到图3M是示出根据本发明的第三实施方式的制造底部发射型OLED设备的方法的截面图。
例示根据第三实施方式的制造方法的图3A到图3K分别与例示第一实施方式的制造方法的图1A到图1K相同。因此，本领域技术人员容易理解的是关于图3A到图3K的说明可以依赖于上述针对例示第一实施方式的制造方法的图1A到图1K的描述。因此，关于图3A到图3K的描述将被省略。
如图3K所示，可以在第一接触孔37中和在包围第一接触孔37的第二绝缘膜35的一部分上形成源极41。另外，可以在第二接触孔39中和在包围第二接触孔39的第二绝缘膜35的另一部分上形成漏极43。源极41可以通过第一接触孔37电连接到第一半导体图案5a的源区域21a。漏极43可以通过第二接触孔39电连接到第一半导体图案5a的漏区域21b。
如图3L所示，可以通过在第二绝缘膜35上沉积传导膜并且对该传导膜构图来形成第一电极61。第一电极61可以直接并且电连接到漏极43。换句话说，第一电极61可以被形成为与漏极43的边缘部分的上表面和侧表面接触。另外，第一电极61可以被形成在像素区域内并且可以与第二绝缘膜35的上表面接触。
第三实施方式涉及底部发射型OLED设备。因此，可以由透明传导材料形成第一电极61，以使从随后在第一电极61上形成的有机发光层发射的光在向下方向上行进。作为透明传导材料的第一电极61的示例，由从包括ITO（氧化铟锡）、IZO（氧化铟锌）、IZTO（氧化铟锌锡），IAZO（氧化铟铝锌），IGZO（氧化铟镓锌），IGTO（氧化铟镓锡）、AZO（氧化铝锌）、ATO（氧化锑锡）、GZO（氧化镓锌）、IrOx、RuOx和RuOx/ITO的材料组选择的至少一种形成的单层或者多层可以被采用。然而，第一电极61不限于此。
如图3M所示，可以在上述基板1的整个表面上形成绝缘膜50。另外，可以同时形成开口68、堤层63和间隔体65。为此，可以针对绝缘膜50使用半色调掩模进行曝光处理。
可以在第一电极61上制备开口68。换句话说，可以通过去除绝缘膜50的一部分以露出第一电极61来形成开口68。可以由开口68限定像素区域。
间隔体65可以具有比堤层63的厚度更大的厚度。可以按照需要来形成或者去除这种间隔体65。
可以在开口68内的第一电极61上形成有机发光层67。另外，可以在有机发光层67上形成第二电极69。
第一电极61、有机发光层67和第二电极69可以形成有机发光元件70。
可以由反射和传导材料或者反射金属材料形成第二电极69，以在向下方向上反射从有机发光层67发射的光。作为包括反射和传导材料的第二电极69的示例，可以采用由从包括Al、Ni、Ag、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf的材料组中选择的至少一种形成的单层或者多层，但是第二电极69不限于此。
不同于第一实施方式和第二实施方式的制造方法，第三实施方式的制造方法不仅仅允许去除具有平坦化的表面的第三绝缘膜而且第一电极61直接并且电连接到漏极43。因此，与第一实施方式和第二实施方式的制造方法相比，第三实施方式的制造方法以更多地减少掩模的数量。
图4A到图4I是示出根据本发明的第四实施方式的制造底部发射型OLED设备的方法的截面图。
例示根据第四实施方式的制造方法的图4A与例示第一实施方式的制造方法的图1A和图1B相同。因此，关于图4A的描述将被省略。
如图4B所示，可以在上述基板1的整个表面上形成第一绝缘膜11。另外，可以在第一绝缘膜11上顺序地形成传导膜13和金属膜15。此外，在光刻胶膜17上方布置半色调掩模200之前，可以在金属膜15上形成光刻胶膜17。
第四实施方式中使用的半色调掩模200不同于图3C所示的半色调掩模100。更具体地，半色调掩模200可以包括与基板1的要形成第一电容器电极和第一电极的区域相对的半透射区域220。另外，半色调掩模200可以具有与基板1的要形成薄膜晶体管的半导体图案（即，有源区域）的另一个区域相对的阻挡区域230。
在针对光刻胶膜进行显影处理之前，可以针对半色调掩模200进行曝光处理。据此，如图4C所示，可以从光刻胶膜17导出第一光刻胶图案17a和第二光刻胶图案17b。
可以与半色调区域200的阻挡区域230相对地形成第一光刻胶图案17a。可以与半色调区域200的半透射区域220相背地形成第二光刻胶图案17b。
第一光刻胶图案17a的宽度比第一半导体图案5a的宽度更窄。因此，在被第一光刻胶图案17a露出的第一半导体图案5a的两个侧边边缘上不存在任何光刻胶图案。
如图4D所示，可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模进行蚀刻处理。
通过该蚀刻处理，首先可以选择性地去除金属膜15。据此，可以在第一光刻胶图案17a下方形成第一金属图案15a，可以分别在第二光刻胶图案17b下方形成第二金属图案15b和第三金属图案15c。
随后，可以选择性地去除传导膜13，因而形成第一传导图案13a、第二传导图案13b和第三传导图案13c。可以在第一金属图案15a下方形成第一传导图案13a。可以分别在第二金属图案15b和第三金属图案15c下方形成第二传导图案13b和第三传导图案13c。
金属膜15和传导膜13可以被过度蚀刻，从而第一金属图案15a、第二金属图案15b和第三金属图案15c以及第一传导图案13a、第二金属图案13b和第三金属图案13c具有比第一光刻胶图案17a和第二光刻胶图案17b更窄的宽度。因此，能够将离子注入进与第一光刻胶图案17a的之后被第一传导图案13a露出的两个侧边边缘相对的第一半导体图案5a中。以下对此进行详细描述。
另外，可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模首先进行离子注入处理。
此时，离子掺杂剂被注入进第一半导体图案5a的不被第一光刻胶图案17a覆盖的两个侧边边缘，即第一半导体图案5a的被第一光刻胶图案17a露出的两个侧边部分。据此，可以形成源区域21a和漏区域21b。
如图4E所示，可以针对第一光刻胶图案17a和第二光刻胶图案17b进行灰化处理。这种灰化处理可以减小第一光刻胶图案17a和第二光刻胶图案17b的厚度或者宽度。灰化处理可以继续直至第二光刻胶图案17b被完全去除为止。尽管第二光刻胶图案17b被完全去除，但是第一光刻胶图案17a不被去除。这是因为第一光刻胶图案17a的厚度大于第二光刻胶图案17b的厚度这个事实。因此，当第二光刻胶图案17b被去除时，可以按照具有减少了第二光刻胶图案17b的厚度的厚度和宽度的第三光刻胶图案17c重形成第一光刻胶图案17a。
第三光刻胶图案17c可以具有与第一传导图案13a的大小或者宽度大致相同的大小或者宽度。因此，能够将离子注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的周边部分或者侧边部分相对应的第一半导体图案5a中。
可以使用第三光刻胶图案17c作为掩模进行蚀刻处理。此时，可以进行用于去除第一金属图案15a的边缘部分的过度蚀刻。据此，第一金属图案15a可以具有比第一传导图案13a的大小或者宽度更小的大小或者窄的宽度。因此，能够将离子注入进与第三光刻胶图案17c的可以被第一金属图案15a露出的两个侧边部分相对应的第一半导体图案5a中。
经过度蚀刻的第一金属图案15a和传导图案13a可以被用作栅极33。
通过上述蚀刻处理，第二金属图案15b被去除，从而仅仅保留第二传导图案13b。第二传导图案13b可以变为第二电容器电极23。
另外，通过上述蚀刻处理去除了第三传导图案13c上的第三金属图案15c，从而可以露出第三传导图案13c。所露出的第三传导图案13c可以变为第一电极71。
可以通过如图4F所示的剥离处理去除第三光刻胶图案17c。随后，可以使用第一金属图案15a作为掩模进行第二离子注入处理。
此时，离子掺杂剂可以被注入进与第一传导图案13a的被第一金属图案15a露出的两个侧边部分相对的第一半导体图案5a中，因而形成GOLDD区域29a和29b。同时，离子掺杂剂可以被注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的两个侧边部分相对应的第一半导体图案5a中，因而形成LDD区域27a和27b。
此外，离子掺杂剂可以在透过第二电容器电极23之后被注入进第二半导体图案5b，因而形成第一电容器电极25。因此，第一电容器电极25和第二电容器电极23以及二者之间的第一绝缘膜11可以一起形成电容器。
第四实施方式可以同时形成LDD区域27a和27b、GOLDD区域29a和29b以及第一电容器电极25。因此，与独立地形成LDD区域27a和27b、GOLDD区域29a和29b以及第一电容器电极25的方法相比，第四实施方式可以减少掩模的数量。
如图4G所示，可以在栅极33、第二电容器电极23和第一绝缘膜11上形成第二绝缘膜35。接着，可以在第二绝缘膜35形成第一接触孔37和第二接触孔39（或者第一通孔和第二通孔）和第一开口60。
第一接触孔37露出源区域21a的一部分。第二接触孔39露出漏区域21b的一部分。第一开口60可以露出第一电极71。
如图4H所示，可以在第一接触孔37中和在包围第一接触孔37的第二绝缘膜35的一部分上形成源极73。另外，可以在第二接触孔39中和在包围第二接触孔39的第二绝缘膜35的另一部分上形成漏极75。源极73可以通过第一接触孔37电连接到第一半导体图案5a的源区域21a。漏极75可以通过第二接触孔39电连接到第一半导体图案5a的漏区域21b。另外，漏极75可以通过第一开口电连接到第一电极71。换句话说，漏极75可以从漏区域21b经过第二绝缘膜35的上表面和第一开口60的内侧表面电连接到第一电极71。
可以用上述半导体图案、栅极33、源极73和漏极75形成薄膜晶体管。
如图4I所示，可以在第二绝缘膜35上形成绝缘膜。另外，通过使用半色调掩模针对该绝缘膜进行曝光处理，可以同时形成第二开口62、堤层77和间隔体79。
可以在第一电极71上制备第二开口62。可以由形成在第一开口60内的绝缘膜限定第二开口62。因为形成在第一开口60内的绝缘膜，第二开口62的大小和宽度可以小于第一开口60的大小和宽度。可以通过去除绝缘膜直至第一电极71露出为止来形成这种第二开口60。可以由第二开口62限定像素区域。
间隔体79可以具有比堤层77的厚度更大的厚度。可以按照需要来形成或者去除这种间隔体79。
可以在第二开口62内的第一电极71上形成有机发光层81。另外，可以在有机发光层81上形成第二电极83。
第一电极71、有机发光层81和第二电极83可以形成有机发光元件85。
可以由反射和传导材料或者反射金属材料形成第二电极83，以在向下方向上反射从有机发光层81发射的光。作为包括反射和传导材料的第二电极83的示例，可以采用由从包括Al、Ni、Ag、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf的材料组中选择的至少一种形成的单层或者多层，但是第二电极83不限于此。
图5A到图5I是示出根据本发明的第五实施方式的制造底部发射型OLED设备的方法的截面图。
第五实施方式的制造方法类似于第四实施方式的制造方法。第五实施方式与第四实施方式的唯一差异是在从传导图案得到第一电极之前在开口或者像素区域中形成金属图案和传导图案的双层，并且通过在漏极的形成部分地去除金属图案，在连接电极中重形成该金属图案的一部分。
如图5A所示，可以在基板1上形成缓冲层3。另外，可以在缓冲层3上形成第一半导体图案5a和第二半导体图案5b。可以通过在缓冲层3上形成半导体材料膜，通过晶体化处理使该半导体材料晶体化以及对晶体化的半导体材料膜构图，来制备第一半导体图案5a和第二半导体图案5b。
如图5B所示，可以在上述基板1的整个表面上形成第一绝缘膜11。另外，可以在第一绝缘膜11上顺序地形成第一传导膜13、第一金属膜15和光刻胶膜17。此外，在光刻胶膜17布置半色调掩模300。
不同于例示第四实施方式的图4B所示的半色调掩模200，半色调掩模300可以包括半透射区域320和两个阻挡区域330。更具体地，图4B的半色调掩模200包括与基板1的之后要形成第一电极的区域相对的半透射区域220。然而，图5B的半色调掩模300可以包括与基板1的之后要形成第一电极的区域相对的阻挡区域330。
在针对光刻胶膜进行显影处理之前，可以针对半色调掩模300进行曝光处理。据此，如图5C所示，可以从光刻胶膜17得到第一光刻胶图案17a和第二光刻胶图案17b。
可以与半色调掩模300的阻挡区域330相对地形成第一光刻胶图案17a。可以与半色调区域300的半透射区域320相对地形成第二光刻胶图案17b。
可以在基板1的之后要形成薄膜晶体管的第一区域以及基板1的之后要形成第一电极的第二区域上形成第一光刻胶图案17a。可以在基板1的要形成第一电容器电极的第三区域上形成第二光刻图案17a。
基板1的第一区域上的第一光刻胶图案17a的宽度比第一半导体图案5a的宽度更窄。因此，在被第一光刻胶图案17a露出的第一半导体图案5a的两个侧边边缘上不存在任何光刻胶图案。
可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模进行蚀刻处理。
通过该蚀刻处理，首先，可以选择性地去除金属膜15。据此，如图5D所示，可以在第一光刻胶图案17a下方形成第一金属图案15a和第三金属图案15c，并且可以在第二光刻胶图案17b下方形成第二金属图案15b。
随后，可以选择性地去除传导膜13，因而形成第一传导图案13a到第三传导图案13c。可以分别在第一金属图案15a和第三金属图案15c下方形成第一传导图案13a和第三传导图案13c。可以在第二金属图案15b下方形成第二传导图案13b。
第一金属图案15a、第二金属图案15b和第三金属图案15c以及第一传导图案13a、第二金属图案13b和第三金属图案13c具有比第一光刻胶图案17a和第二光刻胶图案17b更窄的宽度。为此，金属膜15和传导膜13可以被过度蚀刻。
另外，可以使用第一光刻胶图案17a和第二光刻胶图案17b作为掩模首先进行离子注入处理。
此时，离子掺杂剂被注入进第一半导体图案5a的不被第一光刻胶图案17a覆盖的两个侧边边缘，即第一半导体图案5a的被第一光刻胶图案17a露出的两个侧边部分。据此，可以形成源区域21a和漏区域21b。
可以如图5E所示针对第一光刻胶图案17a和第二光刻胶图案17b进行灰化处理。这种灰化处理可以减小第一光刻胶图案17a和第二光刻胶图案17b的厚度或者宽度。灰化处理可以继续直至第二光刻胶图案17b被完全去除为止。尽管第二光刻胶图案17b被完全去除，但是第一光刻胶图案17a不被去除。这是因为第一光刻胶图案17a的厚度大于第二光刻胶图案17b的厚度这个事实。因此，当第二光刻胶图案17b被去除时，可以按照具有减少了第二光刻胶图案17b的厚度的厚度和宽度的第三光刻胶图案17c重形成第一光刻胶图案17a。
可以在基板1的第一区域和第三区域上形成第三光刻胶图案17c。
基板1的第一区域上的第三光刻胶图案17c可以具有与第一传导图案13的大小或者宽度大致相同的大小或者宽度。因此，能够将离子注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的两个侧边部分相对应的第一半导体图案5a中。
可以使用第三光刻胶图案17c作为掩模进行蚀刻处理。此时，可以进行用于去除第一金属图案15a的边缘部分的过度蚀刻。换句话说，第一金属图案15a可以具有比第一传导图案13a的大小或者宽度更小的大小或者窄的宽度。因此，能够将离子注入进与第三光刻胶图案17c的可以被第一金属图案15a露出的两个侧边部分相对应的第一半导体图案5a中。
经过度蚀刻的第一金属图案15a和传导图案13a可以被用作栅极33。
通过上述蚀刻处理，第二金属图案15b被去除，从而仅仅保留第二传导图案13b。第二传导图案13b可以变为第二电容器电极23。
可以通过如图5F所示的剥离处理去除第三光刻胶图案17c。
据此，可以在基板1的第一区域中形成包括第一传导图案13a和第一金属图案15a的栅极33。另外，可以在基板1的第二区域上由第二传导图案形成第二电容器电极23。此外，可以在基板1的第三区域上形成第三传导图案13c和第三金属图案15c的双层结构。
随后，可以使用第一金属图案15a作为掩模进行第二离子注入处理。
此时，离子掺杂剂可以被注入进与第一传导图案13a的被第一金属图案15a露出的两个侧边部分相对的第一半导体图案5a中，因而形成GOLDD区域29a和29b。此时，离子掺杂剂还可以被注入进与第一光刻胶图案17a的可以被第一传导图案13a露出的两个侧边部分相对应的第一半导体图案5a中，因而形成LDD区域27a和27b。
此外，离子掺杂剂可以在透过第二电容器电极23之后被注入进第二半导体图案5b，因而形成第一电容器电极25。因此，第一电容器电极25和第二电容器电极23以及二者之间的第一绝缘膜11可以一起形成电容器。
第五实施方式可以同时形成GOLDD区域29a和29b、LDD区域27a和27b以及第一电容器电极25。因此，与独立地形成LDD区域27a和27b、GOLDD区域29a和29b以及第一电容器电极25的方法相比，第五实施方式可以减少掩模的数量。
如图5G所示，可以在栅极33、第二电容器电极23和第一绝缘膜11上形成第二绝缘膜35。接着，可以在第二绝缘膜35形成第一接触孔37和第二接触孔39（或者第一通孔和第二通孔）和第一开口60。
形成在第一开口60内的第二绝缘膜35可以与第三金属图案15c的边缘部分的至少上表面交叠。第一接触孔37露出源区域21a的一部分。第二接触孔39露出漏区域21b的一部分。第一开口60可以露出第三金属图案15c。
如图5H所示，可以在第一接触孔37中和在包围第一接触孔37的第二绝缘膜35的一部分上形成源极73。另外，可以在第二接触孔39中和在包围第二接触孔39的第二绝缘膜35的另一部分上形成漏极75。
当源极73和漏极75被形成时，第三金属图案15c可以被选择性地去除并且在连接电极89中重形成。换句话说，第三金属图案15c的不被去除的残留物可以变为连接电极89。第三传导图案13c可以变为第一电极87。连接电极89可以与形成在第一开口60内的至少第二绝缘膜35和漏极75交叠。
源极73可以通过第一接触孔37电连接到第一半导体图案5a的源区域21a。漏极75可以通过第二接触孔39电连接到第一半导体图案5a的漏区域21b。另外，漏极75可以电连接到通过第一开口连接到连接电极89。换句话说，漏极75可以从漏区域21b经过第二绝缘膜35的上表面和第一开口60的内侧表面电连接到连接电极89。连接电极89可以电连接到第一电极87。
可以用上述半导体图案、栅极33、源极73和漏极75构造薄膜晶体管。
如图5I所示，可以在第二绝缘膜35上形成绝缘膜50。另外，通过使用半色调掩模针对绝缘膜50进行曝光处理，可以同时形成第二开口62、堤层77和间隔体79。
可以在第一电极87上制备第二开口62。可以由形成在第一开口60内的绝缘膜限定第二开口62。因为形成在第一开口60内的绝缘膜，第二开口62的大小和宽度可以小于第一开口60的大小和宽度。可以按照需要来形成或者去除这种间隔体79。
可以在第二开口62内的第一电极87上形成有机发光层91。另外，可以在有机发光层91上形成第二电极93。第一电极87、有机发光层91和第二电极93可以构建有机发光元件95。
可以由反射和传导材料形成第二电极93，以在向下方向上反射从有机发光层91发射的光。
从第二到第五实施方式节略或者省略的一些内容可以被第一实施方式的描述支持，并且当读到关于第一实施方式的说明和附图时可以被本领域技术人员容易理解。
图6A和图6B是比较根据本发明的实施方式和现有技术的薄膜晶体管的电流-电压特性的数据表。
图6A例示没有LDD区域和GOLDD区域的现有技术的OLED设备的薄膜晶体管的电流-电压特性。图6B例示具有LDD区域和GOLDD区域根据本发明的实施方式的OLED设备的薄膜晶体管的电流-电压特性。
如图6A所示，现有技术的薄膜晶体管使在0-10V的电压范围中截止电流急剧增加。另外，如图6B所示，在0-10V的电压范围中，本发明的实施方式的薄膜晶体管的截止电流缓慢增加。
例如，根据从实验获得的数据，现有技术的薄膜晶体管的截止电流是2.2pA，但是根据本发明的实施方式的薄膜晶体管仅仅具有0.7pA的截止电流。另外，现有技术的薄膜晶体管的阈值电压Vth是-3.00V，但是根据本发明的实施方式的薄膜晶体管具有-2.69V的阈值电压Vth。因此，明显地，与现有技术相比，根据本发明的实施方式的薄膜晶体管具有更优异的截止电流特性。
按此方式，与现有技术相比，根据本发明的实施方式的制造方法可以增强电特性并且减少掩模的数量。因此，根据本发明的实施方式的制造方法可以不仅仅减少制造时间按和制造成本，而且增强生产效率。
根据本发明的第六实施方式，通过组合根据本发明的第二实施方式的制造薄膜晶体管的工序和根据本发明的第三实施方式的制造有机发光元件59的工序制造底部发光型OLED设备，
根据本发明的第七实施方式，通过组合根据本发明的第一实施方式的制造薄膜晶体管的工序和根据本发明的第四实施方式的制造有机发光元件59的工序制造底部发光型OLED设备，
根据本发明的第八实施方式，通过组合根据本发明的第一实施方式的制造薄膜晶体管的工序和根据本发明的第五实施方式的制造有机发光元件59的工序制造底部发光型OLED设备，
在本说明书中对“一个实施方式”、“实施方式”、“示例实施方式”等的引用旨在意味结合该实施方式描述的具体特征、结构或者特性包括在本发明的至少一个实施方式中。在说明书中多个位置出现这些词语并不一定全部指代相同实施方式。此外，当结合任何实施方式描述具体特征、结构或者特性时，承认结合其它实施方式实现这些特征、结构或者特性是在本领域技术人员的认知范围之内。
尽管已经参考本发明的多个示例性实施方式对本发明的实施方式进行了描述，应当理解的是，本领域的技术人员可以想出落入本公开的精神和原理范围内的多个其他修改例和实施方式。更具体地说，可以在本公开、附图及所附权利要求的范围内对本主题组合装置的组成部件和/装置进行各种变换和修改。除对组成部件和/或装置的变换和修改外，替代性使用对本领域的技术人员也是明显的。

Claims (20)

1.一种制造薄膜晶体管的方法，所述方法包括：
在基板上形成半导体图案；
在包括所述半导体图案的所述基板上形成第一绝缘膜、传导膜和金属膜；
在所述金属膜上形成第一光刻胶图案，所述第一光刻胶图案具有比所述半导体图案的宽度更窄的宽度；
通过使用所述第一光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜来形成第一金属图案和传导图案；
通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述半导体图案中形成源区域和漏区域；
通过灰化工序从所述第一光刻胶图案形成第二光刻胶图案，所述第二光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；
通过使用所述第二光刻胶图案作为掩模蚀刻所述第一金属图案来形成第二金属图案，其中所述第二金属图案具有比所述第二光刻胶图案的宽度更窄的宽度，并且所述第二金属图案和所述传导图案形成栅极；
进行包括去除所述第二光刻胶图案、在所述半导体图案中形成轻掺杂漏LDD区域以及在所述半导体图案中形成栅交叠轻掺杂漏GOLDD区域的处理；
在包括所述栅极的所述基板上形成第二绝缘膜；以及
在所述第二绝缘膜上形成分别电连接到所述源区域和漏区域的源极和漏极。
2.根据权利要求1所述的方法，其中，进行的处理首先通过使用所述第二光刻胶图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域，接着去除所述第二光刻胶图案，接着通过使用所述第二金属图案作为掩模的第三离子注入工序在所述半导体图案中形成所述GOLDD区域。
3.根据权利要求1所述的方法，其中，所述第一金属图案和所述传导图案被过度蚀刻从而具有比所述第一光刻胶图案的宽度更窄的宽度。
4.根据权利要求1所述的方法，其中，所述源区域和所述漏区域在所述半导体图案的被所述第一光刻胶图案露出的相对侧部分形成。
5.根据权利要求2所述的方法，其中，所述LDD区域分别形成在所述半导体图案的所述第二光刻胶图案与所述源区域之间以及所述第二光刻胶图案与所述漏区域之间。
6.根据权利要求2所述的方法，其中，所述GOLDD区域分别形成在所述半导体图案中、位于所述第二金属图案与所述LDD区域之间。
7.根据权利要求1所述的方法，其中，进行的处理首先去除所述第二光刻胶图案，接着通过使用所述第二金属图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域和所述GOLDD区域。
8.根据权利要求7所述的方法，其中，所述GOLDD区域分别形成在所述半导体图案中、位于所述第二金属图案与所述源区域和漏区域之间。
9.根据权利要求7所述的方法，其中，用所述传导图案调整所述LDD区域和所述GOLDD区域之间的离子密度差。
10.一种制造有机发光显示设备的方法，所述方法包括：
在基板上形成半导体图案；
在包括所述半导体图案的所述基板上形成第一绝缘膜、传导膜和金属膜；
在所述金属膜上形成第一光刻胶图案，所述第一光刻胶图案具有比所述半导体图案的宽度更窄的宽度；
通过使用所述第一光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜来形成第一金属图案和传导图案；
通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述半导体图案中形成源区域和漏区域；
通过灰化工序从所述第一光刻胶图案形成第二光刻胶图案，所述第二光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；
通过使用所述第二光刻胶图案作为掩模蚀刻所述第一金属图案来形成第二金属图案，其中所述第二金属图案具有比所述第二光刻胶图案的宽度更窄的宽度，并且所述第二金属图案和所述传导图案形成栅极；
进行包括去除所述第二光刻胶图案、在所述半导体图案中形成轻掺杂漏LDD区域以及在所述半导体图案中形成栅交叠轻掺杂漏GOLDD区域的处理；
在所述基板的整个表面上形成第二绝缘膜；
在所述第二绝缘膜上形成分别电连接到所述源区域和漏区域的源极和漏极；
形成电连接到所述漏极的第一电极；
形成具有露出所述第一电极的开口的堤层；以及
在所述第一电极上形成有机发光层和第二电极。
11.根据权利要求10所述的方法，其中，进行的处理首先通过使用第二光刻胶图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域，接着去除所述第二光刻胶图案，并接着通过使用所述第二金属图案作为掩模的第三离子注入工序在所述半导体图案中形成所述GOLDD区域。
12.根据权利要求10所述的方法，其中，进行的处理首先去除所述第二光刻胶图案，接着通过使用所述第二金属图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域和所述GOLDD区域。
13.一种制造有机发光显示设备的方法，所述方法包括：
在具有第一区域到第三区域的基板上形成第一半导体图案和第二半导体图案；
在包括所述第一半导体图案和所述第二半导体图案的基板上形成第一绝缘膜、传导膜和金属膜；
在所述金属膜上对应于所述第一区域到所述第三区域形成第一光刻胶图案到第三光刻胶图案，并且所述第一光刻胶图案具有比所述第一半导体图案更窄的宽度，所述第二光刻胶图案对应于所述第二半导体图案；
通过使用所述第一光刻胶图案到所述第三光刻胶图案作为掩模蚀刻所述金属膜和所述传导膜形成第一金属图案到第三金属图案和第一传导图案到第三传导图案；
通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述第一半导体图案中形成源区域和漏区域；
从所述第一光刻胶图案形成具有比所述第一光刻胶图案的宽度更窄的宽度的第四光刻胶图案，同时通过进行灰化工序去除所述第二光刻胶图案和所述第三光刻胶图案；
形成第四金属图案、第二电容器电极和第一电极，其中所述第四金属图案通过使用所述第四光刻胶图案作为掩模蚀刻所述第一金属图案从所述第一金属图案形成并且具有比所述第四光刻胶图案的宽度更窄的宽度，所述第二电容器电极和所述第一电极通过去除第二金属图案和第三金属图案从所述第二传导图案和第三传导图案形成，其中所述第四金属图案和所述第一传导图案形成栅极；
去除所述第四光刻胶图案；
进行包括去除所述第二光刻胶图案、在所述半导体图案中形成轻掺杂漏LDD区域以及在所述半导体图案中形成栅交叠轻掺杂漏GOLDD区域的处理；
在所述基板的整个表面上形成第二绝缘膜；
在所述第二绝缘膜中形成露出所述第一电极的第一开口；
在所述第二绝缘膜上形成电连接到所述源区域的源极和电连接到所述漏区域和所述第一电极的漏极；
在所述第二绝缘膜上形成具有露出所述第一电极的第二开口的堤层；以及
在所述第一电极上形成与所述第一电极一起形成有机发光元件的有机发光层和第二电极。
14.根据权利要求13所述的方法，其中，进行的处理首先通过使用所述第二光刻胶图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域，接着去除所述第二光刻胶图案，并接着通过使用所述第二金属图案作为掩模的第三离子注入工序在所述半导体图案中形成所述GOLDD区域。
15.根据权利要求13所述的方法，其中，进行的处理首先去除所述第二光刻胶图案，接着通过使用所述第二金属图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域和所述GOLDD区域。
16.根据权利要求13所述的方法，其中，所述漏极设置在彼此隔开的所述漏区域和所述第一电极之间的第二绝缘膜上。
17.一种制造有机发光显示设备的方法，所述方法包括：
在具有第一区域到第三区域的基板上形成第一半导体图案和第二半导体图案；
在包括所述第一半导体图案和所述第二半导体图案的基板上形成第一绝缘膜、传导膜和第一金属膜；
在所述金属膜上对应于所述第一区域到所述第三区域形成第一光刻胶图案到第三光刻胶图案，并且所述第一光刻胶图案具有比所述第一半导体图案更窄的宽度，所述第二光刻胶图案对应于所述第二半导体图案；
通过使用所述第一光刻胶图案到所述第三光刻胶图案作为掩模蚀刻所述第一金属膜和所述传导膜形成第一金属图案到第三金属图案和第一传导图案到第三传导图案；
通过使用所述第一光刻胶图案作为掩模进行第一离子注入工序在所述第一半导体图案中形成源区域和漏区域；
通过进行灰化工序形成第四光刻胶图案和第五光刻胶图案，并且所述第四光刻胶图案具有比所述第一光刻胶图案的宽度更窄的宽度；
形成第四金属图案和第二电容器电极，其中所述第四金属图案通过使用所述第四光刻胶图案作为掩模蚀刻所述第一金属图案从所述第一金属图案形成并且具有比所述第四光刻胶图案的宽度更窄的宽度，以及所述第二电容器电极从所述第二传导图案形成；
去除所述第四光刻胶图案和所述第五光刻胶图案；
进行包括去除所述第二光刻胶图案、在所述半导体图案中形成轻掺杂漏LDD区域以及在所述半导体图案中形成栅交叠轻掺杂漏GOLDD区域的处理；
在所述基板的整个表面上形成第二绝缘膜；
在所述第二绝缘膜中形成露出所述第三金属图案的第一开口；
通过在所述第二绝缘膜上沉积第二金属膜并且对第二金属膜和所述第三金属图案构图来形成源极、漏极、连接电极以及第一电极；
在所述第二绝缘膜上形成具有露出所述第一电极的第二开口的堤层；以及
在所述第一电极上形成与所述第一电极一起形成有机发光元件的有机发光层和第二电极。
18.根据权利要求17所述的方法，其中，通过选择性地蚀刻所述第三金属图案，所述连接电极被形成以包括所述第三金属图案的边缘部分并且所述第一电极被形成以包括所述第三传导图案。
19.根据权利要求17所述的方法，其中，进行的处理首先通过使用第二光刻胶图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域，接着去除第二光刻胶图案，并接着通过使用第二金属图案作为掩模的第三离子注入工序在所述半导体图案中形成所述GOLDD区域。
20.根据权利要求17所述的方法，其中，进行的处理首先去除所述第二光刻胶图案，接着通过使用第二金属图案作为掩模的第二离子注入工序在所述半导体图案中形成所述LDD区域和GOLDD区域。
CN201210316873.4A 2011-09-20 2012-08-30 制造薄膜晶体管的方法和制造有机发光显示设备的方法 Active CN103021820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0094829 2011-09-20
KR1020110094829A KR101856221B1 (ko) 2011-09-20 2011-09-20 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN103021820A true CN103021820A (zh) 2013-04-03
CN103021820B CN103021820B (zh) 2015-10-28

Family

ID=47881027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210316873.4A Active CN103021820B (zh) 2011-09-20 2012-08-30 制造薄膜晶体管的方法和制造有机发光显示设备的方法

Country Status (3)

Country Link
US (1) US8852978B2 (zh)
KR (1) KR101856221B1 (zh)
CN (1) CN103021820B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
WO2016155215A1 (zh) * 2015-04-02 2016-10-06 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN107706098A (zh) * 2017-09-15 2018-02-16 武汉华星光电技术有限公司 掺杂区域的形成方法、薄膜晶体管及其制作方法
CN110752245A (zh) * 2019-11-01 2020-02-04 京东方科技集团股份有限公司 一种显示面板和显示面板的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR101892264B1 (ko) * 2011-09-19 2018-08-28 삼성디스플레이 주식회사 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치
KR102132187B1 (ko) * 2013-09-05 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102091664B1 (ko) * 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102308905B1 (ko) * 2014-11-21 2021-10-06 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비한 유기 발광 표시 장치
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
CN113424302A (zh) * 2020-01-02 2021-09-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241025A (zh) * 1998-05-29 2000-01-12 三星电子株式会社 在液晶显示器中形成薄膜晶体管的方法
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
CN101127328A (zh) * 2006-08-17 2008-02-20 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管的制造方法
US20080044965A1 (en) * 2006-08-16 2008-02-21 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
CN101814522A (zh) * 2009-02-24 2010-08-25 乐金显示有限公司 顶部发光倒置型有机发光二极管显示设备及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892264B1 (ko) * 2011-09-19 2018-08-28 삼성디스플레이 주식회사 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241025A (zh) * 1998-05-29 2000-01-12 三星电子株式会社 在液晶显示器中形成薄膜晶体管的方法
CN1917155A (zh) * 2005-08-18 2007-02-21 三星电子株式会社 薄膜晶体管基板及其制造
US20080044965A1 (en) * 2006-08-16 2008-02-21 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
CN101127328A (zh) * 2006-08-17 2008-02-20 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管的制造方法
CN101814522A (zh) * 2009-02-24 2010-08-25 乐金显示有限公司 顶部发光倒置型有机发光二极管显示设备及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104064472B (zh) * 2014-06-13 2017-01-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
US9748398B2 (en) 2014-06-13 2017-08-29 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, display device
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
WO2016155215A1 (zh) * 2015-04-02 2016-10-06 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
US9893165B2 (en) 2015-04-02 2018-02-13 Boe Technology Group Co., Ltd. Method for manufacturing array substrate and manufacturing device
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US10325943B2 (en) 2016-06-23 2019-06-18 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN107706098A (zh) * 2017-09-15 2018-02-16 武汉华星光电技术有限公司 掺杂区域的形成方法、薄膜晶体管及其制作方法
CN107706098B (zh) * 2017-09-15 2020-10-02 武汉华星光电技术有限公司 掺杂区域的形成方法、薄膜晶体管及其制作方法
CN110752245A (zh) * 2019-11-01 2020-02-04 京东方科技集团股份有限公司 一种显示面板和显示面板的制备方法

Also Published As

Publication number Publication date
KR20130031098A (ko) 2013-03-28
CN103021820B (zh) 2015-10-28
US8852978B2 (en) 2014-10-07
KR101856221B1 (ko) 2018-05-09
US20130071963A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
CN103021820A (zh) 制造薄膜晶体管的方法和制造有机发光显示设备的方法
EP3185305B1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
CN102456623B (zh) 有机电致发光设备的阵列基板及其制造方法
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103972298B (zh) 薄膜晶体管及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN103872060B (zh) 阵列基板及其制造方法
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
CN109273409A (zh) 一种显示面板、其制作方法及显示装置
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103383989B (zh) 像素结构的制造方法及其结构
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN107799466A (zh) Tft基板及其制作方法
TWI495110B (zh) 顯示面板及其製作方法
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN102437196A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN104157608B (zh) Tft基板的制作方法及其结构
CN108447874A (zh) 阵列基板及其制造方法、显示面板、电子装置
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant