CN107424909A - 沉积用掩模的制造方法 - Google Patents

沉积用掩模的制造方法 Download PDF

Info

Publication number
CN107424909A
CN107424909A CN201710064161.0A CN201710064161A CN107424909A CN 107424909 A CN107424909 A CN 107424909A CN 201710064161 A CN201710064161 A CN 201710064161A CN 107424909 A CN107424909 A CN 107424909A
Authority
CN
China
Prior art keywords
photoresist layer
lead plate
battery lead
metal layer
flank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710064161.0A
Other languages
English (en)
Other versions
CN107424909B (zh
Inventor
文英慜
任星淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107424909A publication Critical patent/CN107424909A/zh
Application granted granted Critical
Publication of CN107424909B publication Critical patent/CN107424909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施方式公开了沉积用掩模的制造方法，该方法使用电铸镀将金属镀层在电极板上来制造包括焊接部、肋部和图案部的沉积用掩模，该方法包括：将第一光致抗蚀剂层涂覆在电极板上；向第一光致抗蚀剂层照射光，其中，半色调掩模布置在光源与第一光致抗蚀剂层之间，以在第一光致抗蚀剂层上形成多个曝光区域，其中，半色调掩模具有阻断区域、透射区域以及一个或多个半透射区域；对多个曝光区域进行显影，以将第一镀层区域暴露至外部；将第一金属层镀层在第一镀层区域上；对第一光致抗蚀剂层进行灰化，以将第二镀层区域暴露至外部；将第二金属层镀层在第一金属层和电极板上的第二镀层区上；以及去除第一光致抗蚀剂层和电极板。

Description

沉积用掩模的制造方法
技术领域
本发明的实施方式涉及沉积用掩模的制造方法。
背景技术
通常，有机发光显示装置为平板显示器中的一种，而有机发光显示装置作为有源发光型显示器件，其不仅具有宽视角和优秀的对比度，而且还具有能够以低电压驱动、重量轻且为薄型、响应速度快的优点，因此作为下一代显示器件而备受瞩目。
根据形成发光层的物质，这种发光器件区分为无机发光器件和有机发光器件，而有机发光器件由于其亮度、响应速度等特性相比于无机发光器件优秀并且具有能够进行彩色显示的优点，因此近年来广泛进行着对于有机发光器件的开发。
在有机发光显示装置中，有机膜和/或电极通过真空沉积法形成。然而，随着有机发光显示装置的分辨率逐渐变高，沉积工艺时所使用的掩模的开缝(open slit)的宽度逐渐变窄并且其散布(distribution)也被要求逐渐减少。
此外，为了制造高分辨率的有机发光显示装置，需要减少或消除阴影效应(shadoweffect)。为此，在使衬底与掩模紧贴的状态下进行沉积工艺，并且正在致力于开发用于提升衬底与掩模的紧贴度的技术。
上述的背景技术仅仅是发明人为了导出本发明实施方式而保有的、或在导出过程中习得的技术信息，并不一定是在提交本发明实施方式之前对一般公众所公开的公知技术。
发明内容
本发明实施方式提供能够简化沉积用掩模的制造工艺的沉积用掩模的制造方法。
根据本发明一实施方式的沉积用掩模的制造方法使用电铸镀(electroforming)将金属镀层在电极板上来制造包括焊接部、肋部和图案部的沉积用掩模，该方法包括以下步骤：将第一光致抗蚀剂层涂覆在电极板上；向第一光致抗蚀剂层照射光，其中，半色调掩模(half-tone mask)布置在发射光的光源与第一光致抗蚀剂层之间，以在第一光致抗蚀剂层上形成暴露在光下的多个曝光区域，其中，半色调掩模具有阻断光透射的阻断区域、使光透射的透射区域以及使光的一部分透射的一个或多个半透射区域；对多个曝光区域进行显影(developing)，以将电极板上的待形成焊接部和肋部中的一个或多个的第一镀层区域暴露至外部；将第一金属层镀层在第一镀层区域上；对第一光致抗蚀剂层进行灰化(ashing)，以将电极板上的待形成焊接部、肋部和图案部中的一个或多个的第二镀层区域暴露至外部；将第二金属层镀层在第一金属层和电极板上的第二镀层区上；去除第一光致抗蚀剂层；以及去除电极板。
根据本实施方式，在对多个曝光区域进行显影(developing)的步骤中，可将电极板上的待形成焊接部和肋部的第一镀层区域暴露至外部。
根据本实施方式，在将第一金属层镀层的步骤中，可将第一金属层镀层在电极板上的待形成焊接部和肋部的第一镀层区域上。
根据本实施方式，在对第一光致抗蚀剂层进行灰化(ashing)的步骤中，可将电极板上的待形成图案部的第二镀层区域暴露至外部。
根据本实施方式，在将第二金属层镀层的步骤中，可将第二金属层镀层在待形成焊接部和肋部的第一金属层和电极板上的待形成图案部的第二镀层区域上。
根据本实施方式，在对多个曝光区域进行显影(developing)的步骤中，可将电极板上的待形成肋部的第一镀层区域暴露至外部。
根据本实施方式，在将第一金属层镀层的步骤中，可将第一金属层镀层在电极板上的待形成肋部的第一镀层区域上。
根据本实施方式，在对第一光致抗蚀剂层进行灰化(ashing)的步骤中，可将电极板上的待形成图案部的第二镀层区域暴露至外部。
根据本实施方式，在将第二金属层镀层的步骤中，可将第二金属层镀层在待形成肋部的第一金属层和电极板上的待形成图案部的第二镀层区域上。
根据本实施方式，在去除第一光致抗蚀剂层的步骤之后，该方法还可包括以下步骤：将第二光致抗蚀剂层涂覆在待形成肋部和图案部的电极板和第二金属层上。
根据本实施方式，在涂覆第二光致抗蚀剂层的步骤之后，该方法还可包括以下步骤：将第三金属层镀层在电极板上的待形成焊接部的第三镀层区域上。
根据本实施方式，在将第三金属层镀层的步骤之后，该方法还可包括以下步骤：去除第二光致抗蚀剂层。
根据本实施方式，在对第一光致抗蚀剂层进行灰化(ashing)的步骤中，可将电极板上的待形成焊接部和图案部的第二镀层区域暴露至外部。
根据本实施方式，在将第二金属层镀层的步骤中，可将第二金属层镀层在待形成肋部的第一金属层和电极板上的待形成焊接部和图案部的第二镀层区域。
根据本实施方式，在将第二金属层镀层的步骤之后，该方法还可包括以下步骤：将第二光致抗蚀剂层涂覆在待形成肋部和图案部的第二金属层和第一光致抗蚀剂层上。
根据本实施方式，在将第二光致抗蚀剂层涂覆的步骤之后，该方法还可包括以下步骤：将第三金属层镀层在待形成焊接部的第二金属层上。
根据本实施方式，在将第三金属层镀层的步骤之后，该方法还可包括以下步骤：去除第二光致抗蚀剂层。
根据本实施方式，在将第二金属层镀层的步骤之后，该方法还可包括以下步骤：将第二光致抗蚀剂层涂覆在待形成肋部和图案部的第一光致抗蚀剂层和第二金属层上。
根据本实施方式，在将第二光致抗蚀剂层涂覆的步骤之后，该方法还可包括以下步骤：将第三金属层镀层在待形成焊接部的第二金属层上。
根据本实施方式，在将第三金属层镀层的步骤之后，该方法还可包括以下步骤：去除第二光致抗蚀剂层。
通过下面的附图、权利要求书以及对发明的详细说明，除了上述以外的其他方面、特征、优点将变得明确。
根据本发明实施方式的沉积用掩模的制造方法，可通过简化沉积用掩模的制造工艺来减少制造所需时间和成本。
当然，本发明的范围并不受限于这种效果。
附图说明
图1是示意性地示出使用根据本发明实施方式的沉积用掩模的制造方法制造的沉积用掩模的立体图。
图2是图1的沉积用掩模的平面图。
图3a至图3h是示意性地示出根据本发明一实施方式的沉积用掩模的制造方法的剖视图。
图4a至图4k是示意性地示出根据本发明另一实施方式的沉积用掩模的制造方法的剖视图。
图5a至图5j是示意性地示出根据本发明又一实施方式的沉积用掩模的制造方法的剖视图。
具体实施方式
本发明可实施各种变型且可具有各种实施方式，并且将在附图中示例性示出特定实施方式并在具体实施方式中对其进行详细说明。参照下文中结合附图详细说明的实施方式，本发明的效果和特征以及用于实现这些效果和特征的方法将变得明确。然而，本发明并不限于下文中所公开的实施方式，而是可实现为各种形态。
在下面的实施方式中，第一、第二等措辞并不具有限定性含义，而是出于将一个构成要素与其他构成要素区分开的目的来使用。此外，除非上下文中另有明确相反的指示，否则单数表述包括复数表述。此外，包括或具有等措辞是指说明书中所记载的特征或构成要素的存在，而不是提前排除一个或多个其他特征或构成要素的附加可能性。
此外，出于说明的便利，在附图中构成要素的大小可被夸大或缩小。例如，出于说明的便利，附图中所示的各构成要素的大小和厚度被任意地示出，因此本发明并非必须受限于图中所示。此外，在某些实施方式能够以不同的实现方式实现时，特定工艺顺序也可按照与所说明的顺序不同的顺序执行。例如，连续说明的两个工艺可实质上同时执行，或者可按照与所说明的顺序相反的顺序执行。
下面将参照附图对本发明实施方式进行详细说明，并且在参照附图进行说明时，将对相同或相对应的构成要素赋予相同的附图标记，并且将省略其重复说明。
首先，在说明根据本发明的实施方式的沉积用掩模的制造方法之前，参照图1和图2对沉积用掩模的简要结构进行说明。
图1是示意性地示出使用根据本发明实施方式的沉积用掩模的制造方法制造的沉积用掩模的立体图，并且图2是图1的沉积用掩模的平面图。
参照图1和图2，沉积用掩模DM可由焊接部WA、肋部RA和图案部PA构成。
沉积用掩模DM作为具有磁性的薄板(Thin film)，其可由镍(Ni)或者镍合金(Nickel alloy)形成。优选地可由容易形成精细图案并具有优秀的表面粗糙度的镍钴合金(Ni-Co alloy)形成。
具体地，图1中所示的沉积用掩模DM具有条状(stick)形态，并且虽然未在附图中示出，但是沉积用掩模DM可在沉积用掩模DM的宽度方向上多个并排地布置在框状形态的框架(未示出)上，并且沉积用掩模DM的两端部可在沉积用掩模DM的长度方向上以拉伸状态焊接至框架。
焊接部WA是在将沉积用掩模DM结合至框架的工艺中供夹持件(未示出)夹持沉积用掩模DM的两端部以用于拉伸沉积用掩模DM的区域，并且焊接部WA是在将沉积用掩模DM焊接至框架之后从沉积用掩模DM的本体去除的区域。
肋部RA是在将沉积用掩模DM焊接至框架并去除焊接部WA之后成为沉积用掩模DM的本体的区域。即，肋部RA在围绕待后述的图案部PA的同时将在沉积用掩模DM的长度方向上连续地布置为多个的各图案部PA连接至彼此，并且肋部RA可形成为具有足够的刚性和磁性以在将沉积物质沉积至显示器衬底上的工艺中与衬底紧贴。
图案部PA作为包括使沉积物质以一定的图案通过的图案孔PH的区域，其可沿着沉积用掩模DM的长度方向形成多个。这时，各图案部PA可通过肋部RA彼此连接。
通常，为实现高分辨率的显示器，应增加图案孔PH的密度，但为此，需要厚度薄的沉积用掩模DM。例如，为实现具有770ppi(pixel per inch：像素每英寸)分辨率的5.7英寸的UHD(Ultra High-Definition：超高清)，需要约7至8.5μm厚度的沉积用掩模DM。
另外，沉积用掩模DM的厚度越薄，焊接沉积用掩模DM与框架时的焊接强度越弱，因此存在着容易损坏的风险。因此，为实现高分辨率的显示器，将形成有图案孔PH的图案部PA的厚度形成得最大限度地薄且将焊接至框架的焊接部WA的厚度形成得比图案部PA厚，从而提高沉积用掩模DM与框架的焊接强度，进而能够使沉积用掩模DM不容易从框架分离或不易损坏。
下面将参照附图对根据本发明实施方式、使焊接部WA的厚度形成得比图案部PA和肋部RA厚的沉积用掩模DM的制造方法进行详细说明。
图3a至图3h是示意性地示出根据本发明一实施方式的沉积用掩模的制造方法的剖视图。
参照图3a，将第一光致抗蚀剂层PR涂覆在电极板EP上。通常，这种第一光致抗蚀剂层PR可选择正性(positive)和负性(negative)中的一种，并涂覆在电极板EP上。对于正性第一光致抗蚀剂层PR而言，经曝光(light exposure)的区域在随后的显影(developing)过程中被蚀刻并被去除，相反地，对于负性第一光致抗蚀剂层PR而言，其具有除经曝光的区域以外的剩余区域被蚀刻的特性。下面，将着重对第一光致抗蚀剂层PR形成为正性且经曝光的区域被蚀刻的情况进行说明。
然后，参照3b，将光(light)照射到涂覆在电极板EP上的第一光致抗蚀剂层PR上，其中，半色调掩模HTM1(half-tone mask)布置在发射光的光源(未示出)与第一光致抗蚀剂层PR之间，以在第一光致抗蚀剂层PR上形成暴露在光下的多个曝光区域LEA，其中，半色调掩模HTM1具有阻断光透射的阻断区域B、使光透射的透射区域P以及使光的一部分透射的一个或多个半透射区域HP。
这里，假设从光源发射的光的光量为附图标记L1，并且经过半色调掩模HTM1的半透射区域HP之后的光的光量为L2，则L2形成为小于L1(L2<L1)，这是因为半透射区域HP使流入的光衍射而使其部分地透射。
因此，以光路径为基准，第一光致抗蚀剂层PR的与半色调掩模HTM1的透射区域P对应的一部分，即，涂覆在待形成焊接部WA和肋部RA的区域上的第一光致抗蚀剂层PR可通过具有比L2强度大的强度的L1的光进行曝光。
相反地，以光路径为基准，第一光致抗蚀剂层PR的与半色调掩模HTM1的半透射区域HP对应的另一部分，即，涂覆在待形成图案部PA的区域上的第一光致抗蚀剂层PR可通过具有L2强度的光进行曝光。如上所述，L2的光量小于L1强度，因此通过L1进行曝光的曝光区域LEA的厚度t1可形成为比通过L2进行曝光的曝光区域LEA的厚度t2厚。
如图3b所示，在将光照射到第一光致抗蚀剂层PR上而形成多个曝光区域LEA之后，执行对多个曝光区域LEA进行显影(developing)的步骤。
图3c示出了多个曝光区域LEA被显影的形态。即，在待形成焊接部WA和肋部RA的区域中，由已经过透射区域P的、相对多的光量L1进行曝光的曝光区域LEA被全部地去除，因此电极板EP上的第一镀层区域被暴露至外部。
相反地，在待形成图案部PA的区域中，由已经过半透射区域HP的相对少的光量L2进行曝光的曝光区域LEA被部分地去除，因此在第一光致抗蚀剂层PR的整个厚度t1中部分厚度t2被去除从而凹陷部分厚度t2，而不是使电极板EP暴露至外部。
如图3c所示，在对形成在电极板EP上的第一光致抗蚀剂层PR的曝光区域LEA进行显影之后，执行镀层第一金属层M1的过程。
图3d示出了第一金属层M1被镀层在电极板EP上的待形成焊接部WA和肋部RA的第一镀层区域中的形态。第一金属层M1可通过电铸镀(electroforming)进行镀层。图3d示出了第一金属层M1的厚度形成得比第一光致抗蚀剂层PR的厚度薄的形态，但是本发明实施方式并不限于此。出于说明的便利，将第一金属层M1的厚度描述为比第一光致抗蚀剂层PR的厚度薄，但是第一金属层M1的厚度也可形成为比第一光致抗蚀剂层PR的厚度厚或与之对应。
然后，在将第一金属层M1镀层在暴露至外部的电极板EP上之后，执行对第一光致抗蚀剂层PR进行灰化(ashing)的工艺。灰化工艺是指以整体上相同的厚度对第一光致抗蚀剂层PR进行蚀刻的工艺，而不是如上所述对第一光致抗蚀剂层PR进行曝光及显影以去除其的工艺。图3e示出了第一光致抗蚀剂层PR被灰化的形态。
参照图3e，通过对第一光致抗蚀剂层PR进行灰化，在待形成图案部PA的电极板EP上形成第二镀层区域，即，多个孔H。电极板EP经由这种第二镀层区域的孔H暴露至外部，并且随后可将第二金属层M2镀层在暴露至外部的电极板EP的孔H中。
参照图3f，在对第一光致抗蚀剂层PR进行灰化之后，可将第二金属层M2镀层在电极板EP的待形成图案部PA的第二镀层区域中。另外，也可将第二金属层M2镀层在待形成焊接部WA和肋部RA的第一金属层M1上。这是因为第一光致抗蚀剂层PR由非传导性物质构成，因此可不将第二金属层M2镀层在第一光致抗蚀剂层PR上，而是镀层在由传导性物质构成的电极板EP或第一金属层M1上。
然后，在将第二金属层M2镀层在待形成焊接部WA和肋部RA的第一金属层M1以及待形成图案部PA的电极板EP上之后，执行再次对第一光致抗蚀剂层PR进行显影的步骤。
图3g示出了在镀层第二金属层M2之后在电极板EP上对第一光致抗蚀剂层PR进行显影而去除其的形态。附图中省略了应在显影工艺之前执行的曝光工艺，但是由于在对图3c的上面记载的说明中已充分说明了其方法和产物，因此在这里将省略详细说明。
另外，最后可从第一金属层M1和第二金属层M2去除电极板EP来制造沉积用掩模100。图3h示出了电极板EP被去除的形态。
这里，在通过与本发明一实施方式相关的沉积用掩模的制造方法制造的沉积用掩模100中，由于焊接部WA和肋部RA上形成有第一金属层M1和第二金属层M2，而图案部PA上形成有第二金属层M2，因此焊接部WA和肋部RA的厚度可形成得比图案部PA的厚度厚。
根据这种结构，即使将沉积用掩模100拉伸并焊接至框架，由于焊接部WA形成得比图案部PA厚，因此能够防止沉积用掩模100的损坏，并且能够强化沉积用掩模100与框架的焊接强度。
另外，因为使用灰化工艺蚀刻第一光致抗蚀剂层PR，而不是需要多个光掩模以对光致抗蚀剂层的涂覆和曝光以及显影的光刻(photolithography)工艺，因此能够减少光刻工艺中所需的光掩模的使用次数，进而能够通过减少工艺手法(tact)来节约制造成本，且能够缩短制造所需时间。
图4a至图4k是示意性地示出根据本发明另一实施方式的沉积用掩模的制造方法的剖视图。
参照图4a，将第一光致抗蚀剂层PR1涂覆在电极板EP上。在图3a中已对第一光致抗蚀剂层PR1进行了详细说明，因此这里将省略详细说明。
然后，参照图4b，将光照射到涂覆在电极板EP上的第一光致抗蚀剂层PR1上，其中，半色调掩模HTM2(half-tone mask)布置在发射光的光源(未示出)与第一光致抗蚀剂层PR1之间，以在第一光致抗蚀剂层PR1上形成暴露在光下的多个曝光区域LEA，其中，半色调掩模HTM2具有阻断光透射的阻断区域B、使光透射的透射区域P以及使光的一部分透射的一个或多个半透射区域HP。
这里，假设从光源发射的光的光量为附图标记L1，并且经过半色调掩模HTM2的半透射区域HP之后的光的光量为L2，则L2形成为小于L1(L2<L1)，这是因为半透射区域HP使流入的光衍射而使其部分地透射。
因此，以光路径为基准，第一光致抗蚀剂层PR1的与半色调掩模HTM2的透射区域P对应的一部分，即，涂覆在电极板EP上的待形成肋部RA的区域上的第一光致抗蚀剂层PR1可通过具有L1强度的光进行曝光。
相反地，以光路径为基准，第一光致抗蚀剂层PR1的与半色调掩模HTM2的半透射区域HP对应的另一部分，即，涂覆在待形成图案部PA的区域上的第一光致抗蚀剂层PR1可通过具有L2强度的光进行曝光。如上所述，L2的光量小于L1强度，因此通过L1进行曝光的曝光区域LEA的厚度t1可形成为比通过L2进行曝光的曝光区域LEA的厚度t2厚。
如图4b所示，在将光照射到第一光致抗蚀剂层PR1而形成多个曝光区域LEA之后，执行对多个曝光区域LEA进行显影(developing)的步骤。
图4c示出了多个曝光区域LEA被显影的形态。即，在待形成肋部RA的区域中，由已经过透射区域P的相对多的光量L1进行曝光的曝光区域LEA被全部地去除，因此电极板EP上的第一镀层区域暴露至外部。
相反地，在待形成图案部PA的区域中，由已经过半透射区域HP的相对少的光量L2进行曝光的曝光区域LEA被部分地去除，因此在第一光致抗蚀剂层PR1的整个厚度t1中部分厚度t2被去除从而凹陷部分厚度t2，而不是使电极板EP暴露至外部。
如图4c所示，在对形成在电极板EP上的第一光致抗蚀剂层PR1的曝光区域LEA进行显影之后，执行镀层第一金属层M1的过程。
图4d示出了第一金属层M1被镀层在电极板EP上的待形成肋部RA的第一镀层区域上的形态。第一金属层M1可通过电铸镀(electroforming)进行镀层。图4d示出了第一金属层M1的厚度形成得比第一光致抗蚀剂层PR1的厚度薄的形态，但是本发明实施方式并不限于此。出于说明的便利，将第一金属层M1的厚度描述为比第一光致抗蚀剂层PR1的厚度薄，但是第一金属层M1的厚度也可形成为比第一光致抗蚀剂层PR1的厚度厚或与之对应。
然后，在将第一金属层M1镀层在暴露至外部的电极板EP上之后，执行对第一光致抗蚀剂层PR1进行灰化(ashing)的工艺。灰化工艺是指以整体上相同的厚度对第一光致抗蚀剂层PR1进行蚀刻的工艺，而不是如上所述对第一光致抗蚀剂层PR1进行曝光及显影以去除其的工艺。图4e示出了第一光致抗蚀剂层PR1被灰化的形态。
参照图4e，通过对第一光致抗蚀剂层PR1进行灰化，在待形成图案部PA的电极板EP上形成第二镀层区域，即，多个孔H。电极板EP经由这种第二镀层区域的孔H暴露至外部，并且随后可将第二金属层M2镀层在暴露至外部的电极板EP的孔H中。
参照图4f，在对第一光致抗蚀剂层PR1进行灰化之后，可将第二金属层M2镀层在电极板EP的待形成图案部PA的第二镀层区域中。另外，也可将第二金属层M2镀层在待形成肋部RA的第一金属层M1上。这是因为第一光致抗蚀剂层PR1由非传导性物质构成，因此可不将第二金属层M2镀层在第一光致抗蚀剂层PR1上，而是镀层在由传导性物质构成的电极板EP或第一金属层M1上。
然后，在将第二金属层M2镀层在待形成肋部RA的第一金属层M1以及待形成图案部PA的电极板EP上之后，执行再次对第一光致抗蚀剂层PR1进行显影的步骤。
图4g示出了在镀层第二金属层M2之后在电极板EP上对第一光致抗蚀剂层PR进行显影而去除其的形态。在附图中省略了应在显影工艺之前执行的曝光工艺，但是由于在对图3c和图4c的上面记载的说明中已充分说明了其方法和产物，因此在这里将省略详细说明。
在电极板EP上对第一光致抗蚀剂层PR1进行显影而去除其之后，在电极板EP中待形成肋部RA和图案部PA的部分和第二金属层M2上涂覆第二光致抗蚀剂层PR2。图4h示出了第二光致抗蚀剂层PR2被涂覆在电极板EP中待形成肋部RA和图案部PA的部分和第二金属层M2上的形态。
在涂覆第二光致抗蚀剂层PR2之后，将第三金属层M3镀层在电极板EP上的待形成焊接部WA的第三镀层区域上。图4i示出了第三金属层M3被镀层在电极板EP上的待形成焊接部WA的第三镀层区域上的形态。
在将第三金属层M3镀层在电极板EP上的待形成焊接部WA的第三镀层区域中之后，去除第二光致抗蚀剂层PR2。图4j示出了形成在电极板EP中待形成肋部RA和图案部PA的部分和第二金属层M2上的第二光致抗蚀剂层PR2被去除的形态。为去除第二光致抗蚀剂层PR2，需要如上所述地执行曝光和显影工艺，因为这已在上文中进行了详细说明，因此这里将省略更详细的说明。
另外，最后可从第一金属层M1和第二金属层M2以及第三金属层M3去除电极板EP来制造沉积用掩模200。图4k示出了从第一金属层M1和第二金属层M2以及第三金属层M3去除了电极板EP的形态。
这里，在通过与本发明一实施方式相关的沉积用掩模的制造方法制造的沉积用掩模200中，图案部PA上形成有第二金属层M2，肋部RA上形成有第一金属层M1和第二金属层M2，并且焊接部WA上形成有第三金属层M3，其中第三金属层M3的厚度比第一金属层M1与第二金属层M2的厚度之和厚。因此，焊接部WA的厚度可形成得比肋部RA厚，并且肋部RA的厚度可形成得比图案部PA的厚度厚。
根据这种结构，即使将沉积用掩模200拉伸并焊接至框架，由于焊接部WA形成得比图案部PA厚，因此能够防止沉积用掩模200的损坏，并且能够强化沉积用掩模200与框架的焊接强度。此外，因为多个图案部PA之间是通过比图案部PA厚的肋部RA连接的，因此能够有效地防止图案部PA的变型或损坏。
另外，因为使用灰化工艺蚀刻第一光致抗蚀剂层PR1，而不是需要多个光掩模以对光致抗蚀剂层的涂覆和曝光以及显影的光刻(photolithography)工艺，因此能够减少光刻工艺中所需的光掩模的使用次数，进而能够通过减少工艺手法(tact)来节约制造成本，且能够缩短制造所需时间。
图5a至图5j是示意性地示出根据本发明又一实施方式的沉积用掩模的制造方法的剖视图。
参照图5a，将第一光致抗蚀剂层PR1涂覆在电极板EP上。在图3a中已对第一光致抗蚀剂层PR1进行了详细说明，因此这里将省略详细说明。
然后，参照图5b，将光(light)照射到涂覆在电极板EP上的第一光致抗蚀剂层PR1，其中，半色调掩模HTM3(half-tone mask)布置在发射光的光源(未示出)与第一光致抗蚀剂层PR1之间，以在第一光致抗蚀剂层PR1上形成暴露在光下的多个曝光区域LEA，其中，半色调掩模HTM3具有阻断光透射的阻断区域B、使光透射的透射区域P以及使光的一部分透射的一个或多个半透射区域HP。
这里，假设从光源发射的光的光量为附图标记L1，并且经过半色调掩模HTM3的半透射区域HP之后的光的光量为L2，则L2形成为小于L1(L2<L1)，这是因为半透射区域HP使流入的光衍射而使其部分地透射。
因此，以光路径为基准，第一光致抗蚀剂层PR1的与半色调掩模HTM3的透射区域P对应的一部分，即，涂覆在电极板EP上的待形成肋部RA的区域上的第一光致抗蚀剂层PR1可通过具有L1强度的光进行曝光。
相反地，以光路径为基准，第一光致抗蚀剂层PR1的与半色调掩模HTM3的半透射区域HP对应的另一部分，即，涂覆在待形成焊接部WA和图案部PA的区域上的第一光致抗蚀剂层PR1可通过具有L2强度的光进行曝光。如上所述，L2的光量小于L1强度，因此通过L1进行曝光的曝光区域LEA的厚度t1可形成为比通过L2进行曝光的曝光区域LEA的厚度t2厚。
如图5b所示，在将光照射到第一光致抗蚀剂层PR1而形成多个曝光区域LEA之后，执行对多个曝光区域LEA进行显影(developing)的步骤。
图5c示出了多个曝光区域LEA被显影的形态。即，在待形成肋部RA的区域中，通过已穿过透射区域P的相对多的光量L1进行曝光的曝光区域LEA被全部地去除，因此电极板EP上的第一镀层区域暴露至外部。
相反地，在待形成焊接部WA和图案部PA的区域中，通过已经过半透射区域HP的相对少的光量L2进行曝光的曝光区域LEA被部分地去除，因此在第一光致抗蚀剂层PR1的整个厚度t1中部分厚度t2被去除从而凹陷部分厚度t2，而不是使电极板EP暴露至外部。
如图5c所示，在对形成在电极板EP上的第一光致抗蚀剂层PR1的曝光区域LEA进行显影之后，执行镀第一金属层M1的过程。
图5d示出了第一金属层M1被镀层在电极板EP上的待形成肋部RA的第一镀层区域上的形态。第一金属层M1可通过电铸镀(electroforming)进行镀层。图5d示出了第一金属层M1的厚度形成为与待形成焊接部WA的第一光致抗蚀剂层PR1的厚度相同的形态，但是本发明的实施方式并不限于此。出于说明的便利，将第一金属层M1的厚度描述为与待形成焊接部WA的第一光致抗蚀剂层PR1的厚度相同，但是第一金属层M1的厚度也可形成为比第一光致抗蚀剂层PR1的厚度厚或薄。
然后，在将第一金属层M1镀层在暴露至外部的电极板EP上之后，执行对第一光致抗蚀剂层PR1进行灰化(ashing)的工艺。灰化工艺是指以整体上相同的厚度对第一光致抗蚀剂层PR1进行蚀刻的工艺，而不是如上所述对第一光致抗蚀剂层PR1进行曝光及显影以去除其的工艺。图5e示出了第一光致抗蚀剂层PR1被灰化的形态。
参照图5e，通过对第一光致抗蚀剂层PR1进行灰化，在待形成图案部PA的电极板EP上形成第二镀层区域，即，多个孔H。电极板EP经由这种第二镀层区域的孔H暴露至外部，并且随后可将第二金属层M2镀层在暴露至外部的电极板EP的孔H中。
参照图5f，在对第一光致抗蚀剂层PR1进行灰化之后，可将第二金属层M2镀层在电极板EP的待形成焊接部WA和图案部PA的第二镀层区域上。另外，也可将第二金属层M2镀层在待形成肋部RA的第一金属层M1上。这是因为第一光致抗蚀剂层PR由非传导性物质构成，因此可不将第二金属层M2镀层在第一光致抗蚀剂层PR1上，而是镀层在由传导性物质构成的电极板EP或第一金属层M1上。
然后，在将第二金属层M2镀层在待形成肋部RA的第一金属层M1以及电极板EP上的待形成焊接部WA和图案部PA的第二镀层区域上之后，可将第二光致抗蚀剂层PR2涂覆在待形成肋部RA和图案部PA的区域。
图5g示出了在镀层第二金属层M2之后第二光致抗蚀剂层PR2被涂覆在待形成肋部RA和图案部PA的区域的第一光致抗蚀剂层PR1和第二金属层M2上的形态。
在将第二光致抗蚀剂层PR2涂覆在待形成肋部RA和图案部PA的区域的第一光致抗蚀剂层PR1和第二金属层M2上之后，将第三金属层M3镀层在待形成焊接部WA的第二金属层M2上。图5h示出了第三金属层M3被镀层在待形成焊接部WA的区域的第二金属层M2上的形态。
在将第三金属层M3镀层在待形成焊接部WA的区域的第二金属层M2上之后，顺序地去除第二光致抗蚀剂层PR2和第一光致抗蚀剂层PR1。图5i示出了形成在待形成肋部RA和图案部PA的电极板EP和第二金属层M2上的第一光致抗蚀剂层PR1和第二光致抗蚀剂层PR2被去除的形态。为去除第一光致抗蚀剂层PR1和第二光致抗蚀剂层PR2，需要如上所述地执行曝光和显影工艺，因为这已在上文中进行了详细说明，因此这里将省略更详细的说明。
另外，最后可从第一金属层M1和第二金属层M2去除电极板EP来制造沉积用掩模300。图5j示出了从第一金属层M1和第二金属层M2去除了电极板EP的形态。
这里，在通过与本发明一实施方式相关的沉积用掩模的制造方法制造的沉积用掩模300中，图案部PA上可形成有第二金属层M2，肋部RA上可形成有第一金属层M1和第二金属层M2，并且焊接部WA上可形成有第二金属层M2和第三金属层M3。即，根据本发明又一实施方式的沉积用掩模的制造方法，能够制造如下沉积用掩模300，即，在该沉积用掩模300中焊接部WA的厚度形成得比肋部RA厚，并且肋部RA的厚度形成得比图案部PA的厚度厚的沉积用掩模300。
在使用具有这种结构的沉积用掩模300来执行与框架的拉伸焊接工艺时，即使将沉积用掩模300拉伸并焊接至框架，由于焊接部WA形成得比图案部PA厚，因此能够防止沉积用掩模300的损坏，并且能够强化沉积用掩模300与框架的焊接强度。此外，因为多个图案部PA之间是通过比图案部PA厚的肋部RA连接的，因此能够有效地防止图案部PA的变型或损坏。
另外，因为使用灰化工艺蚀刻第一光致抗蚀剂层PR1，而不是需要多个光掩模以对光致抗蚀剂层的涂覆和曝光以及显影的光刻(photolithography)工艺，因此能够减少光刻工艺中所需的光掩模的使用次数，进而能够通过减少工艺手法(tact)来节约制造成本，且能够缩短制造所需时间。
如上所述，虽然已参照附图中所示的实施方式对本发明进行了说明，但这仅仅是示例性的，本领域普通技术人员应理解，由此能够实施多种变型及实施方式的变型。因此，本发明真正的技术保护范围应由随附的权利要求书的技术思想来限定。
附图标记说明
100、200、300：沉积用掩模

Claims (10)

1.一种沉积用掩模的制造方法，所述方法使用电铸镀将金属镀层在电极板上来制造包括焊接部、肋部和图案部的沉积用掩模，所述方法包括以下步骤：
将第一光致抗蚀剂层涂覆在所述电极板上；
向所述第一光致抗蚀剂层照射光，其中，半色调掩模布置在发射所述光的光源与所述第一光致抗蚀剂层之间，以在所述第一光致抗蚀剂层上形成暴露在光下的多个曝光区域，其中，所述半色调掩模具有阻断光透射的阻断区域、使光透射的透射区域以及使光的一部分透射的一个或多个半透射区域；
对所述多个曝光区域进行显影，以将所述电极板上的待形成所述焊接部和所述肋部中的一个或多个的第一镀层区域暴露至外部；
将第一金属层镀层在所述第一镀层区域上；
对所述第一光致抗蚀剂层进行灰化，以将所述电极板上的待形成所述焊接部、所述肋部和所述图案部中的一个或多个的第二镀层区域暴露至外部；
将第二金属层镀层在所述第一金属层和所述电极板上的所述第二镀层区上；
去除所述第一光致抗蚀剂层；以及
去除所述电极板。
2.如权利要求1所述的沉积用掩模的制造方法，其特征在于，
在对所述多个曝光区域进行显影的步骤中，将所述电极板上的待形成所述焊接部和所述肋部的所述第一镀层区域暴露至外部。
3.如权利要求2所述的沉积用掩模的制造方法，其特征在于，
在将所述第一金属层镀层的步骤中，将所述第一金属层镀层在所述电极板上的待形成所述焊接部和所述肋部的所述第一镀层区域上。
4.如权利要求2所述的沉积用掩模的制造方法，其特征在于，
在对所述第一光致抗蚀剂层进行灰化的步骤中，将所述电极板上的待形成所述图案部的所述第二镀层区域暴露至外部。
5.如权利要求4所述的沉积用掩模的制造方法，其特征在于，
在将所述第二金属层镀层的步骤中，将所述第二金属层镀层在待形成所述焊接部和所述肋部的所述第一金属层和所述电极板上的待形成所述图案部的所述第二镀层区域上。
6.如权利要求1所述的沉积用掩模的制造方法，其特征在于，
在所述对多个曝光区域进行显影的步骤中，将所述电极板上的待形成所述肋部的所述第一镀层区域暴露至外部。
7.如权利要求6所述的沉积用掩模的制造方法，其特征在于，
在将所述第一金属层镀层的步骤中，将所述第一金属层镀层在所述电极板上的待形成所述肋部的所述第一镀层区域上。
8.如权利要求6所述的沉积用掩模的制造方法，其特征在于，
在对所述第一光致抗蚀剂层进行灰化的步骤中，将所述电极板上的待形成所述图案部的所述第二镀层区域暴露至外部。
9.如权利要求8所述的沉积用掩模的制造方法，在去除所述第一光致抗蚀剂层的步骤之后，还包括以下步骤：
将第二光致抗蚀剂层涂覆在待形成所述肋部和所述图案部的所述电极板和所述第二金属层上。
10.如权利要求6所述的沉积用掩模的制造方法，其特征在于，
在对所述第一光致抗蚀剂层进行灰化的步骤中，将所述电极板上的待形成所述焊接部和所述图案部的所述第二镀层区域暴露至外部。
CN201710064161.0A 2016-05-17 2017-02-04 沉积用掩模的制造方法 Active CN107424909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0060363 2016-05-17
KR1020160060363A KR102478473B1 (ko) 2016-05-17 2016-05-17 증착용 마스크 제조 방법

Publications (2)

Publication Number Publication Date
CN107424909A true CN107424909A (zh) 2017-12-01
CN107424909B CN107424909B (zh) 2023-12-19

Family

ID=60423886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710064161.0A Active CN107424909B (zh) 2016-05-17 2017-02-04 沉积用掩模的制造方法

Country Status (2)

Country Link
KR (1) KR102478473B1 (zh)
CN (1) CN107424909B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110857462A (zh) * 2018-08-22 2020-03-03 鋆洤科技股份有限公司 精细金属掩模及其制法
CN113789497A (zh) * 2021-09-10 2021-12-14 京东方科技集团股份有限公司 掩膜版组件及其制造方法、显示基板、显示装置
CN114540891A (zh) * 2018-12-31 2022-05-27 乐金显示有限公司 掩模

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092845A1 (ko) * 2020-10-30 2022-05-05 에이피에스홀딩스 주식회사 증착 마스크 스틱
WO2022092849A1 (ko) * 2020-10-30 2022-05-05 에이피에스홀딩스 주식회사 증착 마스크 스틱
WO2022092846A1 (ko) * 2020-10-30 2022-05-05 에이피에스홀딩스 주식회사 증착 마스크 스틱 중간체

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237071A (ja) * 2000-02-24 2001-08-31 Tohoku Pioneer Corp メタルマスク及びその製造方法
JP2004218034A (ja) * 2003-01-17 2004-08-05 Toppan Printing Co Ltd メタルマスクの製造方法およびメタルマスク
JP2005037883A (ja) * 2003-06-30 2005-02-10 Kenseidou Kagaku Kogyo Kk メッシュ層を有するメタルマスク
JP2006260922A (ja) * 2005-03-17 2006-09-28 Sonac Kk 電子放出素子及びその製造方法
CN1987643A (zh) * 2005-12-21 2007-06-27 Lg.菲利浦Lcd株式会社 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN101127328A (zh) * 2006-08-17 2008-02-20 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管的制造方法
US20100040960A1 (en) * 2008-08-13 2010-02-18 Yunfeng Piao Mask plate and manufacturing method thereof
CN102315167A (zh) * 2011-09-07 2012-01-11 信利半导体有限公司 广视角液晶显示器阵列基板制作方法
CN103560088A (zh) * 2013-11-05 2014-02-05 京东方科技集团股份有限公司 阵列基板的制作方法
US20150007768A1 (en) * 2013-07-08 2015-01-08 Samsung Display Co., Ltd. Mask for deposition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4779240B2 (ja) * 2001-06-15 2011-09-28 株式会社村田製作所 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法
KR101603282B1 (ko) * 2014-04-17 2016-03-16 주식회사 웨이브일렉트로닉스 반투과 패턴을 포함하는 포토마스크를 이용한 유기발광디스플레이용 새도우 마스크의 제조 방법，그 새도우 마스크 및 이를 이용한 유기발광디스플레이의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237071A (ja) * 2000-02-24 2001-08-31 Tohoku Pioneer Corp メタルマスク及びその製造方法
JP2004218034A (ja) * 2003-01-17 2004-08-05 Toppan Printing Co Ltd メタルマスクの製造方法およびメタルマスク
JP2005037883A (ja) * 2003-06-30 2005-02-10 Kenseidou Kagaku Kogyo Kk メッシュ層を有するメタルマスク
JP2006260922A (ja) * 2005-03-17 2006-09-28 Sonac Kk 電子放出素子及びその製造方法
CN1987643A (zh) * 2005-12-21 2007-06-27 Lg.菲利浦Lcd株式会社 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN101127328A (zh) * 2006-08-17 2008-02-20 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管的制造方法
US20100040960A1 (en) * 2008-08-13 2010-02-18 Yunfeng Piao Mask plate and manufacturing method thereof
CN102315167A (zh) * 2011-09-07 2012-01-11 信利半导体有限公司 广视角液晶显示器阵列基板制作方法
US20150007768A1 (en) * 2013-07-08 2015-01-08 Samsung Display Co., Ltd. Mask for deposition
CN103560088A (zh) * 2013-11-05 2014-02-05 京东方科技集团股份有限公司 阵列基板的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘翔;王章涛;崔祥彦;邓振波;邱海军;: ""薄膜晶体管阵列四次光刻工艺中光刻胶灰化工艺的研究"", 《液晶与显示》 *
刘翔;王章涛;崔祥彦;邓振波;邱海军;: ""薄膜晶体管阵列四次光刻工艺中光刻胶灰化工艺的研究"", 《液晶与显示》, no. 02, 15 April 2008 (2008-04-15), pages 183 - 187 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110857462A (zh) * 2018-08-22 2020-03-03 鋆洤科技股份有限公司 精细金属掩模及其制法
CN114540891A (zh) * 2018-12-31 2022-05-27 乐金显示有限公司 掩模
CN113789497A (zh) * 2021-09-10 2021-12-14 京东方科技集团股份有限公司 掩膜版组件及其制造方法、显示基板、显示装置
CN113789497B (zh) * 2021-09-10 2024-02-13 京东方科技集团股份有限公司 掩膜版组件及其制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
KR102478473B1 (ko) 2022-12-19
CN107424909B (zh) 2023-12-19
KR20170130014A (ko) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107424909A (zh) 沉积用掩模的制造方法
TWI555862B (zh) 蒸鍍遮罩、蒸鍍遮罩的製造方法及薄膜圖案形成方法
CN105655346B (zh) 薄膜晶体管阵列基板
JP5958804B2 (ja) 蒸着マスク、蒸着マスクの製造方法及び有機ｅｌ表示装置の製造方法
EP3188274A1 (en) Organic light-emitting display device and method of fabricating the same
CN101738846B (zh) 掩模板及其制备方法
US7976633B2 (en) Device and method of forming film
JP2011164658A (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
TW200921228A (en) Liquid crystal display device and fabrication method thereof
CN106876387B (zh) 一种阵列基板及其制造方法
CN103560088B (zh) 阵列基板的制作方法
CN108873509A (zh) 形成像素结构的方法
CN112271182B (zh) 一种显示面板的制备方法及显示面板
CN105720212B (zh) 沉积用掩模制造方法
US20120115328A1 (en) Electroforming technique for mask formation
TWI309089B (en) Fabrication method of active device array substrate
US20060177773A1 (en) Method for producing semiconductor patterns on a wafer
US10665785B2 (en) Mask for deposition and method of manufacturing the same
JP2013173968A (ja) 蒸着マスク及び蒸着マスクの製造方法
JP2007294118A (ja) 有機ｅｌ表示素子及びその製造方法
US9436091B2 (en) Patterning method using surface plasmon
US20070069387A1 (en) Semiconductor device and method of forming the same
JP2021085083A (ja) 蒸着マスク及びその製造方法
KR101015526B1 (ko) 마스크와 그를 이용한 반도체 소자 제조 방법
TW200919536A (en) Active matrix substrate manufacturing method and the structure thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant