CN103560088A - 阵列基板的制作方法 - Google Patents

阵列基板的制作方法 Download PDF

Info

Publication number
CN103560088A
CN103560088A CN201310542331.3A CN201310542331A CN103560088A CN 103560088 A CN103560088 A CN 103560088A CN 201310542331 A CN201310542331 A CN 201310542331A CN 103560088 A CN103560088 A CN 103560088A
Authority
CN
China
Prior art keywords
photoresist
metal level
insulating barrier
via regions
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310542331.3A
Other languages
English (en)
Other versions
CN103560088B (zh
Inventor
张立
闫梁臣
刘凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310542331.3A priority Critical patent/CN103560088B/zh
Publication of CN103560088A publication Critical patent/CN103560088A/zh
Priority to US14/429,247 priority patent/US9379146B2/en
Priority to PCT/CN2014/082559 priority patent/WO2015067069A1/zh
Application granted granted Critical
Publication of CN103560088B publication Critical patent/CN103560088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板的制作方法，涉及显示技术领域，简化了绝缘层通孔的制作过程。该阵列基板的制作方法，包括：在基板上沉积金属层；在基板上涂布光刻胶；对金属层刻蚀区域的光刻胶进行完全曝光并显影，使金属层刻蚀区域的光刻胶被去除，绝缘层通孔区域为不进行曝光的区域，对绝缘层通孔区域之外的光刻胶进行半曝光并显影，使绝缘层通孔区域之外的光刻胶厚度变薄；对金属层刻蚀区域的金属层进行刻蚀；对金属层刻蚀区域之外的光刻胶进行灰化，使金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使绝缘层通孔区域的光刻胶厚度变薄；沉积绝缘层；剥离绝缘层通孔区域的光刻胶，形成绝缘层通孔。

Description

阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
显示器的阵列基板是由不同的层结构组成，其中，绝缘层上往往会制作一些通孔以使被绝缘层隔开的导电部分相连通。
然而，由于每层绝缘层上的通孔都需要使用单独的构图工艺进行制作，并且阵列基板上往往包括多个绝缘层，因此通孔制作过程较为复杂。
发明内容
本发明提供一种阵列基板的制作方法，简化了绝缘层通孔的制作过程。
为解决上述技术问题，本发明采用如下技术方案：
提供一种阵列基板的制作方法，包括：
在基板上沉积金属层；
在包括所述金属层的基板上涂布光刻胶；
对金属层刻蚀区域的光刻胶进行完全曝光并显影，使所述金属层刻蚀区域的光刻胶被去除，绝缘层通孔区域为不进行曝光的区域，对所述绝缘层通孔区域之外的光刻胶进行半曝光并显影，使所述绝缘层通孔区域之外的光刻胶厚度变薄；
对所述金属层刻蚀区域的金属层进行刻蚀；
对所述金属层刻蚀区域之外的光刻胶进行灰化，使所述金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使所述绝缘层通孔区域的光刻胶厚度变薄；
在包括所述绝缘层通孔区域光刻胶的基板上沉积绝缘层；
剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔。
可选地，所述金属层为源漏金属层，所述绝缘层为钝化层，所述绝缘层通孔区域为钝化层通孔区域；
所述对所述金属层刻蚀区域的金属层进行刻蚀的过程为：
对所述源漏金属层刻蚀区域的源漏金属层进行刻蚀，形成包括数据线和TFT源漏极的图案，所述钝化层通孔区域位于所述TFT的漏极处；
在所述形成绝缘层通孔之后，还包括：
在包括所述绝缘层通孔的基板上形成透明电极，使所述透明电极通过所述绝缘层通孔与所述TFT的漏极连接。
可选地，所述金属层为栅极金属层，所述绝缘层为栅极绝缘层；
所述对所述金属层刻蚀区域的金属层进行刻蚀的过程为：
对所述栅极金属层刻蚀区域的栅极金属层进行刻蚀，形成包括栅线、开关TFT栅极和驱动TFT栅极的图案，所述绝缘层通孔区域位于所述驱动TFT的栅极处；
在所述剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔的过程之前，还包括：
在包括所述绝缘层的基板上形成有源层；
在所述剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔的过程之后，还包括：
在包括所述绝缘层通孔的基板上沉积源漏金属层，使所述开关TFT的漏极通过所述绝缘层通孔与所述驱动TFT的栅极连接。
具体地，在所述包括所述绝缘层通孔的基板上沉积源漏金属层的过程之后，还包括：
在包括所述源漏金属层的基板上涂布光刻胶；
对源漏金属层刻蚀区域的光刻胶进行完全曝光并显影，使所述源漏金属层刻蚀区域的光刻胶被去除，钝化层通孔区域为不进行曝光的区域，对所述钝化层通孔区域之外的光刻胶进行半曝光并显影，使所述钝化层通孔区域之外的光刻胶厚度变薄；
对所述源漏金属层刻蚀区域的源漏金属层进行刻蚀，形成包括数据线、开关TFT源漏极和驱动TFT源漏极的图案，所述钝化层通孔区域位于所述驱动TFT的漏极处；
对所述源漏金属层刻蚀区域之外的光刻胶进行灰化，使所述源漏金属层刻蚀区域和钝化层通孔区域之外的光刻胶被去除，使所述钝化层通孔区域的光刻胶厚度变薄；
在包括所述钝化层通孔区域光刻胶的基板上沉积钝化层，剥离所述钝化层通孔区域的光刻胶，形成钝化层通孔。
具体地，在所述形成钝化层通孔之后，还包括：
在包括所述钝化层通孔的基板上形成透明电极，所述透明电极通过所述钝化层通孔与所述驱动TFT的漏极连接。
具体地，所述半曝光为半色调曝光或灰度色调曝光。
具体地，所述灰化为O2等离子体灰化。
本发明提供的阵列基板的制作方法，通过半曝光工艺使作为金属层掩模板的光刻胶在通孔区域保留，在沉积绝缘层之后，剥离通孔区域的光刻胶，此时通孔区域的绝缘层被同时剥离，因此无需单独的构图工艺来制作通孔，简化了绝缘层通孔的制作过程，避免了较多的曝光和干刻处理工序对器件均匀性和稳定性的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中一种阵列基板的制作方法流程图；
图2至图7为本发明实施例一中一种阵列基板的剖面示意图；
图8为本发明实施例二中一种阵列基板的制作方法流程图；
图9为本发明实施例三中一种阵列基板的制作方法流程图；
图10、11、13、14、15、16、18、19、20、22、23和24为本发明实施例三中一种阵列基板的剖面示意图；
图12、17、21和25为本发明实施例三中一种阵列基板的平面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
如图1所示，本实施例提供一种阵列基板的制作方法，包括：
步骤101、如图2所示，在基板上沉积金属层1；
步骤102、在包括上述金属层1的基板上涂布光刻胶2；
步骤103、如图3所示，对金属层刻蚀区域的光刻胶进行完全曝光并显影，使上述金属层刻蚀区域的光刻胶2被去除，绝缘层通孔区域为不进行曝光的区域，即绝缘层通孔区域的光刻胶2完全保留，对上述绝缘层通孔区域之外的光刻胶2进行半曝光并显影，使上述绝缘层通孔区域之外的光刻胶2厚度变薄；
步骤104、如图4所示，通过光刻胶2作为掩模板对上述金属层刻蚀区域的金属层1进行刻蚀，得到金属层图案；
步骤105、如图5所示，对上述金属层刻蚀区域之外的光刻胶进行灰化，使上述金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使上述绝缘层通孔区域的光刻胶2厚度变薄，由于在灰化之前绝缘层通孔区域的光刻胶2最厚，因此通过灰化可以方便地去除绝缘层通孔区域之外的光刻胶2，而仅保留绝缘层通孔区域的光刻胶2；
步骤106、如图6所示，在包括上述绝缘层通孔区域光刻胶的基板上沉积绝缘层3；
步骤107、如图7所示，剥离上述绝缘层通孔区域的光刻胶，由于之前绝缘层通孔区域的绝缘层覆盖在光刻胶上，因此在剥离光刻胶的过程中自然去除了绝缘层通孔区域的绝缘层，从而自然形成绝缘层通孔。
需要说明的是，上述的半曝光可以为半色调（Halftone）曝光或灰度色调（Graytone）曝光，用于通过限制曝光时的透过率来控制显影后光刻胶残留厚度。另外，上述灰化具体可以为O2等离子体灰化。
本实施例中阵列基板的制作方法，通过半曝光工艺使作为金属层掩模板的光刻胶在通孔区域保留，在沉积绝缘层之后，剥离通孔区域的光刻胶，此时通孔区域的绝缘层被同时剥离，因此无需单独的构图工艺来制作通孔，简化了绝缘层通孔的制作过程，避免了较多的曝光和干刻处理工序对器件均匀性和稳定性的影响。
实施例二
在实施例一的基础上，本实施例通过液晶显示器（Liquid Crystal Display，LCD）阵列基板的制作方法为例具体说明钝化层通孔的制作。
上述金属层在本实施例中为源漏金属层，上述绝缘层在本实施例中为钝化层，上述绝缘层通孔区域在本实施例中为钝化层通孔区域。
具体地，如图8所示，在上述步骤101之前，还包括：
步骤100、在基板上形成包括薄膜晶体管（Thin Film Transistor，TFT）的图案；
上述步骤101具体为步骤1011、在包括上述TFT图案的基板上沉积源漏金属层。
步骤102、在包括上述TFT图案的基板上沉积源漏金属层；
步骤103、对源漏金属层刻蚀区域的光刻胶进行完全曝光并显影，使上述源漏金属层刻蚀区域的光刻胶被去除，钝化层通孔区域为不进行曝光的区域，对上述钝化层通孔区域之外的光刻胶进行半曝光并显影，使上述钝化层通孔区域之外的光刻胶厚度变薄；
上述步骤104、对所述金属层刻蚀区域的金属层进行刻蚀的过程具体为：
步骤1041、对上述源漏金属层刻蚀区域的源漏金属层进行刻蚀，形成包括数据线和TFT源漏极的图案，上述钝化层通孔区域位于该TFT的漏极处；
步骤105、对上述源漏金属层刻蚀区域之外的光刻胶进行灰化，使上述源漏金属层刻蚀区域和钝化层通孔区域之外的光刻胶被去除，使上述钝化层通孔区域的光刻胶厚度变薄；
步骤106、在包括上述钝化层通孔区域光刻胶的基板上沉积绝缘层；
步骤107、剥离上述钝化层通孔区域的光刻胶，形成钝化层通孔
在上述步骤107之后，还包括：步骤108、在包括上述钝化层通孔的基板上形成透明电极，使上述透明电极通过上述钝化层通孔与该TFT的漏极连接。
需要说明的是，本实施例中阵列基板的制作方法也可以用于其他类型的显示器中钝化层通孔的制作，例如用于有机发光二极管（Organic Light-EmittingDiode，OLED）显示器中钝化层通孔的制作，区别仅在于形成的图案或结构不同，但是均包括需要刻蚀图案的源漏金属层和与其相邻的钝化层。
本实施例中阵列基板的制作方法，通过半曝光工艺使作为金属层掩模板的光刻胶在通孔区域保留，在沉积绝缘层之后，剥离通孔区域的光刻胶，此时通孔区域的绝缘层被同时剥离，因此无需单独的构图工艺来制作通孔，简化了绝缘层通孔的制作过程，避免了较多的曝光和干刻处理工序对器件均匀性和稳定性的影响。
实施例三
在实施例一的基础上，本实施例通过OLED显示器中阵列基板的制作方法为例具体说明栅极绝缘层通孔和钝化层通孔的制作。
实施例一中所述金属层在本实施例中为栅极金属层，所述绝缘层为栅极绝缘层。
如图9所示，本实施例中阵列基板的制作方法包括：
步骤201、如图10所示，在基板上沉积栅极金属层4；
步骤202、在包括上述栅极金属层4的基板上涂布光刻胶2；
步骤203、如图11和图12所示，对栅极金属层刻蚀区域的光刻胶2进行完全曝光并显影，使上述栅极金属层刻蚀区域的光刻胶2被去除，栅极绝缘层通孔区域51为不进行曝光的区域，对上述栅极绝缘层通孔区域51之外的光刻胶2进行半曝光并显影，使上述栅极绝缘层通孔区域51之外的光刻胶厚度变薄；
步骤204、如图13和图12所示，对上述栅极金属层刻蚀区域的栅极金属层4进行刻蚀，形成包括栅线6、开关TFT栅极71和驱动TFT栅极72的图案，栅极绝缘层通孔区域51位于驱动TFT的栅极72处；
步骤205、如图14和图12所示，对上述栅极金属层刻蚀区域之外的光刻胶2进行灰化，使上述栅极绝缘层通孔区域之外的光刻胶2被去除，即仅保留栅极绝缘层通孔区域51的光刻胶2，并使栅极绝缘层通孔区域51的光刻胶2厚度变薄；
步骤206、如图15所示，在包括栅极绝缘层通孔区域光刻胶2的基板上沉积栅极绝缘层8；
步骤207、如图16和图17所示，在包括上述栅极绝缘层的基板上形成有源层9；
形成有源层9的过程具体可以包括依次沉积有源层和光刻胶，对光刻胶进行曝光显影，对有源层进行刻蚀，最终形成位于开关TFT栅极和驱动TFT栅极处的有源层9，并且有源层9上留有光刻胶2。
步骤208、如图18和图17所示，剥离上述栅极绝缘层通孔区域51的光刻胶，形成绝缘层通孔，同时剥离上述有源层9上的光刻胶；
至此栅极绝缘层通孔的制作完成，以下步骤为钝化层通孔的制作过程。
步骤209、如图19所示，在包括上述绝缘层通孔的基板上沉积源漏金属层10，使上述开关TFT的漏极通过上述绝缘层通孔与上述驱动TFT的栅极连接；
步骤210、在包括源漏金属层10的基板上涂布光刻胶2；
步骤211、如图20和21所示，对源漏金属层刻蚀区域的光刻胶2进行完全曝光并显影，使上述源漏金属层刻蚀区域的光刻胶2被去除，钝化层通孔区域52为不进行曝光的区域，对上述钝化层通孔区域52之外的光刻胶2进行半曝光并显影，使上述钝化层通孔区域52之外的光刻胶厚度变薄；
步骤212、对上述源漏金属层刻蚀区域的源漏金属层10进行刻蚀，形成包括数据线11、固定电压线12（即驱动TFT的源极）、开关TFT源极13、开关TFT漏极14和驱动TFT漏极15的图案，钝化层通孔区域52位于驱动TFT的漏极15处；
步骤213、如图22所示，对上述源漏金属层刻蚀区域之外的光刻胶2进行灰化，使上述钝化层通孔区域之外的光刻胶2被去除，使上述钝化层通孔区域的光刻胶2厚度变薄；
步骤214、如图23所示，在包括钝化层通孔区域光刻胶2的基板上沉积钝化层16，
步骤215、如图24所示，剥离上述钝化层通孔区域的光刻胶，形成钝化层通孔；
步骤216、如图24和25所示，在包括上述钝化层通孔的基板上形成透明电极17，透明电极17通过上述钝化层通孔与上述驱动TFT的漏极连接。
需要说明的是，本实施例仅通过一种典型的包括开光TFT和驱动TFT的底栅型结构的OLED阵列基板为例具体说明阵列基板的制作过程，其他结构的OLED阵列基板也可以通过实施例一的方法进行制作。
本实施例中阵列基板的制作方法，通过半曝光工艺使作为金属层掩模板的光刻胶在通孔区域保留，在沉积绝缘层之后，剥离通孔区域的光刻胶，此时通孔区域的绝缘层被同时剥离，因此无需单独的构图工艺来制作通孔，简化了绝缘层通孔的制作过程，避免了较多的曝光和干刻处理工序对器件均匀性和稳定性的影响。
上述实施例二和实施例三仅以钝化层通孔和栅极绝缘层通孔的制作过程来说明本发明提供的阵列基板制作方法，该方法同样适用于阵列基板上其他类型的非金属层通孔制作。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上沉积金属层；
在包括所述金属层的基板上涂布光刻胶；
对金属层刻蚀区域的光刻胶进行完全曝光并显影，使所述金属层刻蚀区域的光刻胶被去除，绝缘层通孔区域为不进行曝光的区域，对所述绝缘层通孔区域之外的光刻胶进行半曝光并显影，使所述绝缘层通孔区域之外的光刻胶厚度变薄；
对所述金属层刻蚀区域的金属层进行刻蚀；
对所述金属层刻蚀区域之外的光刻胶进行灰化，使所述金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使所述绝缘层通孔区域的光刻胶厚度变薄；
在包括所述绝缘层通孔区域光刻胶的基板上沉积绝缘层；
剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述金属层为源漏金属层，所述绝缘层为钝化层，所述绝缘层通孔区域为钝化层通孔区域；
所述对所述金属层刻蚀区域的金属层进行刻蚀的过程为：
对所述源漏金属层刻蚀区域的源漏金属层进行刻蚀，形成包括数据线和TFT源漏极的图案，所述钝化层通孔区域位于所述TFT的漏极处；
在所述形成绝缘层通孔之后，还包括：
在包括所述绝缘层通孔的基板上形成透明电极，使所述透明电极通过所述绝缘层通孔与所述TFT的漏极连接。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述金属层为栅极金属层，所述绝缘层为栅极绝缘层；
所述对所述金属层刻蚀区域的金属层进行刻蚀的过程为：
对所述栅极金属层刻蚀区域的栅极金属层进行刻蚀，形成包括栅线、开关TFT栅极和驱动TFT栅极的图案，所述绝缘层通孔区域位于所述驱动TFT的栅极处；
在所述剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔的过程之前，还包括：
在包括所述绝缘层的基板上形成有源层；
在所述剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔的过程之后，还包括：
在包括所述绝缘层通孔的基板上沉积源漏金属层，使所述开关TFT的漏极通过所述绝缘层通孔与所述驱动TFT的栅极连接。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，
在所述包括所述绝缘层通孔的基板上沉积源漏金属层的过程之后，还包括：
在包括所述源漏金属层的基板上涂布光刻胶；
对源漏金属层刻蚀区域的光刻胶进行完全曝光并显影，使所述源漏金属层刻蚀区域的光刻胶被去除，钝化层通孔区域为不进行曝光的区域，对所述钝化层通孔区域之外的光刻胶进行半曝光并显影，使所述钝化层通孔区域之外的光刻胶厚度变薄；
对所述源漏金属层刻蚀区域的源漏金属层进行刻蚀，形成包括数据线、开关TFT源漏极和驱动TFT源漏极的图案，所述钝化层通孔区域位于所述驱动TFT的漏极处；
对所述源漏金属层刻蚀区域之外的光刻胶进行灰化，使所述源漏金属层刻蚀区域和钝化层通孔区域之外的光刻胶被去除，使所述钝化层通孔区域的光刻胶厚度变薄；
在包括所述钝化层通孔区域光刻胶的基板上沉积钝化层，剥离所述钝化层通孔区域的光刻胶，形成钝化层通孔。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，
在所述形成钝化层通孔之后，还包括：
在包括所述钝化层通孔的基板上形成透明电极，所述透明电极通过所述钝化层通孔与所述驱动TFT的漏极连接。
6.根据权利要求1至5中任意一项所述的阵列基板的制作方法，其特征在于，
所述半曝光为半色调曝光或灰度色调曝光。
7.根据权利要求1至5中任意一项所述的阵列基板的制作方法，其特征在于，
所述灰化为O2等离子体灰化。
CN201310542331.3A 2013-11-05 2013-11-05 阵列基板的制作方法 Active CN103560088B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310542331.3A CN103560088B (zh) 2013-11-05 2013-11-05 阵列基板的制作方法
US14/429,247 US9379146B2 (en) 2013-11-05 2014-07-18 Method for manufacturing array substrate and method for forming through hole
PCT/CN2014/082559 WO2015067069A1 (zh) 2013-11-05 2014-07-18 阵列基板的制作方法及通孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542331.3A CN103560088B (zh) 2013-11-05 2013-11-05 阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN103560088A true CN103560088A (zh) 2014-02-05
CN103560088B CN103560088B (zh) 2016-01-06

Family

ID=50014304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542331.3A Active CN103560088B (zh) 2013-11-05 2013-11-05 阵列基板的制作方法

Country Status (3)

Country Link
US (1) US9379146B2 (zh)
CN (1) CN103560088B (zh)
WO (1) WO2015067069A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015067069A1 (zh) * 2013-11-05 2015-05-14 京东方科技集团股份有限公司 阵列基板的制作方法及通孔的制作方法
CN105068373A (zh) * 2015-09-11 2015-11-18 武汉华星光电技术有限公司 Tft基板结构的制作方法
WO2016011685A1 (zh) * 2014-07-22 2016-01-28 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN107424909A (zh) * 2016-05-17 2017-12-01 三星显示有限公司 沉积用掩模的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387827A (zh) * 2007-09-14 2009-03-18 北京京东方光电科技有限公司 半色调掩模版及其制造方法
US20100117071A1 (en) * 2007-04-05 2010-05-13 Kazuyoshi Inoue Field-effect transistor, and process for producing field-effect transistor
US7772050B2 (en) * 2007-10-30 2010-08-10 Chunghwa Picture Tubes, Ltd. Method of manufacturing flat panel display
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102629586A (zh) * 2011-11-24 2012-08-08 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US7341880B2 (en) * 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes
CN101211118A (zh) 2006-12-25 2008-07-02 上海广电Nec液晶显示器有限公司 液晶显示装置制造方法以及在此方法中使用的掩模
KR101058461B1 (ko) 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
CN101847608B (zh) 2009-03-27 2015-06-17 北京京东方光电科技有限公司 阵列基板及制造方法
CN103560088B (zh) 2013-11-05 2016-01-06 京东方科技集团股份有限公司 阵列基板的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117071A1 (en) * 2007-04-05 2010-05-13 Kazuyoshi Inoue Field-effect transistor, and process for producing field-effect transistor
CN101387827A (zh) * 2007-09-14 2009-03-18 北京京东方光电科技有限公司 半色调掩模版及其制造方法
US7772050B2 (en) * 2007-10-30 2010-08-10 Chunghwa Picture Tubes, Ltd. Method of manufacturing flat panel display
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102629586A (zh) * 2011-11-24 2012-08-08 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015067069A1 (zh) * 2013-11-05 2015-05-14 京东方科技集团股份有限公司 阵列基板的制作方法及通孔的制作方法
US9379146B2 (en) 2013-11-05 2016-06-28 Boe Technology Group Co., Ltd. Method for manufacturing array substrate and method for forming through hole
WO2016011685A1 (zh) * 2014-07-22 2016-01-28 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
GB2542094A (en) * 2014-07-22 2017-03-08 Shenzhen China Star Optoelect Manufacturing method for coplanar oxide semiconductor TFT substrate
GB2542094B (en) * 2014-07-22 2019-07-31 Shenzhen China Star Optoelect Method for manufacturing coplanar oxide semiconductor TFT substrate
CN105068373A (zh) * 2015-09-11 2015-11-18 武汉华星光电技术有限公司 Tft基板结构的制作方法
CN105068373B (zh) * 2015-09-11 2019-05-31 武汉华星光电技术有限公司 Tft基板结构的制作方法
CN107424909A (zh) * 2016-05-17 2017-12-01 三星显示有限公司 沉积用掩模的制造方法
CN107424909B (zh) * 2016-05-17 2023-12-19 三星显示有限公司 沉积用掩模的制造方法

Also Published As

Publication number Publication date
US9379146B2 (en) 2016-06-28
WO2015067069A1 (zh) 2015-05-14
US20160013220A1 (en) 2016-01-14
CN103560088B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN103247659B (zh) 有机发光显示设备及其制造方法
CN103560088A (zh) 阵列基板的制作方法
CN103208491A (zh) 阵列基板及其制造方法、显示装置
CN104637874A (zh) 阵列基板及其制作方法
CN108231671A (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN101114657A (zh) 显示面板、掩模及其制造方法
CN101685229A (zh) 液晶显示器阵列基板的制造方法
CN102655155A (zh) 阵列基板及其制造方法和显示装置
CN102768990B (zh) 阵列基板及其制作方法、显示装置
CN102800630A (zh) 一种阵列基板及其制备方法和显示装置
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN102738007A (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN102629570A (zh) Ffs型薄膜晶体管液晶显示器阵列基板及制造方法
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
KR20050097560A (ko) 액정표시소자 및 그 제조방법
CN101661941A (zh) Tft-lcd阵列基板结构及其制备方法
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN101718950A (zh) 薄膜构图方法及制造液晶显示装置的方法
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN102629588A (zh) 阵列基板的制造方法
CN102723310A (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN108493197B (zh) 顶栅型阵列基板制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant