CN101718950A - 薄膜构图方法及制造液晶显示装置的方法 - Google Patents
薄膜构图方法及制造液晶显示装置的方法 Download PDFInfo
- Publication number
- CN101718950A CN101718950A CN200810223739A CN200810223739A CN101718950A CN 101718950 A CN101718950 A CN 101718950A CN 200810223739 A CN200810223739 A CN 200810223739A CN 200810223739 A CN200810223739 A CN 200810223739A CN 101718950 A CN101718950 A CN 101718950A
- Authority
- CN
- China
- Prior art keywords
- area
- photoresist
- zone
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000011248 coating agent Substances 0.000 claims abstract description 13
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 74
- 239000010409 thin film Substances 0.000 claims description 66
- 239000002184 metal Substances 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 238000000059 patterning Methods 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 23
- 238000004380 ashing Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 56
- 239000004065 semiconductor Substances 0.000 description 24
- 238000002161 passivation Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜构图方法及制造液晶显示装置的方法，该薄膜构图方法包括：步骤1，基板上沉积第一薄膜，并涂布光刻胶；步骤2，采用双调掩模板对光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域；步骤3，对第一薄膜进行过刻，在第三区域去除第一薄膜，并且在第一区域的周边形成过刻区域；步骤4，对光刻胶进行灰化，露出位于第二区域的第一薄膜；步骤5，沉积第二薄膜，在第二区域第一薄膜与第二薄膜接触；步骤6，剥离光刻胶，去除位于第一区域的第二薄膜，并且在第一区域的过刻区域露出基板。该薄膜构图方法采用了双调掩模板，通过剥离工艺和过刻工艺，形成薄膜重叠的区域和薄膜都被去除的区域。
Description
技术领域
本发明涉及薄膜构图方法及制造液晶显示装置的方法，特别涉及用一个掩模板形成具有两个不同图案的复合层结构的薄膜构图方法以及采用该薄膜构图方法的制造液晶显示装置的方法。
背景技术
微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、薄膜构图方法、材料制备、自动测试以及封装、组装等一系列专门的技术。随着微电子技术的发展，其应用领域逐步扩大到其他一些精密设备的制造过程，如液晶显示装置等。
一般来讲，在微电子技术中，通过溅射(sputtering)方法、化学气相沉积(Chemical Vapor Deposition，简称为CVD)法或者涂布(coating)方法形成薄膜，通过光刻(photolithograph)法在上述的薄膜上形成图案，并且通过重复上述两个步骤形成由多层薄膜构成的电子部件。
普通的光刻法包括：在一个薄膜上形成光刻胶(photoresist，简称为PR)；通过掩模板(mask)曝光和显影所述光刻胶，并在光刻胶上形成图案；根据所述光刻胶的图案蚀刻薄膜，并在所述薄膜上形成图案。
但是，在所述光刻工艺中所使用的掩模板的价格比较高，因此在制作电子部件时对制造成本的影响也比较大。为了降低制造成本，出现了采一个掩模板在2层薄膜上同时形成图案的薄膜构图方法，如采用双调掩模板(dualtone mask)的薄膜构图方法和采用剥离(lift off)工艺的薄膜构图方法。
采用双调掩模板的薄膜构图方法包括：依次沉积第一薄膜和第二薄膜；涂布光刻胶，并采用双调掩模板进行曝光和显影；蚀刻薄膜；对光刻胶进行灰化(ashing)；再次蚀刻薄膜；去除(strip)光刻胶。
采用剥离工艺的薄膜构图方法包括：沉积第一薄膜；涂布光刻胶，并采用掩模板进行曝光；蚀刻薄膜；沉积第二薄膜；采用剥离工艺去除光刻胶时，将位于光刻胶上的第二薄膜同时去掉。
其中，采用双调掩模板的薄膜构图方法，不能形成仅有第二薄膜的区域。
其中，采用剥离工艺的薄膜构图方法，不能形成第一薄膜和第二薄膜重叠的区域，并且也不能形成第一薄膜和第二薄膜被去除的区域。
发明内容
本发明的目的是提供一种薄膜构图方法，通过一个掩模板同时构图2个薄膜，采用双调掩模板、剥离工艺和过刻，能够形成两个薄膜重叠的区域、仅有一个薄膜的区域以及两个薄膜都被去除的区域。
为实现上述目的，本发明提供了一种薄膜构图方法，包括：
步骤1，在基板上沉积第一薄膜，并涂布光刻胶；
步骤2，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤3，对所述第一薄膜进行过刻，在所述第三区域去除所述第一薄膜，并且在所述第一区域的周边形成过刻区域；
步骤4，对光刻胶进行灰化，露出位于所述第二区域的所述第一薄膜；
步骤5，沉积第二薄膜，在所述第二区域所述第一薄膜与所述第二薄膜接触；
步骤6，剥离光刻胶，去除位于所述第一区域的第二薄膜，并且在所述第一区域的过刻区域露出所述基板。
其中，在所述步骤3中，与所述第二区域相邻的所述第一区域的周边区域形成由所述第一薄膜构成的图案。
其中，在所述步骤3中，与所述第三区域相邻的所述第一区域的周边区域露出所述基板。
其中，在所述步骤3中，通过湿蚀刻法，对所述第一薄膜进行过刻。
其中，在所述步骤3中，通过所述过刻，使所述第一薄膜具有3μm以上偏差。
为实现上述目的，本发明还提供了一种制造液晶显示装置的方法，包括：
步骤1，在基板上沉积公共电极透明导电层，并涂布光刻胶；
步骤2，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤3，对所述公共电极透明导电层进行过刻，在所述第三区域去除所述公共电极透明导电层，并且在所述第一区域的周边形成过刻区域；
步骤4，对光刻胶进行灰化，露出位于所述第二区域的所述公共电极透明导电层；
步骤5，沉积栅金属层，在所述第二区域所述公共电极透明导电层与所述栅金属层接触；
步骤6，剥离光刻胶，去除位于所述第一区域的栅金属层，并且在所述第一区域的过刻区域露出所述基板，从而形成了栅线、公共线以及与所述公共线接触的公共电极；
步骤7，经过步骤6的基板上形成包括源/漏电极金属层的薄膜晶体管；
步骤8，经过步骤7的基板上形成像素电极。
为实现上述目的，本发明还提供了一种制造液晶显示装置的方法，包括：
步骤1，在基板上形成栅线；
步骤2，在经过步骤1的基板上沉积源/漏电极金属层，并涂布光刻胶；
步骤3，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤4，对所述源/漏电极金属层进行过刻，在所述第三区域去除所述源/漏电极金属层，并且在所述第一区域的周边形成过刻区域；
步骤5，对光刻胶进行灰化，露出位于所述第二区域的所述源/漏电极金属层；
步骤6，沉积像素电极透明导电层，在所述第二区域所述源/漏电极金属层与所述像素电极透明导电层接触；
步骤7，剥离光刻胶，去除位于所述第一区域的像素电极透明导电层，并且在所述第一区域的过刻区域露出所述基板，从而形成了薄膜晶体管和像素电极；
步骤8，经过步骤7的基板上形成薄膜晶体管沟道和公共电极。
为实现上述目的，本发明还提供了一种制造液晶显示装置的方法，包括：
步骤1，在基板上形成栅线；
步骤2，在经过步骤1的基板上沉积源/漏电极金属层，并涂布光刻胶；
步骤3，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤4，对所述源/漏电极金属层进行过刻，在所述第三区域去除所述源/漏电极金属层，并且在所述第一区域的周边形成过刻区域；
步骤5，对光刻胶进行灰化，露出位于所述第二区域的所述源/漏电极金属层；
步骤6，沉积像素电极透明导电层，在所述第二区域所述源/漏电极金属层与所述像素电极透明导电层接触；
步骤7，剥离光刻胶，去除位于所述第一区域的像素电极透明导电层，并且在所述第一区域的过刻区域露出所述基板，从而形成了薄膜晶体管和像素电极；
步骤8，经过步骤7的基板上形成薄膜晶体管沟道。
本发明的薄膜构图方法，通过过刻在第一区域的中心区域形成由第一薄膜构成的图案，通过剥离工艺在第三区域的中心区域形成由第二薄膜构成的图案，并且在第二区域形成由第一薄膜和第二薄膜构成的图案，从而实现了具有两个不同图案的复合层结构。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明第一实施例的薄膜构图方法流程示意图；
图2a为本发明第一实施例中经过步骤102后的基板截面示意图；
图2b为本发明第一实施例中经过步骤103后的基板截面示意图；
图2c为本发明第一实施例中经过步骤105后的基板截面示意图；
图2d为本发明第一实施例中经过步骤106后的基板截面示意图；
图3a为本发明第二实施例中经过步骤202后的基板示意图；
图3b为本发明第二实施例中经过步骤203后的基板示意图；
图3c为本发明第二实施例中经过步骤204后的基板示意图；
图3d为本发明第二实施例中经过步骤205后的基板示意图；
图3e为本发明第二实施例中经过步骤206后的基板示意图；
图3f为本发明第二实施例中经过步骤207后的基板示意图；
图3g为本发明第二实施例中经过步骤209后的基板示意图；
图3h为本发明第二实施例中经过步骤210后的基板示意图；
图3i为本发明第二实施例中经过步骤211后的基板示意图；
图3j为本发明第二实施例中经过步骤212后的基板示意图；
图4a为本发明第三实施例中经过步骤301后的基板示意图；
图4b为本发明第三实施例中经过步骤302后的基板示意图；
图4c为本发明第三实施例中经过步骤303后的基板示意图；
图4d为本发明第三实施例中经过步骤304后的基板示意图；
图4e为本发明第三实施例中经过步骤305后的基板示意图；
图4f为本发明第三实施例中经过步骤306后的基板示意图；
图4g为本发明第三实施例中经过步骤308后的基板示意图；
图5a为本发明第四实施例中经过步骤401后的基板示意图；
图5b为本发明第四实施例中经过步骤402后的基板示意图；
图5c为本发明第四实施例中经过步骤403后的基板示意图；
图5d为本发明第四实施例中经过步骤404后的基板示意图；
图5e为本发明第四实施例中经过步骤405后的基板示意图；
图5f为本发明第四实施例中经过步骤406后的基板示意图；
图5g为本发明第四实施例中经过步骤407后的基板示意图；
图5h为本发明第四实施例中经过步骤408后的基板示意图；
图5i为本发明第四实施例中经过步骤409后的基板示意图；
图5j为本发明第四实施例中经过步骤410后的基板示意图。
附图标记说明
1-基板； 2-公共电极透明导电层； 3-栅金属层；
4-光刻胶； 5-栅绝缘层； 6-半导体层；
7-掺杂半导体层； 8-源/漏电极金属层； 9-钝化层；
10-像素电极透明导电层； 12-第一薄膜； 13-第二薄膜。
具体实施方式
实施例一
图1为本发明第一实施例的薄膜构图方法流程示意图。如图1所述，薄膜构图方法包括：
步骤101，在干净的基板上沉积第一薄膜，并且在沉积有所述第一薄膜的基板上涂布光刻胶。
步骤102，采用双调掩模板对所述光刻胶进行曝光，然后对所述光刻胶进行显影。根据所述光刻胶的厚度将基板表面分为三个区域，分别为：第一区域、第二区域和第三区域。其中，第一区域对应双调掩模板的非透射区域；第二区域对应双调掩模板的半透射区域；第三区域对应双调掩模板的透射区域。
图2a为本发明第一实施例中经过步骤102后的基板截面示意图。如图2a所示，对光刻胶进行曝光和显影后，位于第一区域的光刻胶比位于第二区域的光刻胶厚，第三区域没有光刻胶。
步骤103，采用湿蚀刻法，对所述第一薄膜进行过刻。
图2b为本发明第一实施例中经过步骤103后的基板截面示意图。如图2b所示，对光刻胶进行过刻后，在第三区域完全去除第一薄膜12，在第一区域和第二区域的周边去除部分第一薄膜12形成过刻区域，并形成由第一薄膜12构成的图案。在过刻过程中，将蚀刻偏差(bias)控制在3μm以上。
步骤104，对光刻胶进行灰化。此时，在第一区域依然残留部分光刻胶，在第二区域没有光刻胶，并露出位于第二区域的第一薄膜。
步骤105，沉积第二薄膜。
图2c为本发明第一实施例中经过步骤105后的基板截面示意图。如图2c所示，在经过步骤104的基板上沉积第二薄膜13后，在第二区域第一薄膜12与第二薄膜13接触。
步骤106，剥离光刻胶。
图2d为本发明第一实施例中经过步骤106后的基板截面示意图。如图2d所示，剥离光刻胶时，去除位于第一区域的第二薄膜13，并且在所述第一区域的过刻区域露出基板，并形成由第二薄膜13构成的图案。
本发明实施例一的薄膜构图方法，通过过刻在第一区域的中心区域形成由第一薄膜构成的图案，通过剥离工艺在第三区域的中心区域形成由第二薄膜构成的图案，并且在第二区域形成由第一薄膜和第二薄膜构成的图案，从而实现了具有两个不同图案的复合层结构。
相比现有的采用双调掩模板的薄膜构图方法，实施例一的薄膜构图方法在第三区域形成由第二薄膜构成的图案；相比现有的采用双调掩模板的薄膜构图方法，实施例一的薄膜构图方法在第二区域形成由第一薄膜和第二薄膜构成的图案，并且在过刻区域第一薄膜和第二薄膜被去除并露出基板。
在实施例一的步骤103中进行过刻时，位于与第三区域相邻的第一区域的周边区域的第一薄膜被蚀刻，并且通过后续的步骤，在与第三区域相邻的第一区域的周边区域露出基板表面；而位于与第二区域相邻的第一区域的周边区域的第一薄膜不被蚀刻，从而通过后续的步骤，在与第二区域相邻的第一区域的周边区域形成由第一薄膜构成的图案。
在实施例一的步骤103中，通过湿蚀刻法，进行蚀刻时，湿蚀刻的偏差大约在3μm，而在实施例一中需要将这个偏差控制在3μm以上。
在实施例一中，基板可以根据薄膜构图方法具体应用的领域，可以使用玻璃基板或石英基板。
实施例二
本发明第二实施例的液晶显示装置的制造方法利用了本发明第一实施例的薄膜构图方法，该液晶显示装置的制造方法包括：形成栅线和公共电极的步骤，形成数据线和薄膜晶体管的步骤和形成像素电极的步骤。
其中，形成栅线和公共电极的步骤包括：
步骤201，在干净透明的基板上沉积公共电极透明导电层，然后在沉积有公共电极透明导电层的基板表面均匀地涂布光刻胶，使得光刻胶覆盖整个透明导电层。
步骤202，采用双调掩模板对基板表面的光刻胶进行曝光显影。根据透射率，双调掩模板分为透射区域、半透射区域和非透射区域。根据半透射区域的实现方式，双调掩模板分为灰调掩模板(gray tone mask)和半调掩模板(halftone mask)。
图3a为本发明第二实施例中经过步骤202后的基板示意图。如图3a所示，对光刻胶进行曝光和显影后，在显示区域上残留光刻胶4，并且在栅线和公共线之间的隔离区域上残留光刻胶4，而在栅线区域和公共线区域上没有光刻胶4。其中，位于公共电极的连接部分的光刻胶4比较薄，而其他区域的光刻胶4比较厚。
步骤203，对未被光刻胶覆盖的透明导电层进行过刻(over etch)，即未被光刻胶覆盖的透明导电层蚀刻完毕之后继续进行蚀刻。
图3b为本发明第二实施例中经过步骤203后的基板示意图。如图3b所示，对光刻胶4进行过刻后，在栅线区域和公共线区域去除公共电极透明导电层2，并且在显示区域和隔离区域的周边形成过刻区域。进行过刻时，将蚀刻偏差控制在3μm以上。
步骤204，对光刻胶进行灰化。
图3c为本发明第二实施例中经过步骤204后的基板示意图。如图3c所示，对光刻胶4进行灰化后，公共电极和隔离区域仍然残留光刻胶4，而在公共电极的连接部露出公共电极透明导电层2。
步骤205，对光刻胶进行灰化之后，在整个基板表面沉积栅金属层。
图3d为本发明第二实施例中经过步骤205后的基板示意图。如图3d所示，沉积栅金属层3后，在公共电极的连接部栅金属层3和公共电极透明导电层2接触。
步骤206，剥离残留的光刻胶。
图3e为本发明第二实施例中经过步骤206后的基板示意图。如图3e所示，剥离残留的光刻胶时，位于光刻胶上面的栅金属层3同时被去除，从而形成与公共电极电连接的公共线以及栅线。此时，栅线和公共线之间通过隔离区域相互绝缘。
其中，形成数据线和薄膜晶体管的步骤包括：
步骤207，经过步骤206的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层、源/漏电极金属层，然后均匀地涂布光刻胶。用一个双调掩模板对光刻胶进行曝光和显影。
图3f为本发明第二实施例中经过步骤207后的基板示意图。如图3f所示，对光刻胶4进行曝光和显影后，在数据线区域和薄膜晶体管区域残留光刻胶4，并且位于薄膜晶体管沟道区域的光刻胶4比较薄，位于其他区域的光刻胶4比较厚。
步骤208，依次对源/漏电极金属层、掺杂半导体层和半导体层进行蚀刻。此时，形成硅岛和数据线。
步骤209，对光刻胶进行灰化后，露出薄膜晶体管沟道区域。依次对源/漏电极金属层、掺杂半导体层和部分半导体层进行蚀刻，并去除光刻胶。
图3g为本发明第二实施例中经过步骤209后的基板示意图。如图3g所示，经过步骤209后，在薄膜晶体管沟道区域露出半导体层6，形成了薄膜晶体管、漏电极、与数据线电连接的原电极。
其中，形成像素电极的步骤包括：
步骤210，经过步骤209的基板上沉积钝化层，然后在钝化层上均匀地涂布光刻胶。采用一个双调掩模板对光刻胶进行曝光和显影。
图3h为本发明第二实施例中经过步骤210后的基板示意图。如图3h所示，经过步骤210后，漏电极的过孔区域露出钝化层，在其他区域残留光刻胶4。其中位于显示区域的光刻胶4比较薄，而位于其他区域的光刻胶4比较厚。
步骤211，对钝化层进行蚀刻，形成过孔，并在过孔区域露出源/漏电极金属层。然后，对光刻胶进行灰化。
图3i为本发明第二实施例中经过步骤211后的基板示意图。如图3i所示，经过步骤211后，进一步露出位于显示区域的钝化层9。
步骤212，经过步骤211的基板上继续沉积像素电极透明导电层，并剥离残留的光刻胶。
图3j为本发明第二实施例中经过步骤212后的基板示意图。如图3j所示，剥离光刻胶时，位于光刻胶上面的像素电极透明导电层10同时被去除，从而形成了通过过孔与漏电极电连接的像素电极。
实施例二为利用实施例一的薄膜构图方法的制作液晶显示装置阵列基板的方法，并且通过实施例一的构图方法形成了栅线和公共电极，从而完成了阵列基板的制作。
实施例二制作的阵列基板为扭曲向列型液晶显示装置的阵列基板。进一步地，在形成像素的电极的步骤中形成具有缝隙的像素电极，则可以制作边缘场切换型液晶显示装置的阵列基板。
进一步地，在形成栅线和公共电极的步骤中，在显示区域的一部分区域形成公共电极透明导电层，而在显示区域的另一部分区域形成栅金属层，则可以制作半透过式液晶显示装置的阵列基板。为了提高反射率可以在步骤205中沉积反射率较大的栅金属层，如铝。最好能使用反射率大于30％的金属材料。
实施例三
本发明第三实施例的液晶显示装置的制造方法利用了本发明第一实施例的薄膜构图方法，该液晶显示装置的制造方法包括：形成栅线的步骤，形成数据线和像素电极的步骤和形成薄膜晶体管的步骤。
其中，形成栅线的步骤包括：
步骤301，在干净透明的基板上沉积栅金属层，均匀地涂布光刻胶，并采用单调掩模板(full tone mask)对光刻胶进行曝光和显影。此时，仅在栅线区域残留光刻胶。然后，对露出的栅金属层进行蚀刻，形成栅线。最后去除残留的光刻胶。
图4a为本发明第三实施例中经过步骤301后的基板示意图。如图4a所示，在基板的栅线区域形成了栅线。
其中，形成数据线和像素电极的步骤包括：
步骤302，经过步骤301的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层、源/漏电极金属层，并均匀地涂布光刻胶。然后采用一个双调掩模板进行曝光和显影。
图4b为本发明第三实施例中经过步骤302后的基板示意图。如图4b所示，对光刻胶4进行曝光和显影后，数据线、源/漏电极和薄膜晶体管沟道上残留光刻胶4，并且位于漏电极的连接部的光刻胶4比较薄。
步骤303，对源/漏电极金属层进行过刻，然后依次对掺杂半导体层和半导体层进行蚀刻。
图4c为本发明第三实施例中经过步骤303后的基板示意图。如图4c所示，经过步骤303后，形成了数据线。此时，在光刻胶4的下方形成过刻区域。
步骤304，对光刻胶进行灰化后，沉积像素电极透明导电层。
图4d为本发明第三实施例中经过步骤304后的基板示意图。如图4d所示，对光刻胶4进行灰化后，露出漏电极的连接部。沉积像素电极透明导电层10后，在漏电极连接部像素电极透明导电层10与源/漏电极金属层8接触。
步骤305，剥离残留的光刻胶。
图4e为本发明第三实施例中经过步骤305后的基板示意图。如图4e所示，剥离光刻胶时，位于光刻胶上面的像素电极透明导电层10同时被去除，并且在过刻区域露出栅绝缘层5，从而形成了与漏电极电连接的像素电极。
其中，形成薄膜晶体管的步骤包括：
步骤306，经过步骤305的基板上均匀地涂布光刻胶。然后采用一个单调掩模板进行曝光和显影。
图4f为本发明第三实施例中经过步骤306后的基板示意图。如图4f所示，对光刻胶4进行曝光和显影后，薄膜晶体管沟道区域露出源/漏电极金属层8，而其他区域均被光刻胶覆盖。
步骤307，依次对源/漏电极金属层、掺杂半导体层和部分半导体层进行蚀刻，形成薄膜晶体管沟道。
步骤308，经过步骤307的基板上继续沉积钝化层，并剥离残留的光刻胶。
图4g为本发明第三实施例中经过步骤308后的基板示意图。如图4g所示，剥离光刻胶4时，位于光刻胶4上面的钝化层9同时被去除。剥离光刻胶后，形成了在薄膜晶体管沟道区域形成了钝化层9。
实施例三为利用实施例一的薄膜构图方法的制作液晶显示装置阵列基板的方法，并且通过实施例一的构图方法形成了数据线和像素电极，从而完成了阵列基板的制作。
实施例三制作的阵列基板为扭曲向列型液晶显示装置的阵列基板。进一步地，形成栅线时在显示区域形成公共电极，而形成像素电极时形成具有缝隙的像素电极，则可以制作边缘场切换型液晶显示装置的阵列基板。
进一步地，在形成栅线的步骤中，在显示区域的一部分区域形成栅金属层，则可以制作半透过式液晶显示装置的阵列基板。为了提高反射率可以在步骤301中沉积反射率较大的栅金属层，如铝。最好能使用反射率大于30％的金属材料。
实施例四
本发明第四实施例的液晶显示装置的制造方法利用了本发明第一实施例的薄膜构图方法，该液晶显示装置的制造方法包括：形成栅线的步骤，形成数据线和像素电极的步骤以及形成薄膜晶体管和公共电极的步骤。
其中，形成栅线的步骤包括：
步骤401，在干净透明的基板上沉积栅金属层，均匀地涂布光刻胶，并采用单调掩模板(full tone mask)对光刻胶进行曝光和显影。此时，仅在栅线区域残留光刻胶。然后，对露出的栅金属层进行蚀刻，形成栅线。最后去除残留的光刻胶。
图5a为本发明第四实施例中经过步骤401后的基板示意图。如图5a所示，经过步骤401后，在基板的栅线区域形成了栅线。
其中，形成数据线和像素电极的步骤包括：
步骤402，经过步骤401的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层、源/漏电极金属层，并均匀地涂布光刻胶。然后采用一个双调掩模板进行曝光和显影。
图5b为本发明第四实施例中经过步骤402后的基板示意图。如图5b所示，对光刻胶4进行曝光和显影后，数据线、源/漏电极和薄膜晶体管沟道上残留光刻胶4，并且位于漏电极的连接部的光刻胶4比较薄。
步骤403，对源/漏电极金属层进行过刻，然后依次对掺杂半导体层和半导体层进行蚀刻。
图5c为本发明第四实施例中经过步骤403后的基板示意图。如图5c所示，经过步骤403后，形成了数据线。此时，在光刻胶4的下方形成过刻区域。
步骤404，对光刻胶进行灰化后，沉积像素电极透明导电层。
图5d为本发明第四实施例中经过步骤404后的基板示意图。如图5d所示，对光刻胶4进行灰化后，露出漏电极的连接部。沉积像素电极透明导电层10后，在漏电极连接部像素电极透明导电层10与源/漏电极金属层8接触。
步骤405，剥离残留的光刻胶。
图5e为本发明第四实施例中经过步骤405后的基板示意图。如图5e所示，剥离光刻胶时，位于光刻胶上面的像素电极透明导电层10同时被去除，并且在过刻区域露出栅绝缘层5，从而形成了与漏电极电连接的像素电极。
其中，形成薄膜晶体管和公共电极的步骤包括：
步骤406，经过步骤405的基板上依次沉积钝化层和公共电极透明导电层，并均匀地涂布光刻胶。然后采用一个双调掩模板进行曝光和显影。
图5f为本发明第四实施例中经过步骤406后的基板示意图。如图5f所示，对光刻胶4进行曝光和显影后，薄膜晶体管区域露出公共电极透明导电层2。并且在显示区域缝隙区域之间的光刻胶4比较薄，而其他区域的光刻胶4比较厚。
步骤407，依次对公共电极透明导电层、钝化层、掺杂半导体层和部分半导体层进行蚀刻。
图5g为本发明第四实施例中经过步骤407后的基板示意图。如图5g所示，依次对公共电极透明导电层2、钝化层9、掺杂半导体层7和部分半导体层6进行蚀刻后，在薄膜晶体管的沟道区域露出半导体层6，从而形成了薄膜晶体管沟道。
步骤408，对光刻胶进行灰化。
图5h为本发明第四实施例中经过步骤408后的基板示意图。如图5h所示，对光刻胶进行灰化后，露出缝隙区域的公共电极透明导电层2。
步骤409，对未被光刻胶覆盖的公共电极透明导电层进行蚀刻。
图5i为本发明第四实施例中经过步骤409后的基板示意图。如图5i所示，对公共电极透明导电层2进行蚀刻后，形成具有缝隙的公共电极。
步骤410，去除残留的光刻胶。
图5j为本发明第四实施例中经过步骤410后的基板示意图。如图5j所示，经过步骤410后，公共电极上的光刻胶被去除。从而完成了液晶显示装置的阵列基板的制作。
实施例四制作了边缘场切换型液晶显示装置的阵列基板。其中，像素电极为板状电极，公共电极为缝隙电极，从而通过位于上方的具有缝隙的公共电极形成了水平电场，并实现了边缘场切换型液晶显示装置的阵列基板。
进一步地，在形成栅线的步骤中，在显示区域的一部分区域形成栅金属层，则可以制作半透过式液晶显示装置的阵列基板。为了提高反射率可以在步骤401中沉积反射率较大的栅金属层，如铝。最好能使用反射率大于30％的金属材料。
本领域技术人员应当理解：实施例一的薄膜构图方法不仅可以应用于形成栅线和公共电极的步骤，而且还可以应用于形成数据线和像素电极的步骤，并且可以在这两个步骤里同时使用本实施例一的薄膜构图方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种薄膜构图方法，其特征在于，包括：
步骤1，在基板上沉积第一薄膜，并涂布光刻胶；
步骤2，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤3，对所述第一薄膜进行过刻，在所述第三区域去除所述第一薄膜，并且在所述第一区域的周边形成过刻区域；
步骤4，对光刻胶进行灰化，露出位于所述第二区域的所述第一薄膜；
步骤5，沉积第二薄膜，在所述第二区域所述第一薄膜与所述第二薄膜接触；
步骤6，剥离光刻胶，去除位于所述第一区域的第二薄膜，并且在所述第一区域的过刻区域露出所述基板。
2.根据权利要求1所述的薄膜构图方法，其特征在于，
在所述步骤3中，与所述第二区域相邻的所述第一区域的周边区域形成由所述第一薄膜构成的图案。
3.根据权利要求1所述的薄膜构图方法，其特征在于，
在所述步骤3中，与所述第三区域相邻的所述第一区域的周边区域露出所述基板。
4.根据权利要求1所述的薄膜构图方法，其特征在于，在所述步骤3中，通过湿蚀刻法，对所述第一薄膜进行过刻。
5.根据权利要求4所述的薄膜构图方法，其特征在于，在所述步骤3中，通过所述过刻，使所述第一薄膜具有3μm以上偏差。
6.一种制造液晶显示装置的方法，其特征在于，包括：
步骤1，在基板上沉积公共电极透明导电层，并涂布光刻胶；
步骤2，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤3，对所述公共电极透明导电层进行过刻，在所述第三区域去除所述公共电极透明导电层，并且在所述第一区域的周边形成过刻区域；
步骤4，对光刻胶进行灰化，露出位于所述第二区域的所述公共电极透明导电层；
步骤5，沉积栅金属层，在所述第二区域所述公共电极透明导电层与所述栅金属层接触；
步骤6，剥离光刻胶，去除位于所述第一区域的栅金属层，并且在所述第一区域的过刻区域露出所述基板，从而形成了栅线、公共线以及与所述公共线接触的公共电极；
步骤7，经过步骤6的基板上形成包括源/漏电极金属层的薄膜晶体管；
步骤8，经过步骤7的基板上形成像素电极。
7.一种制造液晶显示装置的方法，其特征在于，包括：
步骤1，在基板上形成栅线；
步骤2，在经过步骤1的基板上沉积源/漏电极金属层，并涂布光刻胶；
步骤3，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤4，对所述源/漏电极金属层进行过刻，在所述第三区域去除所述源/漏电极金属层，并且在所述第一区域的周边形成过刻区域；
步骤5，对光刻胶进行灰化，露出位于所述第二区域的所述源/漏电极金属层；
步骤6，沉积像素电极透明导电层，在所述第二区域所述源/漏电极金属层与所述像素电极透明导电层接触；
步骤7，剥离光刻胶，去除位于所述第一区域的像素电极透明导电层，并且在所述第一区域的过刻区域露出所述基板，从而形成了薄膜晶体管和像素电极；
步骤8，经过步骤7的基板上形成薄膜晶体管沟道和公共电极。
8.一种制造液晶显示装置的方法，其特征在于，包括：
步骤1，在基板上形成栅线；
步骤2，在经过步骤1的基板上沉积源/漏电极金属层，并涂布光刻胶；
步骤3，采用双调掩模板对所述光刻胶进行曝光和显影后，形成第一区域、第二区域和第三区域，所述第一区域的光刻胶比所述第二区域的光刻胶厚，所述第三区域没有光刻胶；
步骤4，对所述源/漏电极金属层进行过刻，在所述第三区域去除所述源/漏电极金属层，并且在所述第一区域的周边形成过刻区域；
步骤5，对光刻胶进行灰化，露出位于所述第二区域的所述源/漏电极金属层；
步骤6，沉积像素电极透明导电层，在所述第二区域所述源/漏电极金属层与所述像素电极透明导电层接触；
步骤7，剥离光刻胶，去除位于所述第一区域的像素电极透明导电层，并且在所述第一区域的过刻区域露出所述基板，从而形成了薄膜晶体管和像素电极；
步骤8，经过步骤7的基板上形成薄膜晶体管沟道。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102237393A CN101718950B (zh) | 2008-10-09 | 2008-10-09 | 薄膜构图方法及制造液晶显示装置的方法 |
| US12/571,694 US8178374B2 (en) | 2008-10-09 | 2009-10-01 | Thin film patterning method and method for manufacturing a liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102237393A CN101718950B (zh) | 2008-10-09 | 2008-10-09 | 薄膜构图方法及制造液晶显示装置的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101718950A true CN101718950A (zh) | 2010-06-02 |
| CN101718950B CN101718950B (zh) | 2011-12-28 |
Family
ID=42099224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102237393A Active CN101718950B (zh) | 2008-10-09 | 2008-10-09 | 薄膜构图方法及制造液晶显示装置的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8178374B2 (zh) |
| CN (1) | CN101718950B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110074663A1 (en) * | 2009-09-25 | 2011-03-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| CN102931139A (zh) * | 2012-11-05 | 2013-02-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN111206245A (zh) * | 2020-02-17 | 2020-05-29 | 江苏友润微电子有限公司 | 一种柔性湿度传感器用镍铬-铝电极图形制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456620B (zh) * | 2010-10-22 | 2015-04-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN102779783B (zh) | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
| CN103236440B (zh) * | 2013-04-12 | 2016-02-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| CN106847704B (zh) * | 2017-02-09 | 2020-05-01 | 京东方科技集团股份有限公司 | 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 |
| US10720454B2 (en) * | 2018-06-05 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method for array substrate and liquid crystal display device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161856B1 (ko) * | 1995-09-25 | 1999-01-15 | 문정환 | 위상 반전 마스크의 제조방법 |
| JP4373082B2 (ja) * | 2001-12-28 | 2009-11-25 | 富士通株式会社 | アルカリ可溶性シロキサン重合体、ポジ型レジスト組成物、レジストパターン及びその製造方法、並びに、電子回路装置及びその製造方法 |
| GB0229699D0 (en) * | 2002-12-19 | 2003-01-29 | Koninkl Philips Electronics Nv | Liquid crystal displays |
| KR100789090B1 (ko) * | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| JP4549911B2 (ja) * | 2004-03-31 | 2010-09-22 | 東京応化工業株式会社 | リフトオフ用ポジ型レジスト組成物 |
| KR101085142B1 (ko) * | 2004-12-24 | 2011-11-21 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101085138B1 (ko) * | 2004-12-24 | 2011-11-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| TWI319911B (en) * | 2005-08-11 | 2010-01-21 | Liquid crystal display device and manufacturing method thereof | |
| TWI316732B (en) * | 2005-09-09 | 2009-11-01 | Au Optronics Corp | Mask and manufacturing method thereof |
| KR100846974B1 (ko) * | 2006-06-23 | 2008-07-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 |
| CN100587571C (zh) * | 2006-09-22 | 2010-02-03 | 北京京东方光电科技有限公司 | 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法 |
| CN100582899C (zh) * | 2006-09-22 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种彩色滤光层在薄膜晶体管之上的液晶显示器件及其制造方法 |
| KR101421166B1 (ko) * | 2007-03-02 | 2014-07-18 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| TWI352235B (en) * | 2007-09-05 | 2011-11-11 | Au Optronics Corp | Method for manufacturing pixel structure |
-
2008
- 2008-10-09 CN CN2008102237393A patent/CN101718950B/zh active Active
-
2009
- 2009-10-01 US US12/571,694 patent/US8178374B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110074663A1 (en) * | 2009-09-25 | 2011-03-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| US9431436B2 (en) * | 2009-09-25 | 2016-08-30 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| CN102931139A (zh) * | 2012-11-05 | 2013-02-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN102931139B (zh) * | 2012-11-05 | 2015-07-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN111206245A (zh) * | 2020-02-17 | 2020-05-29 | 江苏友润微电子有限公司 | 一种柔性湿度传感器用镍铬-铝电极图形制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8178374B2 (en) | 2012-05-15 |
| CN101718950B (zh) | 2011-12-28 |
| US20100093122A1 (en) | 2010-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101718950B (zh) | 薄膜构图方法及制造液晶显示装置的方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN101894807B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101630640B (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN101114657B (zh) | 显示面板、掩模及其制造方法 | |
| CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| JP2007318144A (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| CN105957867B (zh) | 阵列基板母板及其制作方法、显示装置 | |
| KR20080012810A (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN102012590B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN104576542A (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20070066070A (ko) | 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법 | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103107133A (zh) | 阵列基板及其制造方法和显示装置 | |
| JP2004046144A (ja) | 液晶表示素子の製造方法 | |
| CN103500730A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN101840922A (zh) | 阵列基板及制造方法 | |
| CN102768990A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101661941A (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| CN102683341B (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
| CN101661908B (zh) | 水平电场型半透过式液晶显示装置的阵列基板制造方法 | |
| CN103280428B (zh) | Tft-lcd阵列面板结构及其制造方法 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN101963726A (zh) | Ffs型tft-lcd阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141210 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141210 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141210 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20201124 Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |