CN102738007A - 一种薄膜晶体管的制造方法及阵列基板的制造方法 - Google Patents

一种薄膜晶体管的制造方法及阵列基板的制造方法 Download PDF

Info

Publication number
CN102738007A
CN102738007A CN2012102286911A CN201210228691A CN102738007A CN 102738007 A CN102738007 A CN 102738007A CN 2012102286911 A CN2012102286911 A CN 2012102286911A CN 201210228691 A CN201210228691 A CN 201210228691A CN 102738007 A CN102738007 A CN 102738007A
Authority
CN
China
Prior art keywords
photoresist
source
semiconductor layer
grid
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102286911A
Other languages
English (en)
Other versions
CN102738007B (zh
Inventor
高涛
宁策
于航
张方振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210228691.1A priority Critical patent/CN102738007B/zh
Publication of CN102738007A publication Critical patent/CN102738007A/zh
Priority to US14/126,000 priority patent/US20140273362A1/en
Priority to PCT/CN2012/086608 priority patent/WO2014005404A1/zh
Application granted granted Critical
Publication of CN102738007B publication Critical patent/CN102738007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供的一种薄膜晶体管的制造方法及阵列基板的制造方法，涉及液晶面板制造领域，能够使源/漏极和栅极之间对位精确。所述薄膜晶体管的制造方法包括：在透明基板上形成栅极；在形成有所述栅极的基板上形成栅绝缘层；在所述栅绝缘层上制作透明的半导体薄膜，并通过构图工艺形成半导体层，且保留位于所述半导体层上方的光刻胶；从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶；在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源极、漏极。本发明实施例用于制造包含有薄膜晶体管的产品或器件。

Description

一种薄膜晶体管的制造方法及阵列基板的制造方法
技术领域
本发明涉及液晶面板制造领域，尤其涉及一种薄膜晶体管的制造方法及阵列基板的制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)，具有体积小、功耗低、无辐射等优点，在当前的平板显示器市场中占据了主导地位。
现有技术制造TFT-LCD的方法中，薄膜晶体管的源极和漏极是用表面各个角上的对位标记来全面对准的，这样的对位方法对位精度不高，会造成栅极与源极、栅极与漏极之间有对位偏移，从而造成源/漏极与栅极之间的电容不均，进而导致液晶显示器色度不均，影响产品质量。
发明内容
本发明的实施例提供一种薄膜晶体管的制造方法及阵列基板的制造方法，用以使源/漏极和栅极之间对位精确，从而提高产品质量。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管的制造方法，包括：
在透明基板上形成栅极；
在形成有所述栅极的基板上形成栅绝缘层；
在所述栅绝缘层上制作透明的半导体薄膜，并通过构图工艺形成半导体层，且保留位于所述半导体层上方的光刻胶；
从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶；
在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源极、漏极。
另一方面，提供一种阵列基板的制造方法，包括：
在透明基板上形成栅金属层；所述栅金属层包括：栅线和薄膜晶体管的栅极；
在形成有所述栅金属层的基板上形成栅绝缘层；
在所述栅绝缘层上制作透明的半导体薄膜，并通过构图工艺形成半导体层，且保留位于所述半导体层上方的光刻胶；
从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成至少与所述栅极相应的沟道位光刻胶；
在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源漏金属层；所述源漏金属层包括：数据线和薄膜晶体管的源极、漏极。
本发明实施例提供的薄膜晶体管的制造方法和阵列基板的制造方法，从透明基板的一侧以栅极作为掩膜板进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶，并在之后通过剥离工艺去除掉沟道位光刻胶及其上方的源漏金属薄膜，从而形成与栅极对位精准的源极、漏极，进而可以提高产品质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1～图6为本发明实施例提供的一种薄膜晶体管的制造方法过程中的结构示意图；
图7～图10为本发明实施例提供的另一种薄膜晶体管的制造方法过程中的结构示意图；
图11～图13为本发明实施例提供的一种阵列基板的制造方法过程中的结构示意图；
图14～图18为本发明实施例提供的另一种阵列基板的制造方法过程中的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1-图6，本发明实施例提供的薄膜晶体管的制造方法，包括以下步骤：
S11、如图1所示，在透明基板001上形成栅极11。
示例性的，可以在透明基板上采用磁控溅射设备沉积栅金属薄膜，并利用构图工艺形成栅极。其中，该栅金属薄膜的材料可以是钼、铝、铜或者钨等金属，或者该栅金属薄膜还可以是钼、铝、铜或者钨等金属的复合膜层。
S12、在形成有所述栅极的基板上形成图2中的栅绝缘层002。
示例性的，可以用等离子体增强化学气相沉积设备沉积厚度为
Figure BDA00001843034100031
的栅绝缘层，该栅绝缘层的材料可以是SiNx、SiOx，该等离子体增强化学气相沉积设备中对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2、Cl2、NH3、N2的混合气体。
S13、在所述栅绝缘层002上制作透明的半导体薄膜，并通过构图工艺形成半导体层003，且保留位于所述半导体层003上方的光刻胶20a，如图2所示。
其中，在本发明所有实施例中半导体薄膜是指覆盖整个基板的半导体材料的膜层；半导体层是指半导体薄膜经构图工艺后所形成的图形，半导体层也称为有源层。
步骤S13具体可以为：在栅绝缘层002上制作透明的半导体薄膜，在该半导体薄膜上涂覆光刻胶，利用掩膜板曝光处理，显影后留下对应于半导体层图形区域的光刻胶，刻蚀掉未被光刻胶覆盖的半导体薄膜，形成半导体层003；但需要注意的是，在此步骤中无需剥离半导体层图形区域的光刻胶。
需要说明的是，如图2所示，通常半导体层图形区域大于栅极图形区域，也可以说，栅极图形区域包含在半导体层图形区域中。
S14、从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶20a进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶20b，如图3所示。
从透明基板一侧进行曝光，在图示中应为光射入方向为自下而上的曝光；这样可以将栅极作为掩膜板的图案，而不需要额外使用掩膜板。在进行显影处理后，可以形成与栅极轮廓形状一致的沟道位光刻胶。
S15、在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源极、漏极。
示例性的，如图4所示，在带有所述沟道位光刻胶的基板上沉积一层厚度为
Figure BDA00001843034100041
的源漏金属薄膜101，该源漏金属薄膜101的材料可以为钼、铝、铜或者钨等金属，或者该源漏金属薄膜101是上述至少两种金属的复合膜层。如图5所示，在剥离沟道位光刻胶20b时，由于该部分是突出于其他表面的，所以本领域技术人员可以通过光刻胶剥离技术很容易的将所述沟道位光刻胶20b剥离，并且在剥离沟道位光刻胶的同时，附着在所述沟道位光刻胶上的部分源漏金属薄膜也会同时去除，这样，显而易见的可以得到与栅极正对准的沟道。如图6所示，将留下的源漏金属薄膜部分通过构图工艺形成源极12、漏极13。
下面，提供两种包含有掺杂半导体图形的薄膜晶体管的制造方法，且该制造方法基于上述制造方法的步骤，下面只是针对与上述方法的不同之处进行介绍。第一种薄膜晶体管中的掺杂半导体图形轮廓为半导体层的图形轮廓除去沟道的图形轮廓剩下的图形轮廓；第二种薄膜晶体管中的掺杂半导体图形与源极、漏极的图形一致。
首先说明的是，在本发明所有实施例中掺杂半导体薄膜是指覆盖整个基板的掺杂半导体材料的膜层；掺杂半导体层是指将掺杂半导体薄膜通过构图工艺，所形成的位于半导体图形区域的图形；掺杂半导体图形是指在薄膜晶体管或阵列基板中由掺杂半导体薄膜所最终形成图形。
参考图7-图10，第一种包含有掺杂半导体图形的薄膜晶体管的制造方法与上述制造方法的不同之处在于：
(1)在进行上述步骤S13的过程中，在所述制作透明的半导体薄膜之后，且在所述通过构图工艺形成半导体层之前，还包括：在所述半导体薄膜上制作掺杂半导体薄膜；并且，在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层，所述半导体层和所述掺杂半导体层的形状一致。
也就是说，上述S13包括：
S131、在所述栅绝缘层上制作透明的半导体薄膜，并在所述半导体薄膜上制作掺杂半导体薄膜；
示例性的，用等离子体增强化学气相沉积设备沉积厚度为
Figure BDA00001843034100052
的半导体薄膜，其中，在沉积半导体薄膜时，等离子体增强化学气相沉积设备的反应气体为SiH4、H2的混合气体或者SiH2Cl2、H2的混合气体。
示例性的，在半导体薄膜上用等离子体增强化学气相沉积设备沉积厚度为
Figure BDA00001843034100053
的掺杂半导体薄膜，其中，在沉积掺杂半导体薄膜时，等离子体增强化学气相沉积设备的反应气体为SiH4、PH3、H2的混合气体或者SiH2Cl2、PH3、H2的混合气体。
S132、在所述掺杂半导体薄膜上涂覆光刻胶，并利用掩膜板进行曝光，显影后留下光刻胶完全保留区域B的光刻胶20a，在光刻胶完全去除区域A露出掺杂半导体薄膜；其中，所述光刻胶完全保留区域对应半导体层图形区域；
S133、刻蚀掉所述光刻胶完全去除区域A的半导体薄膜和掺杂半导体薄膜，以形成半导体层003和掺杂半导体层004a，得到图7所示的结构。
这样，就通过一次构图工艺形成形状一致的半导体层003和掺杂半导体层004a，且保留位于半导体层和掺杂半导体层上方的光刻胶20a。
(2)在进行上述步骤S15的过程中，在所述剥离所述沟道位光刻胶及其上方的源漏金属薄膜之后，且在所述对留下的源漏金属薄膜进行构图工艺之前，还包括：刻蚀掉与所述栅极相应的掺杂半导体层，以露出半导体层。
也就是说，上述S15包括：
S151、在带有沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，得到图8所示的结构；
S152、通过刻蚀工艺，刻蚀掉与所述栅极11相应的掺杂半导体层004a，以露出沟道位置处的半导体层003，形成掺杂半导体图形004b，得到图9所示的结构；
S153、再将留下的源漏金属薄膜通过构图工艺形成源极12、漏极13，得到图10所示的结构。
第二种包含有掺杂半导体图形的薄膜晶体管的制造方法与上述制造方法的不同之处在于：
在进行上述步骤S15的过程中，在所述制作源漏金属薄膜之前，还包括：在带有所述沟道位光刻胶的基板上制作掺杂半导体薄膜；此时，在带有所述沟道位光刻胶的基板上制作源漏金属薄膜实际上是在所述掺杂半导体薄膜上制作源漏金属薄膜；另外，在剥离所述沟道位光刻胶及其上方的源漏金属薄膜的同时，还剥离了位于所述沟道位光刻胶和源漏金属薄膜之间的掺杂半导体薄膜；在通过构图工艺形成源极、漏极时，还形成了掺杂半导体图形；所述掺杂半导体图形和所述源极、漏极的形状一致。
也就是说，上述S15可以包括：
S151′、在带有所述沟道位光刻胶的基板上制作掺杂半导体薄膜，并在所述掺杂半导体薄膜上制作源漏金属薄膜；
S152′、剥离所述沟道位光刻胶及其上方的掺杂半导体薄膜和源漏金属薄膜；
S153′、通过一次构图工艺形成掺杂半导体图形和源极、漏极，其中，掺杂半导体图形和源极、漏极的形状一致。
上述提供的任一种薄膜晶体管的制造方法，还可以在完成源极、漏极的制备之后，进一步的包括：形成覆盖源极、沟道以及漏极的钝化层，以保护薄膜晶体管的结构。
本发明实施例提供的薄膜晶体管的制造方法，从透明基板的一侧以栅极作为掩膜板进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶，并在之后通过剥离工艺去除掉沟道位光刻胶及其上方的源漏金属薄膜，从而形成与栅极对位精准的源极、漏极，进而可以提高产品质量。
本发明还提供了一种阵列基板的制造方法，由于阵列基板包含有薄膜晶体管，故仍可以参考图1-图6，另外，各个膜层的材料、厚度以及制备环境都可以参照上述实施例中的描述，在此不加赘述。该阵列基板的制造方法包括：
S21、如图1所示，在透明基板001上形成栅金属层；所述栅金属层包括：栅线(图中未示出)和薄膜晶体管的栅极11。
具体的，在透明基板001上沉积栅金属薄膜，并通过构图工艺形成栅金属层。
S22、如图2所示，在形成有所述栅金属层的基板上形成栅绝缘层002。
S23、如图2所示，在所述栅绝缘层002上制作透明的半导体薄膜，并通过构图工艺形成半导体层003，且保留位于所述半导体层上方的光刻胶20a。
S24、如图3所示，从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成至少与所述栅极相应的沟道位光刻胶20b；
与上述薄膜晶体管的制造方法不同的是，对于薄膜晶体管的制造方法中此步骤是以栅极图形作为掩膜板的掩膜图形，而对于本实施例提供的阵列基板的制造方法而言，是以栅金属层的图形作为掩膜板的掩膜图形。
在本发明实施例中，通常半导体层图形区域大于栅极图形区域，使得位于半导体层图形区域的光刻胶20a经背面曝光之后，形成至少与所述栅极相应的沟道位光刻胶20b；由于阵列基板上还形成有栅线，若半导体层图形区域大到与栅线图形区域存在重合部分，则形成的沟道位光刻胶20b不仅与栅极对应，还与该重合部分的栅线对应。
S25、如图4所示，在带有所述沟道位光刻胶20b的基板上制作源漏金属薄膜101，并参考图5，剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再参考图6通过构图工艺形成源漏金属层；所述源漏金属层包括：数据线(图中未示出)和薄膜晶体管的源极12、漏极13。
可选的，在上述步骤S25之后，还可以进一步的利用常用的技术手段形成钝化层以及像素电极。
优选的，为减少构图工艺，本发明实施例提供通过一次构图工艺形成源漏金属层和像素电极的方法。具体为，在进行步骤S25的过程中，在所述制作源漏金属薄膜之前，还包括：在所述带有所述沟道位光刻胶的基板上制作透明导电薄膜；此时，所述在带有所述沟道位光刻胶的基板上制作源漏金属薄膜具体为：在所述透明导电薄膜上制作源漏金属薄膜；另外，在所述剥离所述沟道位光刻胶及其上方的源漏金属薄膜的同时，还剥离了位于所述沟道位光刻胶和所述源漏金属薄膜之间的透明导电薄膜；在所述通过构图工艺形成源漏金属层时，还形成像素电极。
也就是说，参考图11-图13，上述S25可以包括：
S251、如图11所示，在带有沟道位光刻胶20b的基板上制作透明导电薄膜102，并在所述透明导电薄膜102上形成源漏金属薄膜101；
示例性的，可以通过溅射或者热蒸镀的方法先沉积一层厚度为
Figure BDA00001843034100081
的透明导电薄膜102，该透明导电薄膜102的材料可以是氧化铟锡、氧化铟锌或者氧化铝锌，还可以是其他透明导电材料；接着在该透明导电薄膜102上沉积一层厚度为
Figure BDA00001843034100082
的源漏金属薄膜，该源漏金属薄膜的材料可以为钼、铝、铜或者钨等金属，或者是几种金属的复合膜层。
S252、如图12所示，剥离所述沟道位光刻胶及其上方的透明导电薄膜和源漏金属薄膜；
S253、针对留下的透明导电薄膜和源漏金属薄膜，通过一次构图工艺，形成像素电极14和源漏金属层，得到图13所示的结构，该源漏金属层包括：数据线(图示中未示出)、源极12和漏极13。
其中，对于光刻胶三个区域的划分可以参照图12，步骤S253具体可以包括：
S2531、在剥离了所述沟道位光刻胶及其上方的透明导电薄膜、源漏金属薄膜之后的基板上，涂覆光刻胶，并利用灰度掩膜板或半透掩膜板进行曝光，显影后留下光刻胶完全保留区域B、光刻胶半保留区域C的光刻胶，在光刻胶完全去除区域A露出源漏金属薄膜；其中，光刻胶完全保留区域B对应源漏金属层图形区域和沟道区域，光刻胶半保留区域C对应像素电极图形区域；
S2532、刻蚀掉光刻胶完全去除区域A的透明导电薄膜和源漏金属薄膜，以得到像素电极14；
S2533、通过灰化工艺去除掉光刻胶半保留区域的光刻胶C，并刻蚀掉该光刻胶半保留区域露出的源漏金属薄膜，以得到包含数据线、源极12和漏极13的源漏金属层；
S2534、剥离所述光刻胶完全保留区域B的光刻胶。
下面，还提供一种包含有掺杂半导体图形的阵列基板的制造方法，且该制造方法基于上述优选的阵列基板的制造方法，下面针对与上述方法的不同之处进行介绍。
该包含有掺杂半导体图形的阵列基板的制造方法与上述阵列基板的制造方法的不同之处在于：
(1)在进行上述步骤S23的过程中，在所述制作透明的半导体薄膜之后，且在所述通过构图工艺形成半导体层之前，还包括：在所述半导体薄膜上制作掺杂半导体薄膜；并且，在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层，所述半导体层和所述掺杂半导体层的形状一致。
也就是说，上述S23包括：
S231、在所述栅绝缘层上制作透明的半导体薄膜，并在所述半导体薄膜上制作掺杂半导体薄膜；
S232、参考图7，在所述掺杂半导体薄膜上涂覆光刻胶，并利用掩膜板进行曝光，显影后留下光刻胶完全保留区域B的光刻胶，在光刻胶完全去除区域A露出掺杂半导体薄膜；其中，所述光刻胶完全保留区域B对应半导体层图形区域；
S233、刻蚀掉所述光刻胶完全去除区域A的半导体薄膜和掺杂半导体薄膜，以形成半导体层003和掺杂半导体层004a。
这样，就通过一次构图工艺形成形状一致的半导体层003和掺杂半导体层004a，且保留位于半导体层和掺杂半导体层上方的光刻胶20a。
(2)在进行上述步骤S25的过程中，在所述剥离所述沟道位光刻胶及其上方的透明导电薄膜和源漏金属薄膜之后，且在所述对留下的透明导电薄膜和源漏金属薄膜进行构图工艺之前，还包括：刻蚀掉与所述栅极相应的掺杂半导体层，以露出沟道位置处的半导体层，形成掺杂半导体图形。
也就是说，上述S25包括：
S251′、如图14所示，在带有所述沟道位光刻胶20b的基板上依次制作透明导电薄膜102和源漏金属薄膜101；
S252′、如图15所示，剥离所述沟道位光刻胶20a及其上方的透明导电薄膜和源漏金属薄膜；
S253′、通过刻蚀工艺，刻蚀掉与所述栅极相应的掺杂半导体层004a，以露出半导体层且形成掺杂半导体图形004b，参考图16；
S254′、再将留下的透明导电薄膜和源漏金属薄膜通过构图工艺形成包含源极12、漏极13、数据线的源漏金属层和像素电极14，如图17所示。
更进一步的，如图18所示，还可以在完成步骤S25之后，形成钝化层005。
本发明实施例提供的阵列基板的制造方法，该阵列基板上的薄膜晶体管的沟道处是由栅极为掩膜板通过背部曝光工艺得到的，从而可以使栅电极与源/漏电极之间对位精确，进而可以提高产品质量，并且通过一次构图工艺形成了源/漏电极及像素电极，降低了制造成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
在透明基板上形成栅极；
在形成有所述栅极的基板上形成栅绝缘层；
在所述栅绝缘层上制作透明的半导体薄膜，并通过构图工艺形成半导体层，且保留位于所述半导体层上方的光刻胶；
从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成与所述栅极相应的沟道位光刻胶；
在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源极、漏极。
2.根据权利要求1所述的制造方法，其特征在于，在所述制作透明的半导体薄膜之后，且在所述通过构图工艺形成半导体层之前，还包括：在所述半导体薄膜上制作掺杂半导体薄膜；
在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层；所述半导体层和所述掺杂半导体层的形状一致；
在所述剥离所述沟道位光刻胶及其上方的源漏金属薄膜之后，且在所述对留下的源漏金属薄膜进行构图工艺之前，还包括：刻蚀掉与所述栅极相应的掺杂半导体层，以露出半导体层且形成掺杂半导体图形。
3.根据权利要求2所述的制造方法，其特征在于，所述在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层包括：
在所述掺杂半导体薄膜上涂覆光刻胶，并利用掩膜板进行曝光，显影后留下光刻胶完全保留区域的光刻胶，在光刻胶完全去除区域露出掺杂半导体薄膜；其中，所述光刻胶完全保留区域对应半导体层图形区域；
刻蚀掉所述光刻胶完全去除区域的半导体薄膜和掺杂半导体薄膜，以形成半导体层和掺杂半导体层。
4.根据权利要求1所述的制造方法，其特征在于，在所述制作源漏金属薄膜之前，还包括：在所述带有所述沟道位光刻胶的基板上制作掺杂半导体薄膜；
在剥离所述沟道位光刻胶及其上方的源漏金属薄膜的同时，还剥离了位于所述沟道位光刻胶和源漏金属薄膜之间的掺杂半导体薄膜；
在通过构图工艺形成源极、漏极时，还形成了掺杂半导体图形；所述掺杂半导体图形和所述源极、漏极的形状一致。
5.一种阵列基板的制造方法，其特征在于，包括：
在透明基板上形成栅金属层；所述栅金属层包括：栅线和薄膜晶体管的栅极；
在形成有所述栅金属层的基板上形成栅绝缘层；
在所述栅绝缘层上制作透明的半导体薄膜，并通过构图工艺形成半导体层，且保留位于所述半导体层上方的光刻胶；
从所述透明基板一侧，以所述栅极为掩膜对保留的光刻胶进行曝光处理，在显影后形成至少与所述栅极相应的沟道位光刻胶；
在带有所述沟道位光刻胶的基板上制作源漏金属薄膜，并剥离所述沟道位光刻胶及其上方的源漏金属薄膜，再通过构图工艺形成源漏金属层；所述源漏金属层包括：数据线和薄膜晶体管的源极、漏极。
6.根据权利要求5所述的制造方法，其特征在于，在所述制作源漏金属薄膜之前，还包括：在所述带有所述沟道位光刻胶的基板上制作透明导电薄膜；
所述在带有所述沟道位光刻胶的基板上制作源漏金属薄膜具体为：在所述透明导电薄膜上制作源漏金属薄膜；
在所述剥离所述沟道位光刻胶及其上方的源漏金属薄膜的同时，还剥离了位于所述沟道位光刻胶和所述源漏金属薄膜之间的透明导电薄膜；
在所述通过构图工艺形成源漏金属层时，还形成像素电极。
7.根据权利要求6所述的制造方法，其特征在于，所述在通过构图工艺形成源漏金属层时，还形成像素电极包括：
在剥离了所述沟道位光刻胶及其上方的透明导电薄膜、源漏金属薄膜之后的基板上，涂覆光刻胶，并利用灰度掩膜板或半透掩膜板进行曝光，显影后留下光刻胶完全保留区域、光刻胶半保留区域的光刻胶，在光刻胶完全去除区域露出源漏金属薄膜；其中，光刻胶完全保留区域对应源漏金属层图形区域和沟道区域，光刻胶半保留区域对应像素电极图形区域；
刻蚀掉光刻胶完全去除区域的透明导电薄膜和源漏金属薄膜，以得到像素电极；
通过灰化工艺去除掉光刻胶半保留区域的光刻胶，并刻蚀掉该光刻胶半保留区域露出的源漏金属薄膜，以得到源漏金属层；
剥离所述光刻胶完全保留区域的光刻胶。
8.根据权利要求7所述的制造方法，其特征在于，在所述制作透明的半导体薄膜之后，且在所述通过构图工艺形成半导体层之前，还包括：在所述半导体薄膜上制作掺杂半导体薄膜；
在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层；所述半导体层和所述掺杂半导体层的形状一致；
在所述剥离所述沟道位光刻胶及其上方的透明导电薄膜和源漏金属薄膜之后，且在所述对留下的透明导电薄膜和源漏金属薄膜进行构图工艺之前，还包括：刻蚀掉与所述栅极相应的掺杂半导体层，以露出半导体层且形成掺杂半导体图形。
9.根据权利要求8所述的制造方法，其特征在于，所述在通过构图工艺形成所述半导体层时，还形成了掺杂半导体层包括：
在所述掺杂半导体薄膜上涂覆光刻胶，并利用掩膜板进行曝光，显影后留下光刻胶完全保留区域的光刻胶，在光刻胶完全去除区域露出掺杂半导体薄膜；其中，所述光刻胶完全保留区域对应半导体层图形区域；
刻蚀掉所述光刻胶完全去除区域的半导体薄膜和掺杂半导体薄膜，以形成半导体层和掺杂半导体层。
CN201210228691.1A 2012-07-02 2012-07-02 一种薄膜晶体管的制造方法及阵列基板的制造方法 Active CN102738007B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210228691.1A CN102738007B (zh) 2012-07-02 2012-07-02 一种薄膜晶体管的制造方法及阵列基板的制造方法
US14/126,000 US20140273362A1 (en) 2012-07-02 2012-12-14 Method for manufacturing thin film transistor and array substrate
PCT/CN2012/086608 WO2014005404A1 (zh) 2012-07-02 2012-12-14 薄膜晶体管的制造方法及阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210228691.1A CN102738007B (zh) 2012-07-02 2012-07-02 一种薄膜晶体管的制造方法及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN102738007A true CN102738007A (zh) 2012-10-17
CN102738007B CN102738007B (zh) 2014-09-03

Family

ID=46993265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210228691.1A Active CN102738007B (zh) 2012-07-02 2012-07-02 一种薄膜晶体管的制造方法及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US20140273362A1 (zh)
CN (1) CN102738007B (zh)
WO (1) WO2014005404A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005404A1 (zh) * 2012-07-02 2014-01-09 京东方科技集团股份有限公司 薄膜晶体管的制造方法及阵列基板的制造方法
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN103871903A (zh) * 2014-01-15 2014-06-18 友达光电股份有限公司 晶体管及其制造方法
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106373888A (zh) * 2015-07-24 2017-02-01 中华映管股份有限公司 薄膜晶体管的制造方法
CN109856908A (zh) * 2019-03-05 2019-06-07 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制备方法和显示装置
CN110634748A (zh) * 2019-09-04 2019-12-31 深圳市华星光电技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN110911584A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 有机发光显示面板及其制作方法、显示装置
CN110911355A (zh) * 2019-11-11 2020-03-24 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN112992662A (zh) * 2021-02-26 2021-06-18 武汉京东方光电科技有限公司 一种显示基板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262050A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
US20090117691A1 (en) * 2007-10-23 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101685803A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示装置的阵列基板制造方法
JP2010199458A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
US5923050A (en) * 1995-02-08 1999-07-13 Samsung Electronics Co., Ltd. Amorphous silicon TFT
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6063653A (en) * 1998-07-07 2000-05-16 Industrial Technology Research Institute Method of fabricating a TFT-LCD
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN102496346B (zh) * 2004-12-06 2015-05-13 株式会社半导体能源研究所 显示装置
TWI275182B (en) * 2005-11-07 2007-03-01 Wintek Corp TFT array panel and method of manufacturing the same thereof
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR20080018339A (ko) * 2006-08-24 2008-02-28 엘지전자 주식회사 박막 트랜지스터 제조방법
TWI374544B (en) * 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
TWI545652B (zh) * 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
KR101846589B1 (ko) * 2011-10-28 2018-04-06 가부시키가이샤 제이올레드 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262050A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
US20090117691A1 (en) * 2007-10-23 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101685803A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示装置的阵列基板制造方法
JP2010199458A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005404A1 (zh) * 2012-07-02 2014-01-09 京东方科技集团股份有限公司 薄膜晶体管的制造方法及阵列基板的制造方法
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN104040693A (zh) * 2012-12-04 2014-09-10 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
US9543328B2 (en) 2012-12-04 2017-01-10 Shenzhen Royole Technologies Co., Ltd. Metal oxide TFT device and method for manufacturing the same
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9685460B2 (en) 2013-12-26 2017-06-20 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN103871903A (zh) * 2014-01-15 2014-06-18 友达光电股份有限公司 晶体管及其制造方法
CN106373888A (zh) * 2015-07-24 2017-02-01 中华映管股份有限公司 薄膜晶体管的制造方法
US10727307B2 (en) 2016-01-05 2020-07-28 Boe Technology Group Co., Ltd. Display substrate and fabrication method thereof, and display device
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN109856908A (zh) * 2019-03-05 2019-06-07 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制备方法和显示装置
CN110634748A (zh) * 2019-09-04 2019-12-31 深圳市华星光电技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
WO2021042559A1 (zh) * 2019-09-04 2021-03-11 Tcl华星光电技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN110634748B (zh) * 2019-09-04 2021-07-06 Tcl华星光电技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN110911355A (zh) * 2019-11-11 2020-03-24 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110911584A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 有机发光显示面板及其制作方法、显示装置
CN110911584B (zh) * 2019-11-29 2022-08-09 京东方科技集团股份有限公司 有机发光显示面板及其制作方法、显示装置
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN111192885B (zh) * 2020-03-04 2023-12-19 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN112992662A (zh) * 2021-02-26 2021-06-18 武汉京东方光电科技有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN102738007B (zh) 2014-09-03
US20140273362A1 (en) 2014-09-18
WO2014005404A1 (zh) 2014-01-09

Similar Documents

Publication Publication Date Title
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN100524781C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103715094A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN102842601B (zh) 一种阵列基板及其制作方法
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
CN102768990B (zh) 阵列基板及其制作方法、显示装置
CN105226015A (zh) 一种tft阵列基板及其制作方法
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN103887245A (zh) 一种阵列基板的制造方法
CN102629584A (zh) 一种阵列基板及其制造方法和显示器件
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
CN102881598A (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
CN107799466A (zh) Tft基板及其制作方法
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant