KR20080018339A - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20080018339A KR20080018339A KR1020060080301A KR20060080301A KR20080018339A KR 20080018339 A KR20080018339 A KR 20080018339A KR 1020060080301 A KR1020060080301 A KR 1020060080301A KR 20060080301 A KR20060080301 A KR 20060080301A KR 20080018339 A KR20080018339 A KR 20080018339A
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial layer
- source
- layer
- film transistor
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 7
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 5
- 239000011368 organic material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 희생층을 사용하여 박막 트랜지스터의 채널폭을 일정하게 하고, 게이트 전극과 소스/드레인 전극간의 오버랩을 일정하게 제조할 수 있는 박막 트랜지스터 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법은, 투명 기판 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 투명 게이트 절연막 및 투명 희생층을 도포하는 단계; 상기 희생층 위에 감광성 포토 레지스트를 적층하는 단계; 상기 투명 기판의 적층 방향의 반대측에서 상기 포토 레지스트를 노광하는 단계; 상기 희생층을 오버에칭하는 단계; 상기 포토 레지스트를 제거하는 단계; 및 소스/드레인 전극 및 반도체 층을 패터닝하는 단계를 포함한다.
희생층, 박막 트랜지스터, TFT, 반대편 노광, 에칭
Description
도1a 내지 도1f는 본 발명에 따른 박막 트랜지스터 제조 방법을 나타낸다.
도2a 내지 도2d는 도1a 내지 도1f에 이어지는 공정들로서, 본 발명에 따라 소스/드레인 전극 및 반도체층을 형성하는 방법을 나타낸다.
※도면의 주요 부분에 대한 설명※
101 : 유리 기판 102 : 게이트 전극
103 : 게이트 절연막 104 : 희생층
105 : 포토 레지스트 106 : 소스/드레인 전극
107 : 반도체 층
본 발명은 박막 트랜지스터 제조방법에 관한 것이다.
보다 구체적으로, 본 발명은 희생층을 사용하여 박막 트랜지스터의 채널폭을 일정하게 하고, 게이트 전극과 소스/드레인 전극간의 오버랩을 일정하게 제조할 수 있는 박막 트랜지스터 제조방법에 관한 것이다.
고도의 정보화 시대가 진행되며, 대량의 정보처리를 위한 소자와 이를 표시하기 위한 디스플레이 소자들이 빠른 속도로 개발되고 있다. 디스플레이 소자들은 기존의 브라운관에서 OLED (organic light emitting diode), PDP (plasma display panel) 등 평면표시소자로 급속히 바뀌어가고 있다.
이중에서도 OLED는 자발광, 저전력 등의 장점으로 차세대 디스플레이로 중요성을 더해가고 있다. 이러한 OLED는 고해상도와 저전력의 장점을 가지는 능동구형방식의 경우 각 픽셀당 트랜지스터를 필요로 하고 있다. 이 트랜지스터를 유기물을 이용한 소자로 제작할 경우 저비용과 유연성으로 OLED는 더 많은 장점을 지니게 된다.
이 유기물 트랜지스터 중에서도 기존의 반도체 재료인 실리콘 트랜지스터에 근접하는 성능을 보이는 것에는 유기물인 펜타센(Pentacene) 등이 있다. 펜타센 등의 유기반도체를 이용한 소자구조는 크게 전극과 유기반도체와의 접촉방식에 따라 Top contact 구조 (펜타센 위에 전극을 형성)과 Bottom contact 구조(전극을 먼저 형성하고 그 위에 펜타센 형성) 두가지로 나눌 수 있다.
각 구조의 장단점을 비교해보면 탑 콘택(Top contact) 구조의 경우 바텀콘택 (Bottom contact) 구조보다 소자특성이 우수하다는 장점과 먼저 형성된 유기물의 성능을 저하시키지 하지 않기 위해 전극을 쉐도우 마스크를 통해 진공챔버 내에서 제작해야 하므로 집적화에 문제가 있다는 단점이 있다.
바텀 콘택 구조의 경우 소자특성은 탑 콘택 구조보다 떨어지나 공정상 집적화가 가능하다는 장점으로 실제 디스플레이 적용할 수 있다는 장점을 가지고 있다.
위와 같은 유기 반도체를 사용하는 박막 트랜지스터의 경우 유기 반도체층의 채널 폭이 불규칙적으로 형성되어 기판 전체에서 성능이 일정치 않은 문제점이 존재한다.
본 발명은 다양한 박막 트랜지스터, 특히 유기 반도체를 사용하는 유기 반도체 박막 트랜지스터의 문제점을 해결할 수 있는 제조방법에 관한 것이다.
본 발명은 기판 전체에 걸쳐 균일한 채널 폭을 갖는 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 기판 전체에 걸쳐서 게이트 전극과 소스/드레인 전극의 오버랩을 일정하게 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법은, 투명 기판 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 투명 게이트 절연막 및 투명 희생층을 도포하는 단계; 상기 희생층 위에 감광성 포토 레지스트를 적층하는 단계; 상기 투명 기판의 적층 방향의 반대측에서 상기 포토 레지스트를 노광하는 단 계; 상기 희생층을 오버에칭하는 단계; 상기 포토 레지스트를 제거하는 단계; 및 소스/드레인 전극 및 반도체 층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도1a 내지 도1f는 본 발명에 따른 박막 트랜지스터 제조 방법을 나타낸다.
도1a에 도시된 바와 같이, 유리 또는 플라스틱 등의 투명 기판(101)에 게이트 전극(101)을 형성한다. 게이트 전극(101)으로는 Al/Nd을 적층한 메탈, Cr/Mo의 합금 등 실시예에 따라 다양한 재료가 사용될 수 있다.
도1b에 도시된 바와 같이, 기판(101) 위에 게이트 전극(101)을 덮도록 게이트 절연막(103)을 적층하고, 그 위에 희생층(104)을 적층한다.
게이트 절연막(103)은 포토 레지스트 노광용 자외선이 통과할 수 있어야 하므로 광투과성 재질이어야 하며, SiO2, SiNx 등의 무기 재료도 사용가능하고, PVP (poly vinyl phenol)이나 피릴린 등의 유기 절연막도 사용될 수 있다.
마찬가지로, 희생층(104)도 빛이 투과할 수 있는 투광성 재질이어야 한다. 희생층(104)으로는 ITO, IZO를 사용할 수 있으며, 게이트 절연막(103)이 SiNx인 경우에는 추후에 에칭이 용이하도록 SiO2를 사용하는 것이 바람직하다.
그리고 나서, 도1c에서, 희생층(104) 위에 감광성 포토 레지스트(105)를 도포하고, 기판의 반대쪽에서 자외선을 조사하여 게이트 전극(102)을 마스크로 하여 감광성 포토 레지스트(105)를 노광시킨다. 포토 레지스트(105)는 포지티브 레지스트이다.
노광시 자외선의 강도는 게이트 절연막(103)과 희생층(104)의 재료의 투과성에 따라 조절된다. 게이트 절연막(103)과 희생층(104)이 투과성이 높은 경우는 약하게, 투과성이 낮은 경우는 강하게 조절한다.
도1d에서, 포토 레지스트(105)의 노광된 부분을 현상액으로 제거하여 포토 레지스트 패턴을 형성한다.
도1e에서, 희생층(104)을 습식 에칭하여 패터닝한다. 이때, 희생층(104)을 오버에칭(overetch)하여 도1e에 도시된 바와 같이, 포토 레지스트(105)보다 안쪽까지 에칭되도록 한다. 희생층(104)이 포토 레지스트(105)보다 오버에칭 되는 폭은 이후 공정에서 소스/드레인 전극과 게이트 전극(102)이 오버랩되는 폭이 된다. 박막 트랜지스터의 전기광학적 특성 확보를 위해 게이트 전극(102)과 소스/드레인 전극 사이에 소정 폭만큼의 오버랩이 요구된다.
희생층(104)이 오버에칭되는 정도는 에칭 시간이나 에천트를 조절함으로써 조절이 가능하다.
소위 OTFT(Organic TFT)의 경우, 집적화를 위해서는 소위 바텀 컨택(bottom contact) 구조로 제조하는 것이 바람직하다. 통상적으로, OTFT를 바텀 컨택 구조로 제작할 때 게이트 전극과 소스/드레인 전극의 오버랩 되는 부분과 채널 길이는 포토 공정상의 정렬 마진의 영향을 받아서 일정치 않게 된다. 또한, 일반적인 LCD 제조공정에서도 게이트 전극(102)과 소스/드레인 전극 사이의 오버랩은 일정치 않 기 때문에 기판 전체에 걸쳐 불규칙한 성능을 갖게 된다.
그러나, 위와 같이 본 발명에 따라 희생층(104)을 적층하고 오버에칭함으로써 게이트 전극과 소스/드레인 전극이 오버랩되는 부분을 기판 전체에 걸쳐 균일하게 조절할 수 있다.
게이트 절연층(103)은 광투과성이어야 할 뿐만 아니라, 희생층(104)의 오버에칭 시에 희생층(104)의 에칭에 사용되는 에천트에 에칭되지 않아야 하고, 희생층(104)은 소스/드레인 전극(106) 에칭에 사용되는 에천트에 에칭되지 않아야 한다.
예컨대, 게이트 절연층(103)으로 SiO2를 사용하고, 소스/드레인 전극(106)으로 Au를 사용한다면, 희생층(103)은 Au 에천트에는 에칭되지 않으면서도 투명한 재질을 SiO2나 또는 기타 에천트 또는 물로 에칭할 수 있는 유기재료들을 사용할 수 있다. 반대로, 소스/드레인 전극(106)은 희생층(104)의 에천트에 에칭되지 않아야 한다.
게이트 절연층(103)이 SiO2이고 희생층(103)도 SiO2인 경우는 두개의 SiO2 층을 동일 공정으로 도포하지 않는다. 일단 게이트 절연층(103)을 임의의 방법으로 도포한 다음, 희생층(103)의 SiO2는 스핀 공정으로 최대한 얇게 도포한다. 그러면, 게이트 절연층(103)과 희생층(103)은 서로 구분될 수 있고, 희생층(103)을 구성하는 SiO2 층은 플래시 에칭으로 희생층(103) 만을 제거할 수 있다.
또한, 게이트 절연막(103)으로 SiNx을 사용하고 희생층(104)으로 SiO2를 사용하는 경우는, BOE(Buffered Oxide Echant, NH4F + HF)를 10:1 정도로 희석하여 에칭하면 게이트 절연막(103)인 SiNx는 어택받지 않고, 희생층(104)만 에칭할 수 있다. 그리고 나서, 소스/드레인 전극(106)을 에칭할 때는 HF를 에천트로 사용한다.
그리고 나서, 도1f와 같이, 포토 레지스트 스트리퍼로 포토 레지스트(105)를 제거한다.
도2a 내지 도2d는 도1a 내지 도1f에 이어지는 공정으로서, 본 발명에 따라 소스/드레인 전극(106)을 형성하고 반도체층(107)을 형성하는 방법을 나타낸다.
도2a에서, 소스/드레인 전극(106)으로 사용될 전극층을 적층한다. 소스/드레인 전극(106)은 우수한 전도성을 가져야 하며, 메탈 재질을 사용하는 것이 바람직하다.
OTFT 제조에 있어서, 반도체층과의 일함수 문제 때문에 소스/드레인 전극(106)으는 Au을 사용하는 것이 바람직하며, 스퍼터링에 의해 증착한다. 다른 실시예에 따라서는, Cr/Mo의 합금이나, Cr/Mo을 여러겹 적층한 구조, 또는 ITO나 IZO 등이 사용될 수 있다.
도2b에서, 소스/드레인 전극(106)을 에칭하여 소스/드레인 전극(106)을 패터닝한다. 에칭에 의해 희생층(104)은 표면으로 드러나고, 소스/드레인 전극(104)은 에칭된다.
전술한 바와 같이, 희생층(104)은 소스/드레인 전극(104)의 에천트에 에칭되지 않는 재료를 사용하여야 한다.
또한, 전술한 바와 같이, 게이트 절연막(103)으로 SiNx을 사용하고 희생층(104)으로 SiO2를 사용하는 경우는, BOE(Buffered Oxide Echant, NH4F + HF)를 10:1 정도로 희석하여 희생층(104)을 에칭하고, 소스/드레인 전극(106)은 HF를 에천트로 하여 에칭한다.
도2c에서, 희생층(104)을 제거한다. 희생층(104)은 에천트를 사용하여 에칭시키되 소스/드레인 전극(106)에는 어택을 가하지 않는 에천트를 사용하여 제거한다.
도2d에서, 희생층(104)이 제거된 자리에 반도체층(107)을 형성한다. 반도체층(107)으로는 여러가지 재료가 사용될 수 있으나, 최근 개발된 솔루어블(soluable) 펜타센을 사용하여, 이를 잉크젯 공정으로 패터닝하는 것이 바람직하다.
위와 같이, 본 발명에 따른 희생층(104)은 반도체층(107)이 형성될 공간을 미리 확보하여 반도체층(107)의 폭을 결정하여 반도체층(107)의 폭이 일정하도록 하며, 또한, 게이트 전극(102)과 소스/드레인 전극(106) 간에 적절한 오버랩을 형성할 수 있도록 해주는 역할도 한다.
본 발명의 박막 트랜지스터 제조방법에 따르면, 에칭에 의해 패터닝된 희생층으로 채널폭을 결정할 수 있기 때문에 기판 전체에 걸쳐 채널폭이 일정한 박막 트랜지스터를 제조할 수 있다. 있다.
또한, 본 발명은 오버에칭에 의해 게이트 전극과 소스/드레인 전극의 오버랩을 정밀하게 조절할 수 있기 때문에 기판 전체에 걸쳐 게이트 전극과 소스/드레인 전극간의 오버랩이 일정한 박막 트랜지스터를 제조할 수 있다.
Claims (5)
- 투명 기판 위에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 투명 게이트 절연막 및 투명 희생층을 도포하는 단계;상기 희생층 위에 감광성 포토 레지스트를 적층하는 단계;상기 투명 기판의 적층 방향의 반대측에서 상기 포토 레지스트를 노광하는 단계;상기 희생층을 오버에칭하는 단계;상기 포토 레지스트를 제거하는 단계; 및소스/드레인 전극 및 반도체 층을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 소스/드레인 전극 및 반도체 층을 패터닝하는 단계는,소스/드레인 전극을 적층하는 단계;상기 소스/드레인 전극을 패터닝하는 단계;상기 희생층을 제거하는 단계;상기 희생층이 제거된 공간에 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 희생층을 오버에칭하는 단계는,상기 소스/드레인 전극과 상기 게이트 전극이 오버랩되는 폭만큼 상기 희생층을 오버에칭하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제2항에 있어서,상기 희생층을 오버에칭하는 단계는,상기 게이트 절연층은 SiNx이고, 상기 희생층은 SiO2이며,BOE 용액으로 상기 희생층을 에칭하는 단계를 포함하는 것을 특징으로 하는박막 트랜지스터 제조방법.
- 제2항에 있어서,상기 희생층을 오버에칭하는 단계는,상기 게이트 절연층과 상기 희생층은 SiO2이며,상기 희생층을 플래시 에칭하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080301A KR20080018339A (ko) | 2006-08-24 | 2006-08-24 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080301A KR20080018339A (ko) | 2006-08-24 | 2006-08-24 | 박막 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080018339A true KR20080018339A (ko) | 2008-02-28 |
Family
ID=39385374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080301A KR20080018339A (ko) | 2006-08-24 | 2006-08-24 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080018339A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014005404A1 (zh) * | 2012-07-02 | 2014-01-09 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
-
2006
- 2006-08-24 KR KR1020060080301A patent/KR20080018339A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014005404A1 (zh) * | 2012-07-02 | 2014-01-09 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9691881B2 (en) | Manufacturing method of thin film transistor substrate | |
| US9508747B2 (en) | Thin film transistor array substrate | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| WO2018214802A1 (zh) | Oled基板及其制备方法、显示装置及其制备方法 | |
| WO2016019602A1 (zh) | 高解析度amoled背板制造方法 | |
| WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
| US20170186879A1 (en) | Thin Film Transistor, Array Substrate and Manufacturing Processes of Them | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| US9711602B2 (en) | Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby | |
| KR20200078621A (ko) | Tft 기판 및 이의 제조 방법 | |
| WO2015192397A1 (zh) | 薄膜晶体管基板的制造方法 | |
| WO2019100465A1 (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| WO2016078248A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN110176462B (zh) | 一种透明oled显示器制作方法及显示器 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20080018339A (ko) | 박막 트랜지스터 제조방법 | |
| KR101257928B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| TWI511302B (zh) | 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法 | |
| CN109742102B (zh) | 显示面板及其制作方法 | |
| US7749821B2 (en) | Method of fabricating pixel structure | |
| KR101756662B1 (ko) | 배면 발광형 유기 발광 표시 장치 및 이의 제조 방법 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |