CN102881598A - 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 - Google Patents
薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 Download PDFInfo
- Publication number
- CN102881598A CN102881598A CN2012103452622A CN201210345262A CN102881598A CN 102881598 A CN102881598 A CN 102881598A CN 2012103452622 A CN2012103452622 A CN 2012103452622A CN 201210345262 A CN201210345262 A CN 201210345262A CN 102881598 A CN102881598 A CN 102881598A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- source
- semiconductor layer
- reserve area
- remove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 69
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 41
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 41
- 238000001039 wet etching Methods 0.000 claims abstract description 32
- 238000001312 dry etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 169
- 239000010408 film Substances 0.000 claims description 43
- 238000009413 insulation Methods 0.000 claims description 27
- 239000007788 liquid Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 15
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 oxonium ion Chemical class 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管的制造方法、阵列基板的制造方法及显示装置，属于半导体制造技术领域。所述薄膜晶体管的半导体层由金属氧化物制作形成，所述薄膜晶体管的制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。根据本发明，在不需要形成刻蚀阻挡层的前提下，能够实现对TFT沟道下方的金属氧化物半导体层的保护。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种薄膜晶体管的制造方法、阵列基板的制造方法及显示装置。
背景技术
金属氧化物薄膜晶体管由于其迁移率高、均一性好，而备受人们的关注，已成为最近的研究热点。具有金属氧化物薄膜晶体管的阵列基板的制作，可以采用四次构图工艺完成，具体包括：通过第一次构图工艺在基板上形成栅电极和栅线的图形；形成栅绝缘层；通过第二次构图工艺在所述栅绝缘层上形成半导体层、源电极、漏电极、数据线和薄膜晶体管（TFT）沟道的图形；通过第三次构图工艺形成钝化层的图形，所述钝化层上形成有过孔；通过第四次构图工艺形成像素电极的图形，所述像素电极通过所述过孔与所述漏电极连接。
所述第二次构图工艺具体包括：在栅绝缘层上依次形成半导体薄膜和源漏金属薄膜；在源漏金属薄膜上涂覆光刻胶；采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；利用刻蚀工艺去除所述光刻胶完全去除区域的的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；利用灰化工艺去除所述光刻胶半保留区域的光刻胶；利用刻蚀工艺去除所述光刻胶半保留区域的源漏金属薄膜，形成源电极、漏电极、数据线和TFT沟道的图形。
在利用刻蚀工艺去除所述光刻胶半保留区域的源漏金属薄膜时，由于基板具有一定的尺寸，基板不同位置处的刻蚀终结点（End Point Detector，EPD）时间可能不一致，于是会发生对沟道区域的金属氧化物半导体薄膜的过刻现象。当采用干法刻蚀时，其刻蚀气体会与金属氧化物反应，夺走金属氧化物中的氧离子，致使金属氧化物成为导体。当采用湿法刻蚀时，由于刻蚀时间较长，一般采用浓度较高的刻蚀液来降低刻蚀时间，该刻蚀液会与金属氧化物反应，夺走金属氧化物中的氧离子，致使金属氧化物成为导体。可见，不论采用干法刻蚀还是湿法刻蚀，沟道区域的金属氧化物都有可能转换为导体，从而使得薄膜晶体管失效。
针对上述问题的一种解决方法是，在金属氧化物半导体层上方的TFT沟道区域形成刻蚀阻挡层（Etching Stop Layer，ESL），这样，在对源漏金属薄膜进行刻蚀时，该刻蚀阻挡层就能够对TFT沟道区域下方的半导体层进行保护。但这需要一次额外的构图工艺来形成刻蚀阻挡层，导致工艺复杂，制造时间较长，制造成本也较高。
发明内容
本发明的目的是提供一种薄膜晶体管的制造方法、阵列基板的制造方法及显示装置，能够在不需要形成刻蚀阻挡层的前提下，实现对TFT沟道区域下方的金属氧化物半导体层的保护。
为实现上述目的，本发明提供技术方案如下：
一种薄膜晶体管的制造方法，所述薄膜晶体管的半导体层由金属氧化物制作形成，所述制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
上述的制造方法，具体包括：
在基板上形成栅电极的图形；
在形成有栅电极的基板上形成栅绝缘层、半导体层、源电极、漏电极和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
上述的制造方法，其中，所述在形成有栅电极的基板上形成栅绝缘层、半导体层、源电极、漏电极和TFT沟道的图形，包括：
在形成有栅电极的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；
利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分；
通过湿法刻蚀去除所述光刻胶半保留区域剩余的源漏金属层；
剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极和TFT沟道的图形。
上述的制造方法，其中，所述金属氧化物为：InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
上述的制造方法，其中，所述湿法刻蚀的刻蚀液为不含有H2O2、H2SO4和CH3COOH的刻蚀液。
一种阵列基板的制造方法，所述阵列基板中，薄膜晶体管的半导体层由金属氧化物制作形成，所述制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
上述的制造方法，具体包括：
在基板上形成栅电极和栅线的图形；
在形成有栅电极和栅线的基板上形成栅绝缘层、半导体层、源电极、漏电极、数据线和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道；
沉积钝化层，并在钝化层上形成过孔；
形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
上述的制造方法，其中，所述在形成有栅电极和栅线的基板上形成栅绝缘层、半导体层、源电极、漏电极、数据线和TFT沟道的图形，包括：
在形成有栅电极和栅线的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极、漏电极和数据线区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；
利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分；
通过湿法刻蚀，去除所述光刻胶半保留区域剩余的源漏金属层；
剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极、数据线和TFT沟道的图形。
上述的制造方法，其中，所述金属氧化物为：
InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
上述的制造方法，其中，所述湿法刻蚀的刻蚀液为不含有H2O2、H2SO4和CH3COOH的刻蚀液。
一种显示装置，所述显示装置具有阵列基板，所述阵列基板按照上述的制造方法制造得到。
与现有技术相比，本发明的制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方TFT沟道区域的源漏金属层的一部分，不会对源漏金属层下方的半导体层造成破坏；第二步通过湿法刻蚀，去除半导体层上方TFT沟道区域剩余的源漏金属层，由于是对变薄了的源漏金属层进行刻蚀，则刻蚀时间可以明显缩短，对半导体层的过刻量也会减小，基本不会对半导体层造成破坏，从而实现了对TFT沟道区域下方的半导体层的有效保护。
附图说明
图1为本发明实施例的薄膜晶体管的制造方法流程图；
图2～图11为本发明实施例的阵列基板的制造过程截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
针对现有技术在制造金属氧化物薄膜晶体管时，不论采用干法刻蚀还是湿法刻蚀，TFT沟道区域下方的金属氧化物都有可能转换为导体，从而使得薄膜晶体管失效的问题，本发明实施例提供一种薄膜晶体管的制造方法及阵列基板的制造方法，所述薄膜晶体管的半导体层由金属氧化物制作形成，该制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方TFT沟道区域的源漏金属层的一部分，不会对源漏金属层下方的半导体层造成破坏；第二步通过湿法刻蚀，去除半导体层上方TFT沟道区域剩余的源漏金属层，由于是对变薄了的源漏金属层进行刻蚀，则刻蚀时间可以明显缩短，对半导体层的过刻量也会减小，基本不会对半导体层造成破坏，从而实现了对TFT沟道区域下方的金属氧化物半导体层的有效保护。其中，所述金属氧化物可以为：InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
参照图1，本发明实施例的薄膜晶体管的制造方法，可以包括如下步骤：
步骤101，在基板上形成栅电极的图形；
首先，可以采用溅射、热蒸发或其它成膜方法，在玻璃基板或其他类型的透明基板上面形成栅金属层，栅金属层可以采用铬（Cr）、钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钕（Nd）及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应栅电极区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的栅金属层；最后，剥离所述光刻胶完全保留区域的光刻胶，形成栅电极的图形。
步骤102：在形成有栅电极的基板上形成栅绝缘层、半导体层、源电极、漏电极和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
步骤102具体可以包括如下步骤：
步骤1021，在形成有栅电极的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
首先，可以采用等离子体增强化学气相沉积（PECVD）等方法，在完成步骤101的基板上沉积栅绝缘层，栅绝缘层可以选用氧化物（例如SiOx）或者氮化物（例如SiNx）等材料。
然后，可以采用PECVD等方法，在栅绝缘层上沉积半导体薄膜，半导体薄膜选用金属氧化物，所述金属氧化物可以为InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
最后，可以采用溅射、热蒸发或其它成膜方法，在半导体薄膜上面沉积源漏金属薄膜，源漏金属薄膜可以采用Cr、Mo、Al、Cu、W、Nd及其合金，并且，源漏金属薄膜可以为一层或多层。
步骤1022，在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，利用刻蚀工艺形成半导体层的图形；
首先，在源漏金属薄膜上涂覆光刻胶；然后，采用刻画有图形的灰色调或半色调掩模板对光刻胶进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；最后，利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形。
步骤1023，利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
通过灰化工艺可以去除光刻胶半保留区域的光刻胶，光刻胶完全保留区域的光刻胶变薄，从而暴露出TFT沟道区域的源漏金属层。
步骤1024，通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分；
此为对源漏金属层的两步刻蚀的第一步。可以根据源漏金属层的厚度及干法刻蚀的刻蚀速度来设置EPD时间。例如，可以设置EPD时间，使得源漏金属层被刻蚀掉70～90％。
在本步骤中，由于没有刻蚀掉源漏金属层的全部，因此，刻蚀气体不会与源漏金属层下发的金属氧化物半导体发生反应，也就不会对半导体层造成破坏。
步骤1025，通过湿法刻蚀去除所述光刻胶半保留区域的剩余的源漏金属层；
此为对源漏金属层的两步刻蚀的第二步。同样，可以根据剩余的源漏金属层的厚度及湿法刻蚀的刻蚀速度来设置EPD时间，使得在该EPD时间内，剩余的源漏金属层被完全刻蚀掉，并且，对下方的半导体层的过刻量不是太大。
由于是对变薄了的源漏金属层进行刻蚀，则刻蚀时间可以明显缩短，对半导体层的过刻量也会减小，基本不会对半导体层造成破坏，从而实现了对TFT沟道下方的金属氧化物半导体层的有效保护。
在本步骤中，所述湿法刻蚀的刻蚀液应当采用不含有H2O2、H2SO4和CH3COOH等的刻蚀液，因为H2O2、H2SO4和CH3COOH会对金属氧化物半导体造成破坏；另外，刻蚀液中可以混合使用少量的HNO3、H3PO4和HCl等。
步骤1026，剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极和TFT沟道的图形。
液晶显示面板的阵列基板中可以采用金属氧化物薄膜晶体管，上述薄膜晶体管的制造方法也可以应用于阵列基板的制造中。参照图11，所述阵列基板包括：
基板1；
位于基板1上的栅电极2和栅线（图未示）；
位于栅电极2和栅线上方，且覆盖整个基板1的栅绝缘层3；
位于栅绝缘层3上的半导体层4，半导体层4选用金属氧化物，所述金属氧化物可以为InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合；
位于半导体层4上的源电极5、漏电极6和数据线（图未示）；
位于源电极5、漏电极6和数据线上方，且覆盖整个基板1的钝化层7，所述钝化层7上形成有过孔8；
位于钝化层7上的像素电极9，所述像素电极9通过所述过孔8与所述漏电极6连接。
以下参照图2～图11介绍上述阵列基板的制造过程，包括如下步骤：
步骤S1，在基板上形成栅电极和栅线的图形；
如图2所示，首先，可以采用溅射、热蒸发或其它成膜方法，在基板1上面形成栅金属层，栅金属层可以采用Cr、Mo、Al、Cu、W、Nd及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应栅电极和栅线区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的栅金属层；最后，剥离所述光刻胶完全保留区域的光刻胶，形成栅电极2和栅线的图形。
步骤S2，在形成有栅电极和栅线的基板上形成栅绝缘层、半导体层、源电极、漏电极、数据线和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道
步骤S2具体可以包括如下步骤：
步骤S21，在完成步骤S1的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
如图3所示，首先，可以采用PECVD等方法，在完成步骤S1的基板上沉积栅绝缘层3，栅绝缘层3可以选用氧化物（例如SiOx）或者氮化物（例如SiNx）等材料。
然后，可以采用PECVD等方法，在栅绝缘层3上沉积半导体薄膜40，半导体薄膜40选用金属氧化物，所述金属氧化物可以为InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
最后，可以采用溅射、热蒸发或其它成膜方法，在半导体薄膜40上面沉积源漏金属薄膜50，源漏金属薄膜50可以采用Cr、Mo、Al、Cu、W、Nd及其合金，并且，源漏金属薄膜50可以为一层或多层。
步骤S22，在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，利用刻蚀工艺形成半导体层的图形；
如图4和图5所示，首先，在源漏金属薄膜50上涂覆光刻胶层10；然后，采用刻画有图形的灰色调或半色调掩模板对光刻胶层10进行曝光和显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；最后，利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层4的图形。
步骤S23，利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
如图6所示，通过灰化工艺可以去除光刻胶半保留区域的光刻胶，光刻胶完全保留区域的光刻胶变薄，从而暴露出TFT沟道区域的源漏金属层。
步骤S24，通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分（如图7所示）；
此为对源漏金属层的两步刻蚀的第一步。可以根据源漏金属层的厚度及干法刻蚀的刻蚀速度来设置EPD时间。例如，可以设置EPD时间，使得源漏金属层被刻蚀掉70～90％。
在本步骤中，由于没有刻蚀掉源漏金属层的全部，因此，刻蚀气体不会与源漏金属层下发的金属氧化物半导体发生反应，也就不会对半导体层造成破坏。
步骤S25，通过湿法刻蚀去除所述光刻胶半保留区域的剩余的源漏金属层；
此为对源漏金属层的两步刻蚀的第二步，如图8所示，湿法刻蚀后，并形成了源电极5、漏电极6和数据线（图未示）的图形。同样，可以根据剩余的源漏金属层的厚度及湿法刻蚀的刻蚀速度来设置EPD时间，使得在该EPD时间内，剩余的源漏金属层被完全刻蚀掉，并且，对下方的半导体层的过刻量不是太大。
由于是对变薄了的源漏金属层进行刻蚀，则刻蚀时间可以明显缩短，对半导体层的过刻量也会减小，基本不会对半导体层造成破坏，从而实现了对TFT沟道下方的金属氧化物半导体层的有效保护。
在本步骤中，所述湿法刻蚀的刻蚀液应当采用不含有H2O2、H2SO4和CH3COOH等的刻蚀液，因为H2O2、H2SO4和CH3COOH会对金属氧化物半导体造成破坏；另外，刻蚀液中可以混合使用少量的HNO3、H3PO4和HCl等。
步骤S26，剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极、数据线和TFT沟道的图形（如图9所示）。
步骤S3，沉积钝化层，并在钝化层上形成过孔；
如图10所示，首先，可以采用PECVD等方法，在完成步骤S7的基板1上沉积钝化层7，钝化层7可以采用SiNx或SiOx等材料；然后，在钝化层7上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全去除区域对应过孔区域，所述光刻胶完全保留区域对应所述光刻胶完全去除区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的钝化层7，以暴露出漏电极6，形成过孔8；最后，剥离所述光刻胶完全保留区域的光刻胶。
步骤S4，形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
如图11所述，首先，可以采用磁控溅射、热蒸发或其它成膜方法，在完成步骤S8的基板1上形成透明导电层，透明导电层可以采用氧化铟锡（ITO）、氧化铟锌（IZO）或氧化铝锌等材料；然后，在透明导电层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应像素电极区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的采透明导电层，形成像素电极9的图形；最后，剥离所述光刻胶完全保留区域的光刻胶。
综上所述，本发明实施例的制造方法采用两步刻蚀来形成半导体层的沟道，第一步通过干法刻蚀，去除半导体层上方TFT沟道区域的源漏金属层的一部分，不会对源漏金属层下方的半导体层造成破坏；第二步通过湿法刻蚀，去除半导体层上方TFT沟道区域剩余的源漏金属层，由于是对变薄了的源漏金属层进行刻蚀，则刻蚀时间可以明显缩短，对半导体层的过刻量也会减小，基本不会对半导体层造成破坏，从而实现了对TFT沟道区域下方的金属氧化物半导体层的有效保护。
本发明实施例还提供一种显示装置，所述显示装置具有阵列基板，所述阵列基板按照上述的制造方法制造得到。所述显示装置具体可以为：液晶显示面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (11)
1.一种薄膜晶体管的制造方法，其特征在于，所述薄膜晶体管的半导体层由金属氧化物制作形成，所述制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
2.如权利要求1所述的制造方法，其特征在于，包括：
在基板上形成栅电极的图形；
在形成有栅电极的基板上形成栅绝缘层、半导体层、源电极、漏电极和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
3.如权利要求2所述的制造方法，其特征在于，所述在形成有栅电极的基板上形成栅绝缘层、半导体层、源电极、漏电极和TFT沟道的图形，包括：
在形成有栅电极的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；
利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分；
通过湿法刻蚀去除所述光刻胶半保留区域剩余的源漏金属层；
剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极和TFT沟道的图形。
4.如权利要求1、2或3所述的制造方法，其特征在于，所述金属氧化物为：InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
5.如权利要求1、2或3所述的制造方法，其特征在于，所述湿法刻蚀的刻蚀液为不含有H2O2、H2SO4和CH3COOH的刻蚀液。
6.一种阵列基板的制造方法，其特征在于，所述阵列基板中，薄膜晶体管的半导体层由金属氧化物制作形成，所述制造方法采用两步刻蚀来形成TFT沟道，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道。
7.如权利要求6所述的制造方法，其特征在于，包括：
在基板上形成栅电极和栅线的图形；
在形成有栅电极和栅线的基板上形成栅绝缘层、半导体层、源电极、漏电极、数据线和TFT沟道的图形，所述TFT沟道通过两步刻蚀工艺形成，第一步通过干法刻蚀，去除半导体层上方沟道区域的源漏金属层的一部分，第二步通过湿法刻蚀，去除半导体层上方沟道区域剩余的源漏金属层，形成TFT沟道；
沉积钝化层，并在钝化层上形成过孔；
形成像素电极，所述像素电极通过所述过孔与所述漏电极连接。
8.如权利要求7所述的制造方法，其特征在于，所述在形成有栅电极和栅线的基板上形成栅绝缘层、半导体层、源电极、漏电极、数据线和TFT沟道的图形，包括：
在形成有栅电极和栅线的基板上依次形成栅绝缘层、半导体薄膜和源漏金属薄膜；
在源漏金属薄膜上涂覆光刻胶，采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极、漏电极和数据线区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；
利用刻蚀工艺去除所述光刻胶完全去除区域的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
通过干法刻蚀去除所述光刻胶半保留区域的源漏金属层的一部分；
通过湿法刻蚀，去除所述光刻胶半保留区域剩余的源漏金属层；
剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极、数据线和TFT沟道的图形。
9.如权利要求6、7或8所述的制造方法，其特征在于，所述金属氧化物为：
InGaZnO、InGaO、ITZO、AlZnO或其中多种氧化物的组合。
10.如权利要求6、7或8所述的制造方法，其特征在于，所述湿法刻蚀的刻蚀液为不含有H2O2、H2SO4和CH3COOH的刻蚀液。
11.一种显示装置，所述显示装置具有阵列基板，其特征在于，所述阵列基板按照如权利要求6至10中任一项所述的制造方法制造得到。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345262.2A CN102881598B (zh) | 2012-09-17 | 2012-09-17 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
| EP13184677.6A EP2709159B1 (en) | 2012-09-17 | 2013-09-17 | Fabricating method of thin film transistor, fabricating method of array substrate and display device |
| US14/028,667 US9171941B2 (en) | 2012-09-17 | 2013-09-17 | Fabricating method of thin film transistor, fabricating method of array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345262.2A CN102881598B (zh) | 2012-09-17 | 2012-09-17 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102881598A true CN102881598A (zh) | 2013-01-16 |
| CN102881598B CN102881598B (zh) | 2015-08-12 |
Family
ID=47482879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210345262.2A Active CN102881598B (zh) | 2012-09-17 | 2012-09-17 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9171941B2 (zh) |
| EP (1) | EP2709159B1 (zh) |
| CN (1) | CN102881598B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448938A (zh) * | 2016-01-28 | 2016-03-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板及其制造方法 |
| WO2017024718A1 (zh) * | 2015-08-13 | 2017-02-16 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法和阵列基板的制作方法 |
| CN106941081A (zh) * | 2016-01-04 | 2017-07-11 | 中华映管股份有限公司 | 制作薄膜晶体管的方法 |
| CN108054103A (zh) * | 2017-12-13 | 2018-05-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN110854068A (zh) * | 2019-10-28 | 2020-02-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法及tft阵列基板 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105529274B (zh) * | 2016-02-02 | 2018-10-26 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法、阵列基板和显示装置 |
| CN105742186A (zh) * | 2016-03-09 | 2016-07-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 |
| CN112366209B (zh) * | 2020-11-10 | 2024-05-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050124088A1 (en) * | 2003-12-03 | 2005-06-09 | Quanta Display Inc. | Method of manufacturing a thin film transistor array |
| US20080318368A1 (en) * | 2007-06-20 | 2008-12-25 | Samsung Electronics Co., Ltd. | Method of manufacturing ZnO-based this film transistor |
| CN101685229A (zh) * | 2008-09-25 | 2010-03-31 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| CN101728277A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| WO2011086905A1 (ja) * | 2010-01-13 | 2011-07-21 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| TW201218280A (en) * | 2010-07-16 | 2012-05-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271043B1 (ko) * | 1997-11-28 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same) |
| US7205570B2 (en) * | 2002-07-19 | 2007-04-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| EP1968922B1 (en) | 2006-01-03 | 2015-04-22 | Honeywell International Inc. | Method for producing fluorinated organic compounds |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| KR20080036282A (ko) * | 2006-10-23 | 2008-04-28 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| US20090045402A1 (en) * | 2007-08-13 | 2009-02-19 | Wintek Corporation | TFT array substrate and manufacturing method the same |
| JP2011054812A (ja) * | 2009-09-03 | 2011-03-17 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| WO2011111781A1 (ja) * | 2010-03-11 | 2011-09-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US20110263079A1 (en) * | 2010-04-23 | 2011-10-27 | Applies Materials, Inc. | Interface protection layaer used in a thin film transistor structure |
| TWI427784B (zh) * | 2010-07-16 | 2014-02-21 | Au Optronics Corp | 畫素結構的製造方法及有機發光元件的製造方法 |
| KR20120034982A (ko) * | 2010-10-04 | 2012-04-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101895421B1 (ko) * | 2011-02-24 | 2018-09-07 | 삼성디스플레이 주식회사 | 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들 |
| CN102945854B (zh) * | 2012-11-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
-
2012
- 2012-09-17 CN CN201210345262.2A patent/CN102881598B/zh active Active
-
2013
- 2013-09-17 EP EP13184677.6A patent/EP2709159B1/en active Active
- 2013-09-17 US US14/028,667 patent/US9171941B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050124088A1 (en) * | 2003-12-03 | 2005-06-09 | Quanta Display Inc. | Method of manufacturing a thin film transistor array |
| US20080318368A1 (en) * | 2007-06-20 | 2008-12-25 | Samsung Electronics Co., Ltd. | Method of manufacturing ZnO-based this film transistor |
| CN101685229A (zh) * | 2008-09-25 | 2010-03-31 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| CN101728277A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| WO2011086905A1 (ja) * | 2010-01-13 | 2011-07-21 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| TW201218280A (en) * | 2010-07-16 | 2012-05-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017024718A1 (zh) * | 2015-08-13 | 2017-02-16 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法和阵列基板的制作方法 |
| US9881945B2 (en) | 2015-08-13 | 2018-01-30 | Boe Technology Group Co., Ltd. | Methods of manufacturing thin film transistor and array substrate |
| CN106941081A (zh) * | 2016-01-04 | 2017-07-11 | 中华映管股份有限公司 | 制作薄膜晶体管的方法 |
| CN105448938A (zh) * | 2016-01-28 | 2016-03-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板及其制造方法 |
| CN108054103A (zh) * | 2017-12-13 | 2018-05-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN108054103B (zh) * | 2017-12-13 | 2022-01-18 | 合肥鑫晟光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN110854068A (zh) * | 2019-10-28 | 2020-02-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法及tft阵列基板 |
| CN110854068B (zh) * | 2019-10-28 | 2022-06-07 | Tcl华星光电技术有限公司 | Tft阵列基板的制备方法及tft阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102881598B (zh) | 2015-08-12 |
| US20140080254A1 (en) | 2014-03-20 |
| EP2709159A1 (en) | 2014-03-19 |
| US9171941B2 (en) | 2015-10-27 |
| EP2709159B1 (en) | 2019-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881598B (zh) | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 | |
| US10181465B2 (en) | Array substrate, display device and manufacturing method of array substrate | |
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN102790012A (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
| CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| US9461075B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102738007A (zh) | 一种薄膜晶体管的制造方法及阵列基板的制造方法 | |
| US20180188618A1 (en) | Manufacturing method of fringe field switching array substrate | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103715264A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| CN104157695A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN103700628A (zh) | 阵列基板制作方法、阵列基板及显示装置 | |
| CN105304646A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103048840A (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
| CN103021959B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| JP6440228B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN103441129A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102723365B (zh) | 一种薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |