JP2011054812A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2011054812A
JP2011054812A JP2009203274A JP2009203274A JP2011054812A JP 2011054812 A JP2011054812 A JP 2011054812A JP 2009203274 A JP2009203274 A JP 2009203274A JP 2009203274 A JP2009203274 A JP 2009203274A JP 2011054812 A JP2011054812 A JP 2011054812A
Authority
JP
Japan
Prior art keywords
layer
sacrificial layer
manufacturing
conductive layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009203274A
Other languages
English (en)
Other versions
JP2011054812A5 (ja
Inventor
Tetsushi Kawamura
哲史 河村
Hiroyuki Uchiyama
博幸 内山
Hironori Wakana
裕紀 若菜
Mutsuko Hatano
睦子 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009203274A priority Critical patent/JP2011054812A/ja
Priority to US12/843,977 priority patent/US8377742B2/en
Priority to KR1020100074987A priority patent/KR101126905B1/ko
Publication of JP2011054812A publication Critical patent/JP2011054812A/ja
Publication of JP2011054812A5 publication Critical patent/JP2011054812A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】 ソース・ドレイン電極の加工にドライエッチングを用いてトップコンタクト型ＴＦＴを形成する際のＴＦＴ特性バラツキの増大、歩留まりの低下、さらにはＴＦＴオン電流の低減を抑制することにある。
【解決手段】 薄膜トランジスタの製造方法において、金属酸化物半導体から成る導電層上に金属酸化物半導体から成る犠牲層を形成し、前記犠牲層上に金属膜を形成し、前記金属膜をドライエッチングにより加工し、前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行なう。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に、金属酸化物膜をチャネル層に用いる電界効果型トランジスタを含む半導体装置に関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ 以下、この明細書では単にＴＦＴと称する場合がある）は、ガラスなどの絶縁体基板上に形成することができ、エレクトロニクス技術において重要な役割を担うデバイスである。現在ＴＦＴのチャネル層材料としては、アモルファスシリコンまたは多結晶シリコンが最も広く使われているが、近年、これらシリコン材料を置き換えるべく、金属酸化物半導体がＴＦＴのチャネル層材料として注目を集めている。金属酸化物半導体はチャネル層としての特性が優れていることに加え、室温付近で形成できるという特徴を有する。そのため、プラスチックフィルムなどのいわゆるフレキシブル基板上へＴＦＴを形成する際のチャネル層材料の有力候補の一つとしても考えられている。
しかしながら、酸化物半導体はプラズマや加速粒子にさらされるとダメージを受け（酸素欠損）、抵抗が下がり、ときには導体化してしまうという短所を持つ。そのため、現在産業的に広く用いられているアモルファスシリコンＴＦＴと同様の構造のトップコンタクト型TFTを形成するには次の２つの課題を解決する必要がある。第一の課題は、酸化物半導体上にスパッタ法など、プラズマや加速粒子を生成する方法により金属の膜を形成する際に、酸化物半導体が受けるダメージを除去するというものである。第二の課題は、金属膜を加工しソース・ドレイン電極を形成する際にドライエッチングを用いたときに酸化物半導体が受けるダメージを除去するというものである。金属膜のスパッタ法による形成は、膜質や成膜速度、均一性、歩留まりに優れるため、量産性が高く産業的に広く用いられている方法である。また、ドライエッチングによる加工も、加工精度や加工速度に優れるため、量産性が高く産業的に広く用いられている方法である。
上述の２つの課題を解決する方法は非特許文献１および２で報告されている。非特許文献１では、Ｉｎ−Ｇａ−Ｚｎ−Ｏチャネル層中のドライエッチングによりダメージを受けた厚さ３０ｎｍ程の領域をウェットエッチングにより除去している。また、非特許文献２では、Ｉｎ−Ｇａ−Ｚｎ−Ｏチャネル層上にＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏ（高抵抗半導体）でエッチスストッパ層を形成し、ソース・ドレイン電極のドライエッチング加工の際のダメージを吸収している。
Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ａｎｄ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｌｅｔｔｅｒｓ， １２ （４） Ｈ９５−Ｈ９７ （２００９） Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ， １５６ （３） Ｈ１８４−Ｈ１８７ （２００９）
非特許文献１に記載の方法では、上述のように、ドライエッチングによりダメージを受けた領域をウェットエッチングにより除去している。しかしながら、この方法では制御性の低いウェットエッチングによりチャネル層の厚さを決定するため、大面積に多数のＴＦＴを形成する場合、チャネル層の厚さのバラツキ、従ってＴＦＴ特性のバラツキが増大し、製品の歩留まりが低下するという問題がある。
非特許文献２に記載の方法では、Ｃｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏでソース・ドレイン電極のドライエッチング加工の際のダメージを吸収しているが、この方法ではＩｎ−Ｇａ−Ｚｎ−Ｏチャネル層とソース・ドレイン電極の間に抵抗が大きいＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏ層が入るため、ＴＦＴのオン電流が低減するという問題がある。
本発明は、上述のような事情に基づいてなされたものであり、その課題は次に示す通りである。すなわち、ソース・ドレイン電極の加工にドライエッチングを用いてトップコンタクト型ＴＦＴを形成する際のＴＦＴ特性バラツキの増大、歩留まりの低下、さらにはＴＦＴオン電流の低減を抑制することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、薄膜トランジスタの製造方法において、金属酸化物半導体から成る導電層上に金属酸化物半導体から成る犠牲層を形成し、前記犠牲層上に金属膜を形成し、前記金属膜をドライエッチングにより加工し、前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行なう。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば次のとおりである。すなわち、ソース・ドレイン電極の加工にドライエッチングを用いてトップコンタクト型ＴＦＴを形成する際に、ＴＦＴ特性バラツキの増大、さらにはＴＦＴのオン電流低減を抑制することができる。
本発明の実施の形態１における半導体装置の構成および製造方法を示す断面図である。 本発明の実施の形態２における半導体装置の構成および製造方法を示す断面図である。 本発明の実施の形態３における半導体装置の構成および製造方法を示す断面図である。 本発明の実施の形態４における半導体装置の構成および製造方法を示す断面図である。 本発明の実施の形態５における半導体装置（無線タグ）の構成を示すブロック図である。 本発明の実施の形態６における半導体装置の構成を示す模式図である。 本発明の実施の形態６における半導体装置をアクティブマトリクス型液晶表示装置に適用する構成を示す模式図である。
（実施の形態１）
図１は、本実施の形態１における半導体装置の構成および製造方法を示す図である。半導体装置としていわゆるボトムゲート／トップコンタクト型酸化物ＴＦＴを挙げている。ここでいうボトムゲートとは、半導体層ＳＣＬよりも下層にゲート電極ＧＥが形成されている構造のことであり、トップコンタクトとは、半導体層ＳＣＬよりも上層にソース電極ＳＥおよびドレイン電極ＤＥが形成されている構造のことを示している。
本実施の形態１における半導体装置の製造方法は以下の通りである。まず、図１（ａ）に示すように、絶縁体基板ＳＵＢ上にゲート電極ＧＥ、ゲート絶縁膜ＧＩＦＦ、導電層ＣＬ、犠牲層ＳＬが形成される。
基板ＳＵＢは、例えば、ガラス、石英、プラスチックフィルムなどからなり、必要に応じてゲート電極ＧＥが形成される側の表面に絶縁膜のコーティングがなされている。
ゲート電極ＧＥは、導電性の材料、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜からなり、その成膜はＣＶＤ法やスパッタ法などにより行ない、加工は一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なう。
ゲート絶縁膜ＧＩＦＦは、Ｓｉ−Ｏ、Ａｌ−Ｏなどの酸化物絶縁膜を用いるのが好ましいが、Ｓｉ−Ｎなど酸化物以外の無機絶縁膜、パリレンなどの有機絶縁膜を用いても良い。ゲート絶縁膜ＧＩＦＦの成膜は、ＣＶＤ法やスパッタ法、塗布法などにより行なう。
導電層ＣＬ、犠牲層ＳＬは、Ｚｎ−Ｏ、Ｉｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されており、それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。導電層ＣＬの厚さは５ｎｍ以上が望ましく、犠牲層ＳＬの厚さは３０ｎｍ以上が望ましい。また、導電層ＣＬ、犠牲層ＳＬの素子分離のための島状加工は一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより行なう。さらに、無機酸、あるいは有機酸からなるウェットエッチング液に対するエッチレートは、導電層ＣＬのほうが犠牲層ＳＬよりも低い。エッチレートに差を設けるためには、たとえば導電層ＣＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする、あるいは、導電層ＣＬの緻密度（したがって屈折率）を犠牲層ＳＬよりも高くするなどの方法をとる。
導電層ＣＬ、犠牲層ＳＬの組み合わせとしては上述の材料の中から種々の組み合わせが考えられる。中でも、例えば導電層ＣＬがＺｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、犠牲層ＳＬがＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成るような組み合わせが好ましい。
導電層ＣＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする方法としては、導電層ＣＬを成膜する際の原材料中のＳｎ濃度を犠牲層ＳＬを成膜する際の原材料よりも高くする方法をとる。例えば、両層をスパッタ法やＰＬＤ法により形成する場合、導電層ＣＬ用のターゲット中のＳｎ濃度を犠牲層ＳＬ用のターゲットよりも高くしたり、導電層ＣＬの成膜の際のみＳｎターゲットを同時に置いたりする。また、導電層ＣＬの緻密度を犠牲層ＳＬよりも高くする方法としては、導電層ＣＬの成膜レートを犠牲層ＳＬよりも小さくする、導電層ＣＬの成膜温度を犠牲層ＳＬよりも低くするなどの方法をとる。
その後、図１（ｂ）に示すように、犠牲層ＳＬの上に金属膜ＭＦを形成する。金属膜ＭＦは、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜によって形成される。
その後、図１（ｃ）に示すように、金属膜ＭＦを一般的なフォトリソグラフィー技術とドライエッチングの組み合わせによりソース電極ＳＥ、ドレイン電極ＤＥの形状に加工する。その際、ソース電極ＳＥ−ドレイン電極ＤＥ間の開口部の下の犠牲層ＳＬがプラズマおよび加速粒子にさらされるため、ダメージ領域ＤＲが形成される。
その後、図１（ｄ）に示すように、ダメージ領域ＤＲを無機酸、あるいは有機酸からなるエッチング液を用いたウェットエッチングにより除去する。このとき、導電層ＣＬのほうが犠牲層ＳＬよりもエッチレートが小さいため、ウェットエッチングは導電層ＣＬの表面で自動的に停止し、実質的にウェットエッチングによる導電層ＣＬの膜厚の減少はない。ここで、ドライエッチングではなく、ウェットエッチングを用いている理由は、ドライエッチングの際に導電層ＣＬがプラズマや加速粒子にさらされ、ダメージを受けることを回避するためである。
本実施の形態１によれば、制御性の低いウェットエッチングによってダメージ領域ＤＲを除去しても実質的に導電層ＣＬのオーバーエッチによる膜厚の減少がないため、ＴＦＴのチャネル層（本実施の形態１では導電層ＣＬ）の厚さのバラツキを抑制することができる。すなわち、ＴＦＴの特性バラツキの増大、ＴＦＴの歩留まりの低下を抑制することができる。また、ソース電極ＳＥおよびドレイン電極ＤＥとチャネル層（導電層ＣＬ）の間に挟まれるドライエッチダメージ吸収層（本発明では犠牲層ＳＬ）がＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏのような高抵抗半導体ではないため、ＴＦＴのオン電流の低減を抑制することができる。
（実施の形態２）
図２は、本実施の形態２における半導体装置の構成および製造方法を示す図である。実施の形態１との違いは半導体層ＳＣＬが３層からなる点であり、それ以外の点は実施の形態１と同一である。実施の形態1では、導電層ＣＬのエッチレートを犠牲層ＳＬよりも低くすることで、犠牲層ＳＬのウェットエッチング除去の際に導電層ＣＬの表面でウェットエッチングが自動的に停止したが、本実施の形態２では、エッチング停止機能を導電層ＣＬと犠牲層ＳＬの間に形成するエッチストッパ層ＥＳＬに担わせる。すなわち、エッチストッパ層ＥＳＬの表面でウェットエッチングが自動的に停止する。
導電層ＣＬ、エッチストッパ層ＥＳＬ、犠牲層ＳＬは、Ｚｎ−Ｏ、Ｉｎ-Ｏ、Ｇａ-Ｏ、Ｓｎ-Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されており、それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。導電層ＣＬ、エッチストッパ層ＥＳＬの厚さは５ｎｍ以上が望ましく、犠牲層ＳＬの厚さは３０ｎｍ以上が望ましい。また、導電層ＣＬ、エッチストッパ層ＥＳＬ、犠牲層ＳＬの素子分離のための島状加工は一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより行なう。さらに、無機酸、あるいは有機酸からなるウェットエッチング液に対するエッチレートは、エッチストッパ層ＥＳＬのほうが犠牲層ＳＬよりも低い。エッチレートに差を設けるためには、たとえばエッチストッパ層ＥＳＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする、あるいは、エッチストッパ層ＥＳＬの緻密度（したがって屈折率）を犠牲層ＳＬよりも高くするなどの方法をとる。
エッチストッパ層ＥＳＬ、犠牲層ＳＬの組み合わせとしては上述の材料の中から種々の組み合わせが考えられる。中でも、例えばエッチストッパ層ＥＳＬがＺｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、犠牲層ＳＬがＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成るような組み合わせが好ましい。
エッチストッパ層ＥＳＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする方法としては、エッチストッパ層ＥＳＬを成膜する際の原材料中のＳｎ濃度を犠牲層ＳＬを成膜する際の原材料よりも高くする方法をとる。例えば、両層をスパッタ法やＰＬＤ法により形成する場合、エッチストッパ層ＥＳＬ用のターゲット中のＳｎ濃度を犠牲層ＳＬ用のターゲットよりも高くしたり、エッチストッパ層ＥＳＬの成膜の際のみＳｎターゲットを同時に置いたりする。また、エッチストッパ層ＥＳＬの緻密度を犠牲層ＳＬよりも高くする方法としては、エッチストッパ層ＥＳＬの成膜レートを犠牲層ＳＬよりも小さくする、エッチストッパ層ＥＳＬの成膜温度を犠牲層ＳＬよりも低くするなどの方法をとる。
本実施の形態２によれば、実施の形態１と同様に、制御性の低いウェットエッチングによってダメージ領域ＤＲを除去しても実質的にエッチストッパ層ＥＳＬのオーバーエッチによる膜厚の減少がないため、ＴＦＴのチャネル層（本実施の形態２では導電層ＣＬ＋エッチストッパ層ＥＳＬ）の厚さのバラツキを抑制することができる。すなわち、ＴＦＴの特性バラツキの増大、ＴＦＴの歩留まりの低下を抑制することができる。また、ソース電極ＳＥおよびドレイン電極ＤＥとチャネル層（導電層ＣＬ＋エッチストッパ層ＥＳＬ）の間に挟まれるドライエッチダメージ吸収層（本発明では犠牲層ＳＬ）がＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏのような高抵抗半導体ではないため、ＴＦＴのオン電流の低減を抑制することができる。加えて、導電性能の主要部分を導電層ＣＬにより決定することができ、エッチング停止性能をエッチトップ層ＥＳＬにより決定することができる。これにより、ＴＦＴのチャネルの導電性と加工性を独立に制御することが可能になり、実施の形態１に比べて用いる材料の選択肢が増える。
（実施の形態３）
図３は、本実施の形態３における半導体装置の構成および製造方法を示す図である。半導体装置としていわゆるトップゲート／トップコンタクト型酸化物ＴＦＴを挙げている。ここでいうトップゲートとは、半導体層ＳＣＬよりも上層にゲート電極ＧＥが形成されている構造のことであり、トップコンタクトとは、半導体層ＳＣＬよりも上層にソース電極ＳＥおよびドレイン電極ＤＥが形成されている構造のことを示している。
本実施の形態３における半導体装置の製造方法は以下の通りである。まず、図３（ａ）に示すように、絶縁体基板ＳＵＢ上に導電層ＣＬ、犠牲層ＳＬ、金属膜ＭＦが形成される。
基板ＳＵＢは、例えば、ガラス、石英、プラスチックフィルムなどからなり、必要に応じて導電層ＣＬ、犠牲層ＳＬからなる半導体層ＳＣＬが形成される側の表面に絶縁膜のコーティングがなされている。
導電層ＣＬ、犠牲層ＳＬは、Ｚｎ−Ｏ、Ｉｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されており、それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。導電層ＣＬの厚さは５ｎｍ以上が望ましく、犠牲層ＳＬの厚さは３０ｎｍ以上が望ましい。また、導電層ＣＬ、犠牲層ＳＬの素子分離のための島状加工は一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより行なう。さらに、無機酸、あるいは有機酸からなるウェットエッチング液に対するエッチレートは、導電層ＣＬのほうが犠牲層ＳＬよりも低い。エッチレートに差を設けるためには、たとえば導電層ＣＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする、あるいは、導電層ＣＬの緻密度（したがって屈折率）を犠牲層ＳＬよりも高くするなどの方法をとる。
導電層ＣＬ、犠牲層ＳＬの組み合わせとしては上述の材料の中から種々の組み合わせが考えられる。中でも、例えば導電層ＣＬがＺｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、犠牲層ＳＬがＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成るような組み合わせが好ましい。
導電層ＣＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする方法としては、導電層ＣＬを成膜する際の原材料中のＳｎ濃度を犠牲層ＳＬを成膜する際の原材料よりも高くする方法をとる。例えば、両層をスパッタ法やＰＬＤ法により形成する場合、導電層ＣＬ用のターゲット中のＳｎ濃度を犠牲層ＳＬ用のターゲットよりも高くしたり、導電層ＣＬの成膜の際のみＳｎターゲットを同時に置いたりする。また、導電層ＣＬの緻密度を犠牲層ＳＬよりも高くする方法としては、導電層ＣＬの成膜レートを犠牲層ＳＬよりも小さくする、導電層ＣＬの成膜温度を犠牲層ＳＬよりも低くするなどの方法をとる。
金属膜ＭＦは、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜によって形成される。
その後、図３（ｂ）に示すように、金属膜ＭＦを一般的なフォトリソグラフィー技術とドライエッチングの組み合わせによりソース電極ＳＥ、ドレイン電極ＤＥの形状に加工する。その際、ソース電極ＳＥ−ドレイン電極ＤＥ間の開口部の下の犠牲層ＳＬがプラズマおよび加速粒子にさらされるため、ダメージ領域ＤＲが形成される。
その後、図３（ｃ）に示すように、ダメージ領域ＤＲを無機酸、あるいは有機酸からなるエッチング液を用いたウェットエッチングにより除去する。このとき、導電層ＣＬのほうが犠牲層ＳＬよりもエッチレートが低いため、ウェットエッチングは導電層ＣＬの表面で自動的に停止し、実質的にウェットエッチングによる導電層ＣＬの膜厚の減少はない。ここで、ドライエッチングではなく、ウェットエッチングを用いている理由は、ドライエッチングの際に導電層ＣＬがプラズマや加速粒子にさらされ、ダメージを受けることを回避するためである。
その後、図３（ｄ）に示すように、半導体層ＳＣＬ、ソース電極ＳＥ、ドレイン電極ＤＥを被覆する形でゲート絶縁膜ＧＩＦを形成し、その上にゲート電極ＧＥを形成する。
ゲート絶縁膜ＧＩＦは、Ｓｉ−Ｏ、Ａｌ−Ｏなどの酸化物絶縁膜を用いるのが好ましいが、Ｓｉ−Ｎなど酸化物以外の無機絶縁膜、パリレンなどの有機絶縁膜を用いても良い。ゲート絶縁膜ＧＩＦの成膜は、ＣＶＤ法やスパッタ法、塗布法などにより行なう。
ゲート電極ＧＥは、導電性の材料、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜からなり、その成膜はＣＶＤ法やスパッタ法などにより行ない、加工は一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なう。
本実施の形態３によれば、制御性の低いウェットエッチングによってダメージ領域ＤＲを除去しても実質的に導電層ＣＬのオーバーエッチによる膜厚の減少がないため、ＴＦＴのチャネル層（本実施の形態３では導電層ＣＬ）の厚さのバラツキを抑制することができる。すなわち、ＴＦＴの特性バラツキの増大、ＴＦＴの歩留まりの低下を抑制することができる。また、ソース電極ＳＥおよびドレイン電極ＤＥとチャネル層（導電層ＣＬ）の間に挟まれるドライエッチダメージ吸収層（本発明では犠牲層ＳＬ）がＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏのような高抵抗半導体ではないため、ＴＦＴのオン電流の低減を抑制することができる。
（実施の形態４）
図４は、本実施の形態４における半導体装置の構成および製造方法を示す図である。実施の形態３との違いは半導体層ＳＣＬが３層からなる点であり、それ以外の点は実施の形態３と同一である。実施の形態３では、導電層ＣＬのエッチレートを犠牲層ＳＬよりも低くすることで、犠牲層ＳＬのウェットエッチング除去の際に導電層ＣＬの表面でウェットエッチングが自動的に停止したが、本実施の形態２では、エッチング停止機能を導電層ＣＬと犠牲層ＳＬの間に形成するエッチストッパ層ＥＳＬに担わせる。すなわち、エッチストッパ層ＥＳＬの表面でウェットエッチングが自動的に停止する。
導電層ＣＬ、エッチストッパ層ＥＳＬ、犠牲層ＳＬはＺｎ−Ｏ、Ｉｎ-Ｏ、Ｇａ-Ｏ、Ｓｎ-Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されており、それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。導電層ＣＬ、エッチストッパ層ＥＳＬの厚さは５ｎｍ以上が望ましく、犠牲層ＳＬの厚さは３０ｎｍ以上が望ましい。また、導電層ＣＬ、エッチストッパ層ＥＳＬ、犠牲層ＳＬの素子分離のための島状加工は一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより行なう。さらに、無機酸、あるいは有機酸からなるウェットエッチング液に対するエッチレートは、エッチストッパ層ＥＳＬのほうが犠牲層ＳＬよりも低い。エッチレートに差を設けるためには、たとえばエッチストッパ層ＥＳＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする、あるいは、エッチストッパ層ＥＳＬの緻密度（したがって屈折率）を犠牲層ＳＬよりも高くするなどの方法をとる。
エッチストッパ層ＥＳＬ、犠牲層ＳＬの組み合わせとしては上述の材料の中から種々の組み合わせが考えられる。中でも、例えばエッチストッパ層ＥＳＬがＺｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、犠牲層ＳＬがＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成るような組み合わせが好ましい。
エッチストッパ層ＥＳＬ内のＳｎ濃度を犠牲層ＳＬよりも高くする方法としては、エッチストッパ層ＥＳＬを成膜する際の原材料中のＳｎ濃度を犠牲層ＳＬを成膜する際の原材料よりも高くする方法をとる。例えば、両層をスパッタ法やＰＬＤ法により形成する場合、エッチストッパ層ＥＳＬ用のターゲット中のＳｎ濃度を犠牲層ＳＬ用のターゲットよりも高くしたり、エッチストッパ層ＥＳＬの成膜の際のみＳｎターゲットを同時に置いたりする。また、エッチストッパ層ＥＳＬの緻密度を犠牲層ＳＬよりも高くする方法としては、エッチストッパ層ＥＳＬの成膜レートを犠牲層ＳＬよりも小さくする、エッチストッパ層ＥＳＬの成膜温度を犠牲層ＳＬよりも低くするなどの方法をとる。
本実施の形態４によれば、実施の形態１と同様に、制御性の低いウェットエッチングによってダメージ領域ＤＲを除去しても実質的にエッチストッパ層ＥＳＬのオーバーエッチによる膜厚の減少がないため、ＴＦＴのチャネル層（本実施の形態４では導電層ＣＬ＋エッチストッパ層ＥＳＬ）の厚さのバラツキを抑制することができる。すなわち、ＴＦＴの特性バラツキの増大、ＴＦＴの歩留まりの低下を抑制することができる。また、ソース電極ＳＥおよびドレイン電極ＤＥとチャネル層（導電層ＣＬ＋エッチストッパ層ＥＳＬ）の間に挟まれるドライエッチダメージ吸収層（本発明では犠牲層ＳＬ）がＣｕ−Ｉｎ−Ｇａ−Ｚｎ−Ｏのような高抵抗半導体ではないため、ＴＦＴのオン電流の低減を抑制することができる。加えて、導電性能の主要部分を導電層ＣＬにより決定することができ、エッチング停止性能をエッチトップ層ＥＳＬにより決定することができる。これにより、ＴＦＴのチャネルの導電性と加工性を独立に制御することが可能になり、実施の形態３に比べて用いる材料の選択肢が増える。
（実施の形態５）
図５は本実施の形態５における半導体装置の構成を示す図である。実施の形態１〜４に示す構造のＴＦＴを用いてアンテナ共振回路ＡＲ、整流器ＲＣＴ、変調器ＭＯＤ、デジタル回路ＤＧＣなどを構成し、無線タグを形成している。無線タグはリーダＲＤまたはライタＷＲと無線で通信を行うことができるようになっている。
（実施の形態６）
図６は本実施の形態６における半導体装置の構成を示す図である。本実施の形態６では、前記実施の形態１〜４の構造を有するＴＦＴを構成要素とする素子が基板ＳＵＢ上にアレイ状に配置されている。前記実施の形態１〜４に示すＴＦＴを、アレイ内の各素子のスイッチングや駆動用のトランジスタに用いることはもちろん、このＴＦＴのゲート電極ＧＥと接続されるゲート線ＧＬに信号を送るゲート線駆動回路ＧＤＣや、このＴＦＴのソース電極ＳＥあるいはドレイン電極ＤＥと接続されるデータ線ＤＬに信号を送るデータ線駆動回路ＤＤＣを構成するトランジスタに用いてもよい。この場合、各素子のＴＦＴとゲート線駆動回路ＧＤＣあるいはデータ線駆動回路ＤＤＣ内のＴＦＴを並行して形成することができる。
アクティブマトリクス型液晶表示装置に上述したアレイを適用する場合、各素子は、例えば、図７に示すような構成になる。図中ｘ方向に延在するゲート線ＧＬに走査信号が供給されると、ＴＦＴがオンし、このオンされたＴＦＴを通して、図中ｙ方向に延在するデータ線ＤＬからの映像信号が画素電極ＰＥに供給される。なお、ゲート線ＧＬは図中ｙ方向に並設され、データ線ＤＬは図中ｘ方向に並設され、隣接する一対のゲート線ＧＬと隣接する一対のドレイン線ＤＬで囲まれる領域（画素領域）に画素電極ＰＥが配置されている。この場合、例えば、データ線ＤＬがソース電極ＳＥと電気的に接続され、画素電極ＰＥがドレイン電極ＤＥと電気的に接続される。あるいは、データ線ＤＬがソース電極ＳＥを兼ねてもよい。また、液晶表示装置に限らず有機ＥＬ表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタにＴＦＴを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタにＴＦＴを適用してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明における半導体装置は、無線タグ、記憶素子アレイなどを構成するトランジスタや周辺回路などに適用できる。また、透過型、反射型、半透過型の各液晶表示装置、並びに有機ＥＬ表示装置などの各画素を駆動するトランジスタや周辺回路などにも適用できる。
ＡＲ アンテナ共振回路
ＣＬ 導電層
ＤＤＣ データ線駆動回路
ＤＥ ドレイン電極
ＤＧＣ デジタル回路
ＤＬ データ線
ＤＲ ダメージ領域
ＥＳＬ エッチストッパ層
ＧＤＣ ゲート線駆動回路
ＧＥ ゲート電極
ＧＩＦ ゲート絶縁膜
ＧＬ ゲート線
ＭＦ 金属膜
ＭＯＤ 変調器
ＰＥ 画素電極
ＲＣＴ 整流器
ＲＤ リーダ
ＳＣＬ 半導体層
ＳＥ ソース電極
ＳＬ 犠牲層
ＳＵＢ 基板
ＴＦＴ 酸化物ＴＦＴ
ＷＲ ライタ

Claims (20)

  1. 薄膜トランジスタの製造方法において、
    金属酸化物半導体から成る導電層上に金属酸化物半導体から成る犠牲層を形成し、
    前記犠牲層上に金属膜を形成し、
    前記金属膜をドライエッチングにより加工し、
    前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行うことを特徴とする薄膜トランジスタの製造方法。
  2. 請求項１記載の製造方法において、
    前記導電層のエッチングレートは、前記犠牲層のエッチングレートより低いことを特徴とする製造方法。
  3. 請求項１記載の製造方法において、
    前記導電層のＳｎ濃度は、前記犠牲層のＳｎ濃度より高いことを特徴とする製造方法。
  4. 請求項１記載の製造方法において、
    前記導電層の緻密度は、前記犠牲層の緻密度より高いことを特徴とする製造方法。
  5. 請求項３記載の製造方法において、
    前記導電層は、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、
    前記犠牲層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成ることを特徴とするの製造方法。
  6. 薄膜トランジスタの製造方法において、
    金属酸化物半導体から成る導電層上に金属酸化物半導体から成るエッチストッパ層を形成し、
    前記エッチストッパ層上に金属酸化物半導体から成る犠牲層を形成し、
    前記犠牲層上に金属膜を形成し、
    前記金属膜をドライエッチングにより加工し、
    前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行うことを特徴とする薄膜トランジスタの製造方法。
  7. 請求項６記載の製造方法において、
    前記エッチストッパ層のエッチングレートは、前記犠牲層のエッチングレートより低いことを特徴とする製造方法。
  8. 請求項６記載の製造方法において、
    前記エッチストッパ層のＳｎ濃度は、前記犠牲層のＳｎ濃度より高いことを特徴とする製造方法。
  9. 請求項６記載の製造方法において、
    前記導電層の緻密度は、前記犠牲層の緻密度より高いことを特徴とする製造方法。
  10. 請求項８記載の製造方法において、
    前記エッチストッパ層は、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、
    前記犠牲層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成ることを特徴とする製造方法。
  11. 金属酸化物半導体から成る導電層上に金属酸化物半導体から成る犠牲層を形成し、
    前記犠牲層上に金属膜を形成し、
    前記金属膜をドライエッチングにより加工し、
    前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行うことにより製造されたことを特徴とする薄膜トランジスタ。
  12. 請求項１１記載の薄膜トランジスタにおいて、
    前記導電層のエッチングレートは、前記犠牲層のエッチングレートより低いことを特徴とする薄膜トランジスタ。
  13. 請求項１１記載の薄膜トランジスタにおいて、
    前記導電層のＳｎ濃度は、前記犠牲層のＳｎ濃度より高いことを特徴とする薄膜トランジスタ。
  14. 請求項１１記載の薄膜トランジスタにおいて、
    前記導電層の緻密度は、前記犠牲層の緻密度より高いことを特徴とする薄膜トランジスタ。
  15. 請求項１３記載の薄膜トランジスタにおいて、
    前記導電層は、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、
    前記犠牲層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成ることを特徴とする薄膜トランジスタ。
  16. 金属酸化物半導体から成る導電層上に金属酸化物半導体から成るエッチストッパ層を形成し、
    前記エッチストッパ層上に金属酸化物半導体から成る犠牲層を形成し、
    前記犠牲層上に金属膜を形成し、
    前記金属膜をドライエッチングにより加工し、
    前記ドライエッチングにより露出した前記犠牲層へウェットエッチングを行うことにより製造されたことを特徴とする薄膜トランジスタ。
  17. 請求項１６記載の薄膜トランジスタにおいて、
    前記エッチストッパ層のエッチングレートは、前記犠牲層のエッチングレートより低いことを特徴とする薄膜トランジスタ。
  18. 請求項１６記載の薄膜トランジスタにおいて、
    前記エッチストッパ層のＳｎ濃度は、前記犠牲層のＳｎ濃度より高いことを特徴とする薄膜トランジスタ。
  19. 請求項１６記載の薄膜トランジスタにおいて、
    前記導電層の緻密度は、前記犠牲層の緻密度より高いことを特徴とする薄膜トランジスタ。
  20. 請求項１８記載の薄膜トランジスタにおいて、
    前記エッチストッパ層は、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏの何れか一つから成り、
    前記犠牲層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏの何れか一つから成ることを特徴とする薄膜トランジスタ。
JP2009203274A 2009-09-03 2009-09-03 薄膜トランジスタおよびその製造方法 Pending JP2011054812A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009203274A JP2011054812A (ja) 2009-09-03 2009-09-03 薄膜トランジスタおよびその製造方法
US12/843,977 US8377742B2 (en) 2009-09-03 2010-07-27 Thin film transistor and method for manufacturing the same
KR1020100074987A KR101126905B1 (ko) 2009-09-03 2010-08-03 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203274A JP2011054812A (ja) 2009-09-03 2009-09-03 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2011054812A true JP2011054812A (ja) 2011-03-17
JP2011054812A5 JP2011054812A5 (ja) 2012-04-26

Family

ID=43623495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203274A Pending JP2011054812A (ja) 2009-09-03 2009-09-03 薄膜トランジスタおよびその製造方法

Country Status (3)

Country Link
US (1) US8377742B2 (ja)
JP (1) JP2011054812A (ja)
KR (1) KR101126905B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013167A (ko) 2013-06-28 2016-02-03 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그 제조 방법
KR20160098360A (ko) 2014-01-15 2016-08-18 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
US10026754B2 (en) 2016-05-19 2018-07-17 Japan Dispaly Inc. Display device
US10317763B2 (en) 2016-11-02 2019-06-11 Japan Display Inc. Display device
US10439010B2 (en) 2016-09-21 2019-10-08 Japan Display Inc. Display device
US10488569B2 (en) 2017-01-17 2019-11-26 Japan Display Inc. Display device
US10707240B2 (en) 2017-09-07 2020-07-07 Japan Display Inc. Display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
KR101854197B1 (ko) * 2011-05-12 2018-06-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
CN103996618B (zh) * 2014-05-09 2017-01-18 上海大学 Tft电极引线制造方法
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
US9682189B2 (en) * 2015-02-27 2017-06-20 Carefusion 2200, Inc. Smart check valve
US20190013334A1 (en) * 2017-07-05 2019-01-10 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for array substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2009135380A (ja) * 2007-05-30 2009-06-18 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416472B2 (ja) 1997-07-15 2003-06-16 シャープ株式会社 半導体素子
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6623653B2 (en) * 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
CN100367103C (zh) 2002-04-16 2008-02-06 夏普株式会社 基片、具有该基片的液晶显示器及其制造方法
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101446249B1 (ko) * 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US8558324B2 (en) * 2008-05-06 2013-10-15 Korea Institute Of Science And Technology Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2009135380A (ja) * 2007-05-30 2009-06-18 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013167A (ko) 2013-06-28 2016-02-03 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그 제조 방법
KR20160098360A (ko) 2014-01-15 2016-08-18 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
US9640556B2 (en) 2014-01-15 2017-05-02 Kobe Steel, Ltd. Thin film transistor
US10026754B2 (en) 2016-05-19 2018-07-17 Japan Dispaly Inc. Display device
US10573666B2 (en) 2016-05-19 2020-02-25 Japan Display Inc. Display device
US11049882B2 (en) 2016-05-19 2021-06-29 Japan Display Inc. Display device
US10439010B2 (en) 2016-09-21 2019-10-08 Japan Display Inc. Display device
US10317763B2 (en) 2016-11-02 2019-06-11 Japan Display Inc. Display device
US10459304B2 (en) 2016-11-02 2019-10-29 Japan Display Inc. Display device
US10488569B2 (en) 2017-01-17 2019-11-26 Japan Display Inc. Display device
US10707240B2 (en) 2017-09-07 2020-07-07 Japan Display Inc. Display device

Also Published As

Publication number Publication date
KR20110025072A (ko) 2011-03-09
US20110049508A1 (en) 2011-03-03
US8377742B2 (en) 2013-02-19
KR101126905B1 (ko) 2012-03-20

Similar Documents

Publication Publication Date Title
JP2011054812A (ja) 薄膜トランジスタおよびその製造方法
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5503667B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5554832B2 (ja) 薄膜トランジスタおよびその製造方法
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
US9666719B2 (en) Semiconductor device and manufacturing method thereof
US8604470B2 (en) Oxide thin film transistor and method of fabricating the same
JP6059968B2 (ja) 半導体装置、及び液晶表示装置
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
WO2012117778A1 (ja) 半導体装置の製造方法および半導体装置
US9754970B2 (en) Thin film transistor, fabricating method thereof, array substrate and display device
JP2007250804A (ja) 薄膜トランジスタ基板及びその製造方法
KR101896975B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20130146864A1 (en) Thin film transistor display panel and manufacturing method thereof
JP5666616B2 (ja) 酸化物半導体装置の製造方法
CN107026208B (zh) 半导体装置和半导体装置的制造方法
JP2014157907A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325