TWI559553B - 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 - Google Patents

氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 Download PDF

Info

Publication number
TWI559553B
TWI559553B TW099134695A TW99134695A TWI559553B TW I559553 B TWI559553 B TW I559553B TW 099134695 A TW099134695 A TW 099134695A TW 99134695 A TW99134695 A TW 99134695A TW I559553 B TWI559553 B TW I559553B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
thin film
film transistor
Prior art date
Application number
TW099134695A
Other languages
English (en)
Other versions
TW201133862A (en
Inventor
金光淑
金民圭
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201133862A publication Critical patent/TW201133862A/zh
Application granted granted Critical
Publication of TWI559553B publication Critical patent/TWI559553B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

氧化物半導體薄膜電晶體、製造其之方法及包含其之有 機電致發光裝置
本發明的實施例關於一種薄膜電晶體,且更明確地說,關於一種包含以HfInZnO為基礎之氧化物半導體層作為通道層的薄膜電晶體,本發明還關於一種製造其之方法,以及一種包含其之有機電致發光裝置。
相關申請案交叉參考
本申請案主張2009年12月15日在韓國智慧財產局提申的韓國專利申請案第10-2009-0125032號的權利,本文以引用的方式將其揭示內容完整併入。
薄膜電晶體(Thin Film Transistor,TFT)係一種特殊類型的場效電晶體,其係藉由在一絕緣支撐基板上沉積由一半導體材料製成的薄膜所製成。該TFT基本上包含三個終端(舉例來說,一個閘極、一個汲極、以及一個源極)並且主要係作為一切換裝置。
目前,市售產品(例如,筆記型電腦、PC螢幕、TV、行動裝置、以及類似物)大部分都包含非晶矽薄膜電晶體(Amorphous Silicon Thin Film Transistor,a-Si TFT)。非晶矽可能會被沉積在廣大區域上方並且很容易在低溫處被沉積在一玻璃基板之上,並且因而被廣泛地使用在TFT之中。然而,當具有較大型尺寸與較高影像品質的顯示裝置的要求提高時,便需要用到電子移動率高於a-Si TFT(舉例來說,0.5至1cm2/Vs)並且具有適當製造技術的較高效能薄膜電晶體。
多晶矽(PolySilicon,poly-Si)TFT的移動率有數十個至數百個cm2/Vs,且因此可於一基板中埋置一較高移動率所需要的資料驅動電路或是週邊電路。此外,此等TFT的通道可以很短,且因而,螢幕的孔徑比可以很高。再者,poly-Si TFT還可以有高解析度,操作在低驅動電壓處,具有低功率消耗,而且具有較小的特徵惡化結果。然而,用於製造poly-Si TFT的結晶化製程卻很複雜,而且因而可能會提高額外的製造成本。此外,由於技術問題的關係(例如,製造設備限制或是均勻性缺陷),現在已經無法製造使用poly-Si TFT的大型基板。
氧化物半導體裝置兼具TFT及poly-Si TFT兩者的優點。氧化物半導體裝置可以在低溫處製造,很容易製造出大型尺寸,而且具有和poly-Si TFT類似的高移動率以及優越的電氣特徵。因此,目前正在研究於一TFT的通道區域中使用一氧化物半導體層。
然而,最近的報告卻揭示出,當曝露在電漿或是外部媒介(舉例來說,濕氣、氧氣、或是類似物)之中時,常用的InGaZnO氧化物半導體裝置的特徵會變差。另外,為保護該氧化物半導體層,必須在該氧化物半導體層之上沉積一蝕刻阻止層。然而,端視用於形成該蝕刻阻止層的條件而定,該等氧化物 半導體裝置的特徵可能會嚴重的惡化。此外,該等氧化物半導體裝置的特徵不會惡化的條件範圍相當有限,因此,氧化物半導體裝置需要澈底的改變。
本發明的實施例提供一種具有強化電氣特徵與穩定性的氧化物半導體薄膜電晶體,以及一種製造其之方法,以及一種包含其之有機電致發光裝置。
根據本發明實施例的一項觀點提供一種薄膜電晶體,其包含:一基板;一被形成在該基板之上的閘極電極;一閘極絕緣層,其會被形成在該閘極電極以及該基板的裸露部分之上;一被形成在該閘極絕緣層之上的氧化物半導體層,用以對應於該閘極電極,並且包含一以HfInZnO為基礎的氧化物半導體,其中,該氧化物半導體層具有一Zn濃度梯度;以及源極區與汲極區,它們會分別被形成在該氧化物半導體層的兩側與該閘極絕緣層之上。
根據本發明實施例的另一項觀點提供一種薄膜電晶體,其包含:一基板;一被形成在該基板之上的閘極電極;一閘極絕緣層,其會被形成在該閘極電極以及該基板的裸露部分之上;一被形成在該閘極絕緣層之上的氧化物半導體層,用以對應於該閘極電極,其包含一被形成在該閘極絕緣層之上的第一層以及一被形成在該第一層之上的第二層,並且包含一以HfInZnO為基礎的氧化物半導體,其中,Zn的濃度在該第二層之中會高於該第一層之中;以及源極區與汲極區,它們會分別被形成在該氧化物半導體層的兩側與該閘極絕緣層之上。
根據本發明實施例的另一項觀點提供一種製造薄膜電晶體的方法,該方法包含:在一基板之上形成一閘極電極;在該閘極電極以及該基板的裸露部分之上形成一閘極絕緣層;在該閘極絕緣層之上形成一具有Zn濃度梯度之以HfInZnO為基礎的氧化物半導體層;以及形成源極區與汲極區,它們會分別被延伸在該氧化物半導體層的兩側與該閘極絕緣層之上。
根據本發明實施例的另一項觀點提供一種製造薄膜電晶體的方法,該方法包含:在一基板之上形成一閘極電極;在該閘極電極以及該基板的裸露部分之上形成一閘極絕緣層;形成一以HfInZnO為基礎的氧化物半導體層,其包含一被形成在該閘極絕緣層之上的第一層以及一被形成在該第一層之上的第二層,其中,Zn的濃度在該第二層之中會高於該第一層之中;以及形成源極區與汲極區,它們會分別被延伸在該氧化物半導體層的兩側與該閘極絕緣層之上。
10‧‧‧氧化物半導體薄膜電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣層
17‧‧‧氧化物半導體層
19‧‧‧源極與汲極
20‧‧‧氧化物半導體薄膜電晶體
21‧‧‧基板
23‧‧‧閘極電極
25‧‧‧閘極絕緣層
27‧‧‧氧化物半導體層
27a‧‧‧第一氧化物半導體層
27b‧‧‧第二氧化物半導體層
29‧‧‧源極與汲極
100‧‧‧薄膜電晶體
111‧‧‧基板
113‧‧‧閘極電極
115‧‧‧閘極絕緣層
117‧‧‧以HfInZnO為基礎的氧化物半導體層
119‧‧‧源極與汲極
131‧‧‧陽極
135‧‧‧有機薄膜層
137‧‧‧陰極
300‧‧‧有機電致發光裝置
參考隨附圖式來詳細說明本發明的示範性實施例會更明白本發明實施例的上面與其它特點及優點,其中:圖1所示的係根據一實施例,包含一氧化物半導體層的薄膜電晶體的結構的剖面圖;圖2所示的係根據另一實施例,包含一氧化物半導體層的薄膜電晶體的結構的剖面圖;圖3A至3D依序顯示的係根據一實施例,用於製造一薄膜電晶體的方法的剖面圖; 圖4A至4D依序顯示的係根據另一實施例,用於製造一薄膜電晶體的方法的剖面圖;圖5所示的係根據一實施例,一以HfInZnO為基礎的氧化物半導體薄膜電晶體之特徵與穩定性依照Zn之濃度的測量結果關係圖;以及圖6所示的係根據一實施例,包含一薄膜電晶體的有機電致發光裝置的剖面圖。
現在將參考隨附圖式來更完整說明本發明實施例,在隨附圖式中會顯示示範性實施例。不過,本發明實施例亦可以許多不同形式來具現而且不應該被視為受限於本文所提出的實施例;確切地說,提供該些實施例係為讓本揭示內容更臻透澈與完整,並且完整傳達本發明實施例的概念給熟習本技術的人士。
本文中所使用的「以HfInZnO為基礎的氧化物半導體」一詞所指的係包含鉿(Hf)、銦(In)、鋅(Zn)、以及氧(O)的氧化物半導體,其中,Hf、In、Zn、以及O的組成比例可以改變。於本說明書中,Hf與Zn的濃度係以原子百分比(at%)來表示,而且Hf、In、以及Zn的總原子百分比(at%)為100。
圖1所示的係根據一實施例,包含一氧化物半導體層的氧化物半導體薄膜電晶體10的結構的剖面圖。
參考圖1,該氧化物半導體薄膜電晶體10包含:一基板11;一被形成在該基板11之上的閘極電極13;一閘極絕緣層15,其會被形成在該閘極電極13以及該基板11的裸露部分之上;一被形成在該閘極絕緣層15之上的氧化物 半導體層17,用以對應於該閘極電極13;源極與汲極19,它們會分別被形成在該氧化物半導體層17的兩側之上與該閘極絕緣層15的裸露部分之上,以便露出該氧化物半導體層17的頂端表面的一部分並且分別接觸該氧化物半導體層17的兩側。該氧化物半導體層17的功能如同一通道層。一緩衝層(圖中並未顯示)可以視情況被形成在基板11與閘極電極13之間以及基板11與閘極絕緣層15之間。此外,一蝕刻阻止層(圖中並未顯示)亦可以視情況被形成在該氧化物半導體層17之上。
舉例來說,基板11可能包括矽(Si)、玻璃、或是塑膠。舉例來說,閘極電極13可能包括一金屬,例如,鈦(Ti)、鉑(Pt)、釕(Ru)、銅(Cu)、金(Au)、銀(Ag)、鉬(Mo)、鉻(Cr)、鋁(Al)、鉭(Ta)、鎢(W)、或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide,ITO)、氧化銦鋅(Indium Zinc Oxide,IZO)、氧化鎵鋅(Gallium Zinc Oxide,GZO)、氧化銦鎵(Indium Gallium Oxide,IGO)、或是氧化鋁鋅(Aluminum Zinc Oxide,AZO)。舉例來說,該閘極電極13可能係下面任何一者:含有Cu或Mo的單一金屬層;多層金屬層,其包含一含有Mo的金屬層、一含有Ti的金屬層、以及一含有Cr的金屬層。
舉例來說,該閘極絕緣層15可能包括一介電材料,例如,SiO2、SiNX、SiON、HfO2、Al2O3、Y2O3、或是Ta2O5;一高K值介電材料;或是它們的混合物。
該氧化物半導體層17包括一以HfInZnO為基礎的氧化物半導體。該以HfInZnO為基礎的氧化物半導體可能為非晶的或是結晶的。該氧化物半導體層17中所含的Zn的濃度可能會朝接觸該閘極絕緣層15的氧化物半導體層17的下 方部分遞減,並且可能會朝該氧化物半導體層17的上方部分遞增。因此,Zn的濃度在包括該以HfInZnO為基礎的氧化物半導體的氧化物半導體層17之中可能會有一漸進式梯度。舉例來說,該氧化物半導體層17的漸進式Zn濃度梯度可能會使得Zn與In的原子比例在該氧化物半導體層17的下方部分中會小於1(Zn/In<1),而Zn與In的原子比例在該氧化物半導體層17的上方部分中會大於1(Zn/In>1)。在Hf、In、以及Zn的總濃度為100at%(原子百分比)的基礎下,該氧化物半導體層17中Zn的濃度可能會從約30至約70at%。在Hf、In、以及Zn的總濃度為100at%的基礎下,當Zn/In<1,Zn/In=1,以及Zn/In>1時,Hf的濃度(原子百分比)可能會分別從約5至約13at%,從約3至約10at%,以及從約2至約10at%。當Zn與Hf的濃度在上述範圍內時,包括該以HfInZnO為基礎的氧化物半導體的薄膜電晶體便可以呈現出它的電晶體特徵。
當該以HfInZnO為基礎的氧化物半導體中Zn的濃度提高時,該以HfInZnO為基礎的氧化物半導體的結構會變強,從而會降低當該以HfInZnO為基礎的氧化物半導體進行後續製程時(例如,薄膜形成製程或是電漿製程)會發生的缺陷問題。因此,薄膜電晶體的穩定性會提高。然而,該以HfInZnO為基礎的氧化物半導體的電子移動率卻會下降,從而會降低該薄膜電晶體的電氣特徵。
所以,該氧化物半導體層17中Zn的濃度可能會朝該氧化物半導體層17中要形成一通道的部分(該部分會接觸該閘極絕緣層15)遞減,從而會提高該以HfInZnO為基礎的氧化物半導體的電子移動率,用以增強該薄膜電晶體的效能;而且該氧化物半導體層17中Zn的濃度可能會朝該氧化物半導體層17中曝露在周圍環境中的上方部分遞增,從而會提高該薄膜電晶體的穩定性。
舉例來說,源極與汲極19可能包括和該閘極電極13相同的材料,舉例來說,一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W、或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO(氧化銦錫)、IZO(氧化銦鋅)、GZO(氧化鎵鋅)、IGO(氧化銦鎵)、或是AZO(氧化鋁鋅)。舉例來說,該源極與汲極19可能係下面任何一者:含有Cu或Mo的單一金屬層;多層金屬層,其包含一含有Mo的金屬層、一含有Ti的金屬層、以及一含有Cr的金屬層。
圖2所示的係根據另一實施例,包含一氧化物半導體層的氧化物半導體薄膜電晶體20的結構的剖面圖。圖2的氧化物半導體薄膜電晶體20除了包含一雙層氧化物半導體層之外,其餘皆和圖1的氧化物半導體薄膜電晶體10具有相同的結構。
參考圖2,該氧化物半導體薄膜電晶體20包含:一基板21;一被形成在該基板21之上的閘極電極23;一閘極絕緣層25,其會被形成在該閘極電極23以及該基板21的裸露部分之上;一被形成在該閘極絕緣層25之上的氧化物半導體層27,用以對應於該閘極電極23;源極與汲極29,它們會分別被形成在該氧化物半導體層27的兩側之上與該閘極絕緣層25的裸露部分之上,以便露出該氧化物半導體層27的頂端表面的一部分並且分別接觸該氧化物半導體層27的兩側。
該氧化物半導體層27包含一被形成在該閘極絕緣層25之上的第一氧化物半導體層27a以及一被形成在該第一氧化物半導體層27a之上的第二氧化物半導體層27b。一緩衝層(圖中並未顯示)可以視情況被形成在基板21與閘極 電極23之間以及基板21與閘極絕緣層25之間。此外,一蝕刻阻止層(圖中並未顯示)亦可以視情況被形成在該氧化物半導體層27之上。
舉例來說,基板21可能包括Si、玻璃、或是塑膠。舉例來說,閘極電極23可能包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W、或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO、或是AZO。舉例來說,該閘極電極23可能係下面任何一者:含有Cu或Mo的單一金屬層;多層金屬層,其包含一含有Mo的金屬層、一含有Ti的金屬層、以及一含有Cr的金屬層。
舉例來說,該閘極絕緣層25可能包括一介電材料,例如,SiO2、SiNX、SiON、HfO2、Al2O3、Y2O3、或是Ta2O5;一高K值介電材料;或是它們的混合物。
舉例來說,該第一氧化物半導體層27a與該第二氧化物半導體層27b中的每一者都可能包括一以HfInZnO為基礎的氧化物半導體,而且在該第一氧化物半導體層27a中Zn的濃度可能會低於該第二氧化物半導體層27b中。舉例來說,該第一氧化物半導體層27a與該第二氧化物半導體層27b可能會被形成使得Zn與In的原子比例在該第一氧化物半導體層27a中會小於1(Zn/In<1),而Zn與In的原子比例在該第二氧化物半導體層27b中會大於1(Zn/In>1)。在Hf、In、以及Zn的總濃度為100at%的基礎下,該第一氧化物半導體層27a中Zn的濃度可能會從約30至約70at%;而且在Hf、In、以及Zn的總濃度為100at%的基礎下,該第二氧化物半導體層27b中Zn的濃度可能會從約35至約70at%。在Hf、In、以及Zn的總濃度為100at%的基礎下,當Zn/In<1,Zn/In=1,以及Zn/In>1時,Hf的濃度(原 子百分比)可能會分別從約5至約13at%,從約3至約10at%,以及從約2至約10at%。該以HfInZnO為基礎的氧化物半導體可能為非晶的或是結晶的。
在本實施例中,該氧化物半導體層27雖然係一雙層;不過,該氧化物半導體層27亦可能係一三層。Zn的濃度於被形成在該閘極絕緣層25之上的第一氧化物半導體層27a之中可能為最低,Zn的濃度於被形成在其最上方部分之上的第三氧化物半導體層之中可能為最高,以及Zn的濃度於被形成在它們之間的第二氧化物半導體層27b之中可能會有介於該最高數值與該最低數值之間的數值。
該第一氧化物半導體層27a可以當作一通道層,而該第二氧化物半導體層27b可以當作一通道層以及該第一氧化物半導體層27a的保護層。因此,該第一氧化物半導體層27a與該第二氧化物半導體層27b的沉積結構可以防止該薄膜電晶體的電氣特徵惡化並且可能還會增強該薄膜電晶體的穩定性。
舉例來說,源極與汲極29可能包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或是AZO。舉例來說,該源極與汲極29可能係下面任何一者:含有Cu或Mo的單一金屬層;多層金屬層,其包含一含有Mo的金屬層、一含有Ti的金屬層以及一含有Cr的金屬層。
圖3A至3D依序顯示的係根據一實施例,用於製造一薄膜電晶體的方法的剖面圖。
參考圖3A,該閘極電極13會被形成在該基板11之上。舉例來說,該基板11可能包括Si、玻璃或是塑膠。
一導體氧化物層(其包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或是AZO)會被形成在該基板11之上,並且會被圖樣化用以形成該閘極電極13。視情況,一緩衝層(圖中並未顯示)可以被形成在該基板11之上,而且該閘極電極13可以接著被形成在其上。
參考圖3B,該閘極絕緣層15會被形成在該基板11之上,其上會形成該閘極電極13,其中,該閘極絕緣層15包括一介電材料,例如,SiO2、SiNX、SiON、HfO2、Al2O3、Y2O3或是Ta2O5;一高K值介電材料;或是它們的混合物。
參考圖3C,一以HfInZnO為基礎的氧化物半導體層會被形成在該閘極絕緣層15之上,並且接著會被圖樣化用以形成該氧化物半導體層17。該氧化物半導體層17會被形成具有一漸進式Zn濃度梯度,其會使得Zn的濃度從接觸該閘極絕緣層15的氧化物半導體層17的下方部分朝該氧化物半導體層17的上方部分遞增。
該以HfInZnO為基礎的氧化物半導體層可以藉由分別施加功率至三個目標物HfO2、In2O3、以及ZnO以共同濺鍍方式來形成。該以HfInZnO為基礎的氧化物半導體可能為非晶的或是結晶的。該氧化物半導體層17會被形成具有一漸進式Zn濃度梯度,俾使得該藉由根據濺鍍時間來改變分別被施加至該等三個目標物的電壓,Zn的濃度從接觸該閘極絕緣層15的氧化物半導體層17的下方部分朝該氧化物半導體層17的上方部分遞增。
舉例來說,該氧化物半導體層17可能會被形成具有一漸進式Zn濃度梯度而使得Zn與In的原子比例在該氧化物半導體層17的下方部分中會小於1(Zn/In<1),而Zn與In的原子比例在該氧化物半導體層17的上方部分中會大於 1(Zn/In>1)。在Hf、In、以及Zn的總濃度為100at%的基礎下,該氧化物半導體層17中Zn的濃度可能會從約30至約70at%。在Hf、In、以及Zn的總濃度為100at%的基礎下,當Zn/In<1,Zn/In=1,以及Zn/In>1時,Hf的濃度(原子百分比)可能會分別從約5至約13at%,從約3至約10at%,以及從約2至約10at%。
由於具有此Zn濃度梯度的氧化物半導體層17的關係,可以不必形成一蝕刻阻止層,從而簡化該薄膜電晶體的製程。視情況,該蝕刻阻止層(圖中並未顯示)可能會被形成在該氧化物半導體層17之上成為一絕緣層。
參考圖3D,一導體氧化物層(其包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或是AZO)會被形成在該氧化物半導體層17與該閘極絕緣層15之上。包括一金屬或是一導體氧化物的該導體氧化物層會被圖樣化用以形成該源極與汲極19,該源極與汲極19會延伸在該氧化物半導體層17的兩側與該閘極絕緣層15之上。
圖4A至4D依序顯示的係根據另一實施例,用於製造一薄膜電晶體的方法的剖面圖。除了本實施例中的氧化物半導體層為雙層之外,圖4A至4D中用於製造一薄膜電晶體的方法皆與圖3A至3D中用於製造一薄膜電晶體的方法相同。
參考圖4A,該閘極電極23會被形成在該基板21之上。舉例來說,該基板21可能包括Si、玻璃或是塑膠。
一導體氧化物層(其包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或是AZO)會被形成在該基板21之上, 並且會被圖樣化用以形成該閘極電極23。視情況,一緩衝層(圖中並未顯示)會被形成在該基板21之上,而且該閘極電極23可以接著被形成在其上。
參考圖4B,該閘極絕緣層25會被形成在該基板21之上,其上會形成該閘極電極23。該閘極絕緣層25包括一介電材料,例如,SiO2、SiNX、SiON、HfO2、Al2O3、Y2O3或是Ta2O5;一高K值介電材料;或是它們的混合物。
參考圖4C,一以HfInZnO為基礎的氧化物半導體層會被形成在該閘極絕緣層25之上,並且接著會被圖樣化用以形成該氧化物半導體層27。該氧化物半導體層27包含一被形成在該閘極絕緣層25之上的第一氧化物半導體層27a以及一被形成在該第一氧化物半導體層27a之上的第二氧化物半導體層27b。該第二氧化物半導體層27b中Zn的濃度會高於該第一氧化物半導體層27a中。舉例來說,該第一氧化物半導體層27a與該第二氧化物半導體層27b可能會被形成使得Zn與In的原子比例在該第一氧化物半導體層27a中會小於1(Zn/In<1),而Zn與In的原子比例在該第二氧化物半導體層27b中會大於1(Zn/In>1)。在Hf、In、以及Zn的總濃度為100at%的基礎下,該第一氧化物半導體層27a中Zn的濃度可能會從約30至約70at%;而且在Hf、In、以及Zn的總濃度為100at%的基礎下,該第二氧化物半導體層27b中Zn的濃度可能會從約35至約70at%。在Hf、In、以及Zn的總濃度為100at%的基礎下,當Zn/In<1,Zn/In=1,以及Zn/In>1時,Hf的濃度(原子百分比)可能會分別從約5至約13at%,從約3至約10at%,以及從約2至約10at%。該以HfInZnO為基礎的氧化物半導體可能為非晶的或是結晶的。
該第一氧化物半導體層27a與該第二氧化物半導體層27b可能分別係利用具有不同組成的目標物所形成。該第一氧化物半導體層27a可能係使用一用於製造一以HfInZnO為基礎的氧化物半導體的目標物來形成,其中,該目標 物中Zn的濃度(Zn/In<1)很低;而該第二氧化物半導體層27b可能係使用一用於製造一以HfInZnO為基礎的氧化物半導體的目標物來形成,其中,該目標物中Zn的濃度(Zn/In>1)很高。該第一氧化物半導體層27a與該第二氧化物半導體層27b中的每一者皆可能為非晶的或是結晶的。
視情況,一蝕刻阻止層(圖中並未顯示)可能會被形成在該第二氧化物半導體層27b之上。
或者,該氧化物半導體層27亦可能係使用具有不同Zn濃度組成的三種目標物的三層型式。Zn的濃度於被形成在該閘極絕緣層25之上的第一氧化物半導體層之中可能為最低,Zn的濃度於被形成在其最上方部分之上的第三氧化物半導體層之中可能為最高,以及Zn的濃度於被形成在它們之間的第二氧化物半導體層之中可能會有介於該最高數值與該最低數值之間的數值。
參考圖4D,一導體氧化物層(其包括一金屬,例如,Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或是它們的合金;或是一導體氧化物,例如,氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或是AZO)會被形成在該氧化物半導體層27與該閘極絕緣層25之上。包括一金屬或是一導體氧化物的該導體氧化物層會被圖樣化用以形成該源極與汲極29,該源極與汲極29會延伸在該氧化物半導體層27的兩側與該閘極絕緣層25之上。
圖6所示的係根據一實施例,包含一薄膜電晶體的有機電致發光裝置的剖面圖。
參考圖6,該有機電致發光裝置300包含:一陽極131;一陰極137;以及一被設置在該陽極131與該陰極137之間的有機薄膜層135。該有機薄膜層 135可能具有堆疊結構,其包含:一電洞傳輸層;一有機發光層;以及一電子傳輸層。該有機薄膜層135可能還進一步包含一電洞射出層與一電子射出層。
一用於控制該有機電致發光裝置300之操作的薄膜電晶體100會具有如上面所述之以HfInZnO為基礎的氧化物半導體薄膜電晶體的結構。該薄膜電晶體100包含:一基板111;一被形成在該基板111之上的閘極電極113;一被形成在該閘極絕緣層115之上以HfInZnO為基礎的氧化物半導體層117,用以對應於該閘極電極113;以及源極與汲極119,它們會分別被形成在該以HfInZnO為基礎的氧化物半導體層117的兩側之上。
Zn的濃度可能會從該以HfInZnO為基礎的氧化物半導體層117的下方部分朝該以HfInZnO為基礎的氧化物半導體層117的上方部分遞增。視情況,該以HfInZnO為基礎的氧化物半導體層117可能具有堆疊結構,其中,該以HfInZnO為基礎的氧化物半導體層117的上層中Zn的濃度會高於該以HfInZnO為基礎的氧化物半導體層117的下層。
陽極131會被電氣連接至該源極與汲極119中的任一者。該有機電致發光裝置300可能還進一步包含一電容器,用以保留訊號。下文中將會參考下面的範例來詳細說明一或多個實施例。然而,該些範例的用意並非要限制該等一或多個實施例的目的與範疇。
範例1
以HfInZnO為基礎的氧化物半導體薄膜電晶體(TFT)的特徵與穩定性的測量
一包括Mo的閘極電極會被形成在一玻璃基板之上而具有1000Å的厚度,150nm的寬度,以及1000nm的長度;而且一包括SiNX與SiOX的閘極絕緣層會被形成在該玻璃基板與該閘極電極之上,而分別具有400Å與800Å的厚度。一以HfInZnO為基礎的氧化物半導體層會被形成在該閘極絕緣層之上而具有300Å至500Å的厚度。
該以HfInZnO為基礎的氧化物半導體層會在一濺鍍反應室中藉由分別施加功率至三個目標物HfO2、In2O3以及ZnO以共同濺鍍方式來形成並且接著會被圖樣化。
接著,In2O3會被形成在該以HfInZnO為基礎的氧化物半導體層之上而具有1000Å的厚度,並且會被圖樣化用以形成延伸在該以HfInZnO為基礎的氧化物半導體層的兩側與該基板之上。
在該以HfInZnO為基礎的氧化物半導體層的形成期間,該以HfInZnO為基礎的氧化物半導體層中Zn的濃度(at%)會藉由調整分別被施加至該等目標物的電壓而改變。接著會測量包含一具有不同Zn濃度組成之氧化物半導體層的薄膜電晶體的電氣特徵。
下面的表1所示的便係當Hf的濃度為5at%時,依照Zn的濃度所得到的該以HfInZnO為基礎的氧化物半導體TFT的特徵與穩定性的測量結果,而且表1中該以HfInZnO為基礎的氧化物半導體TFT的特徵與穩定性的測量結果會圖解在圖5的關係圖之中。
在表1與圖5中,Zn:In表示該以HfInZnO為基礎的氧化物半導體中Zn與In的原子比例,Hf(at%)表示該以HfInZnO為基礎的氧化物半導體中Hf的濃度(原子百分比),VTH(臨界電壓)表示用以在一電晶體之中形成一通道以便允許電 流流動的最小電壓,而移動率表示該以HfInZnO為基礎的氧化物半導體中載子(電子)的平均速度。△V表示該以HfInZnO為基礎的氧化物半導體的DC應力作用下前後臨界電壓VTH的變化,而DC應力則表示當±5V的閘極偏壓被施加至該以HfInZnO為基礎的氧化物半導體1小時時VTH的變化(△VTH)。
參考表1與圖5,該以HfInZnO為基礎的氧化物半導體中,Zn與In的原子比例會從0.69改變至1.04,改變至1.69,以及改變至1.94,而Hf的濃度則恆定等於約5at%。於此情況中,當該以HfInZnO為基礎的氧化物半導體層中Zn與In的原子比例提高時,臨界電壓(VTH)會提高,該以HfInZnO為基礎的氧化物半導體的移動率會降低,而且△V會降低。當Zn與In的原子比例提高時,該以HfInZnO為基礎的氧化物半導體的電氣特徵(例如,臨界電壓及移動率)會變差,而該以HfInZnO為基礎的氧化物半導體TFT的穩定性(例如,臨界電壓的變化)則會增強。
當Zn與In的原子比例為56:36(1.69)時該以HfInZnO為基礎的氧化物半導體的移動率會大於當Zn與In的原子比例為46:43(1.06)時,因為Zn與In的原 子比例為56:36(1.69)中的Hf的濃度(舉例來說,4.6at%)小於Zn與In的原子比例為46:43(1.06)中的Hf的濃度(舉例來說,5.0at%)。
下面的表2所示的係當Hf的濃度(原子百分比)為約7at%,Zn=In及Zn>In時,該以HfInZnO為基礎的氧化物半導體TFT的特徵與穩定性的測量結果;下面的表3所示的係當Hf的濃度為約8at%,Zn<In及Zn>In時,該以HfInZnO為基礎的氧化物半導體TFT的特徵與穩定性的測量結果;而下面的表4所示的係當Hf的濃度為約10at%,Zn<In及Zn=In時,該以HfInZnO為基礎的氧化物半導體TFT的特徵與穩定性的測量結果。
參考表2、3、以及4,當Hf的濃度為5at%時,當Zn與In的原子比例提高時,臨界電壓VTH會提高;而當Hf的濃度提高時,臨界電壓VTH的變化會進一步提高。此外,當Zn與In的原子比例提高時,該以HfInZnO為基礎的氧化物半導體的移動率會降低。當Zn與In的原子比例提高時,臨界電壓VTH的變化(△V)會提高;而且當Zn與In的原子比例降低時,臨界電壓VTH的變化(△V)也會降低。
表1至5中所示的結果顯示出,當Zn與In的原子比例提高時,舉例來說,當Zn的濃度提高時,該以HfInZnO為基礎的氧化物半導體的電氣特徵(例如,臨界電壓或是移動率)會變差,而該以HfInZnO為基礎的氧化物半導體TFT的穩定性(例如,臨界電壓的變化)則會增強。
上面所述的結果還顯示出,當該以HfInZnO為基礎的氧化物半導體層的漸進式Zn濃度梯度使得Zn的濃度會朝接觸該閘極絕緣層的該以HfInZnO為基礎的氧化物半導體層的下方部分遞減而且Zn的濃度會朝要進行後續處理的該以HfInZnO為基礎的氧化物半導體層的上方部分遞增時,該以HfInZnO為基礎的氧化物半導體薄膜電晶體的電氣特徵及穩定性兩者可能都會增強。
在前述的實施例中雖然說明底部閘極顛倒錯置的TFT及製造其之方法;但是,本發明的實施例並不受限於。舉例來說,根據一實施例的TFT亦可能係一種底部閘極共面類型的TFT。
如上面所述,根據上面實施例中的一或多個實施例,一以HfInZnO為基礎的氧化物半導體層具有一Zn濃度梯度或是具有一每一層都有不同Zn濃度的堆疊結構,從而增強作為通道層的該以HfInZnO為基礎的氧化物半導體層的電氣特徵並且強化曝露在外部媒介中的該以HfInZnO為基礎的氧化物半導體層的一部分。因此,可以增強該以HfInZnO為基礎的氧化物半導體TFT的穩定性。
本文雖然已經參考本發明的示範性實施例特別顯示與說明過本發明的實施例;不過,熟習本技術的人士便會瞭解,可以對其形式與細節進行各種改變,其並不會脫離隨附申請專利範圍所定義之本發明實施例的精神與範疇。
10‧‧‧氧化物半導體薄膜電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣層
17‧‧‧氧化物半導體層
19‧‧‧源極與汲極

Claims (27)

  1. 一種薄膜電晶體,其包括:一基板;一被形成在該基板之上的閘極電極;一閘極絕緣層,其會被形成在該閘極電極以及該基板的裸露部分之上;一氧化物半導體層,其會被形成在該閘極絕緣層之上並且包括一以HfInZnO為基礎的氧化物半導體,其中,該氧化物半導體層具有一Zn濃度梯度,其中Zn與In的原子比例在該氧化物半導體層的一下方部分中小於1(Zn/In<1),而Zn與In的原子比例在該氧化物半導體層的一上方部分中大於1(Zn/In>1);以及源極區與汲極區,它們會分別被形成在該氧化物半導體層的兩側與該閘極絕緣層之上。
  2. 如申請專利範圍第1項的薄膜電晶體,其中,在Hf、In、以及Zn的總濃度為100at%的基礎下,該氧化物半導體層中Zn的濃度會從約30至約70at%。
  3. 如申請專利範圍第1項的薄膜電晶體,其中,該氧化物半導體層中Hf的濃度會從約2至約13at%。
  4. 如申請專利範圍第1項的薄膜電晶體,其中,該氧化物半導體層為非晶的。
  5. 如申請專利範圍第1項的薄膜電晶體,其中,該氧化物半導體層為結晶的。
  6. 如申請專利範圍第1項的薄膜電晶體,其進一步包括一緩衝層,其會被形成在該基板與該閘極電極之間。
  7. 如申請專利範圍第1項的薄膜電晶體,其進一步包括一蝕刻阻止層,其會被形成在該氧化物半導體層之上。
  8. 一種薄膜電晶體,其包括:一基板;一被形成在該基板之上的閘極電極;一閘極絕緣層,其會被形成在該閘極電極以及該基板的裸露部分之上;一氧化物半導體層,其會被形成在該閘極絕緣層之上,其包括一被形成在該閘極絕緣層之上的第一層以及一被形成在該第一層之上的第二層,並且包括一以HfInZnO為基礎的氧化物半導體,其中Zn與In的原子比例在該第一層中小於1(Zn/In<1),而Zn與In的原子比例在該第二層中大於1(Zn/In>1);以及源極區與汲極區,它們會分別被形成在該氧化物半導體層的兩側與該閘極絕緣層之上。
  9. 如申請專利範圍第8項的薄膜電晶體,其中,該第一層中Zn的濃度會從約30至約70at%,該第二層中Zn的濃度會從約35至約70at%。
  10. 如申請專利範圍第8項的薄膜電晶體,其中,該氧化物半導體層為非晶的。
  11. 如申請專利範圍第8項的薄膜電晶體,其中,該氧化物半導體 層為結晶的。
  12. 如申請專利範圍第8項的薄膜電晶體,其進一步包括一緩衝層,其會被形成在該基板與該閘極電極之間。
  13. 如申請專利範圍第8項的薄膜電晶體,其進一步包括一蝕刻阻止層,其會被形成在該氧化物半導體層之上。
  14. 如申請專利範圍第8項的薄膜電晶體,其中,該氧化物半導體層中Hf的濃度會從約2至約13at%。
  15. 一種製造一薄膜電晶體的方法,該方法包括:在一基板之上形成一閘極電極;在該閘極電極以及該基板的裸露部分之上形成一閘極絕緣層;在該閘極絕緣層之上形成一具有Zn濃度梯度之以HfInZnO為基礎的氧化物半導體層,其中Zn與In的原子比例在該氧化物半導體層的一下方部分中會小於1(Zn/In<1),而Zn與In的原子比例在該氧化物半導體層的一上方部分中會大於1(Zn/In>1);以及形成源極區與汲極區,它們會分別被延伸在該氧化物半導體層的兩側與該閘極絕緣層之上。
  16. 如申請專利範圍第15項的方法,其中,該氧化物半導體層的形成係藉由分別施加功率至三個目標物HfO2、In2O3、以及ZnO以共同濺鍍方式來實施。
  17. 如申請專利範圍第15項的方法,其中,該氧化物半導體層的形成係以使得該氧化物半導體層中Zn的濃度會從約30至約70 at%的方式來實施。
  18. 如申請專利範圍第15項的方法,其中,該氧化物半導體層為非晶的。
  19. 如申請專利範圍第15項的方法,其中,該氧化物半導體層為結晶的。
  20. 如申請專利範圍第15項的方法,其進一步包括在該基板與該閘極電極之間形成一緩衝層。
  21. 如申請專利範圍第15項的方法,其進一步包括在該氧化物半導體層之上形成一蝕刻阻止層。
  22. 一種製造一薄膜電晶體的方法,該方法包括:在一基板之上形成一閘極電極;在該閘極電極以及該基板的裸露部分之上形成一閘極絕緣層;形成一以HfInZnO為基礎的氧化物半導體層,其包括一被形成在該閘極絕緣層之上的第一層以及一被形成在該第一層之上的第二層,其中Zn與In的原子比例在該第一層中小於1(Zn/In<1),而Zn與In的原子比例在該第二層中大於1(Zn/In>1);以及形成源極區與汲極區,它們會分別被延伸在該氧化物半導體層的兩側與該閘極絕緣層之上。
  23. 如申請專利範圍第22項的方法,其中,該氧化物半導體層的形成係以使得該第一層中Zn的濃度會從約30至約70at%而該第二層中Zn的濃度會從約35至約70at%的方式來實施。
  24. 如申請專利範圍第22項的方法,其中,該氧化物半導體層為非晶的。
  25. 如申請專利範圍第22項的方法,其中,該氧化物半導體層為結晶的。
  26. 如申請專利範圍第22項的方法,其進一步包括在該基板與該閘極電極之間形成一緩衝層。
  27. 如申請專利範圍第22項的方法,其進一步包括在該氧化物半導體層之上形成一蝕刻阻止層。
TW099134695A 2009-12-15 2010-10-12 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 TWI559553B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090125032A KR101035357B1 (ko) 2009-12-15 2009-12-15 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Publications (2)

Publication Number Publication Date
TW201133862A TW201133862A (en) 2011-10-01
TWI559553B true TWI559553B (zh) 2016-11-21

Family

ID=44130458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134695A TWI559553B (zh) 2009-12-15 2010-10-12 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置

Country Status (5)

Country Link
US (1) US8319217B2 (zh)
JP (1) JP5852307B2 (zh)
KR (1) KR101035357B1 (zh)
CN (1) CN102097487B (zh)
TW (1) TWI559553B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101117737B1 (ko) 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120084940A (ko) 2011-01-21 2012-07-31 서울대학교산학협력단 박막 트랜지스터 및 그 제조 방법
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN102208453A (zh) * 2011-06-02 2011-10-05 上海大学 基于氧化物薄膜晶体管阵列制备的复合叠层电极
JP6065834B2 (ja) 2011-06-10 2017-01-25 日本電気株式会社 携帯端末、制御方法及びプログラム
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
US8962386B2 (en) 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN202443973U (zh) 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
IN2015DN01663A (zh) * 2012-08-03 2015-07-03 Semiconductor Energy Lab
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5966840B2 (ja) * 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015059850A1 (ja) 2013-10-24 2015-04-30 株式会社Joled 薄膜トランジスタの製造方法
JP6618628B2 (ja) * 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
TWI720263B (zh) * 2017-10-30 2021-03-01 聯華電子股份有限公司 電晶體結構以及其製造方法
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170552A1 (en) * 2001-12-26 2005-08-04 Samsung Sdi Co., Ltd. Flat panel display device with first electrode having concentration gradient and fabrication method thereof
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
US20090294764A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170552A1 (en) * 2001-12-26 2005-08-04 Samsung Sdi Co., Ltd. Flat panel display device with first electrode having concentration gradient and fabrication method thereof
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
US20090294764A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same

Also Published As

Publication number Publication date
US8319217B2 (en) 2012-11-27
TW201133862A (en) 2011-10-01
US20110140095A1 (en) 2011-06-16
JP5852307B2 (ja) 2016-02-03
CN102097487B (zh) 2015-02-18
KR101035357B1 (ko) 2011-05-20
CN102097487A (zh) 2011-06-15
JP2011129926A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
US8431927B2 (en) Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
TWI355746B (en) Bottom gate type thin film transistor, method of m
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
US8822988B2 (en) Thin-film transistor (TFT) with a bi-layer channel
KR20220057511A (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20080203387A1 (en) Thin film transistor and method of manufacturing the same
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
TW201145520A (en) Thin film transistor, display device, and electronic unit
JP2010530634A (ja) 酸化物半導体及びそれを含む薄膜トランジスタ
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
WO2011125940A1 (ja) 薄膜トランジスタおよびその製造方法
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
TWI640098B (zh) 半導體裝置及半導體裝置之製造方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR20130029272A (ko) 박막 트랜지스터
KR20140071491A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 반도체 장치
JP5489429B2 (ja) 薄膜電界効果型トランジスタ
WO2016056452A1 (ja) 半導体装置およびその製造方法